JPS60246454A - 入出力装置の試験方式 - Google Patents

入出力装置の試験方式

Info

Publication number
JPS60246454A
JPS60246454A JP59101987A JP10198784A JPS60246454A JP S60246454 A JPS60246454 A JP S60246454A JP 59101987 A JP59101987 A JP 59101987A JP 10198784 A JP10198784 A JP 10198784A JP S60246454 A JPS60246454 A JP S60246454A
Authority
JP
Japan
Prior art keywords
test
control part
display
console
testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59101987A
Other languages
English (en)
Inventor
Kenji Koizumi
賢二 小泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59101987A priority Critical patent/JPS60246454A/ja
Publication of JPS60246454A publication Critical patent/JPS60246454A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Input From Keyboards Or The Like (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は入力及び出力手段を備えた入出力装置の試験方
式に係り、特に入力手段としてキーボード、出力手段と
してディスプレイを備えた装置の試験方式に関す。
ta+ 産業上の利用分野 工場に於ける製品の最終試験としては、実際の稼動状態
と略同−の条件の稼動試験が行われる。
入出力装置(以下I10と称す)は、通寓複数台のもの
が端末制御装置(以下T/Cと称す)に接続され、同様
にT/Cに接続された試験専用のコンソールに依ってT
/Cを起動して各種の試験が行われている。
(bl 従来の技術 以下従来の技術に付いて、第2図乃至第4図を参照して
説明する。
第2図は本発明が通用される試験システムのブロック図
、第3図は110のブロック図、第4図は試験手順を示
すフローチャートである。
第2図に示す如く、試験システムはT/CIと、T/C
Iに接続されたl102と、T/C]に同様に接続され
た試験専用のコンソール3と、から構成されている。
T/CIは制御部4と、プロセッサ5とから成り、更に
テストデータ及びテストプログラムを収納したメモリ部
6を内蔵していて、他にl102との接続に用いる回線
制御部7を備えている。
1102は第3図に示す如く、回線制御部7−と、17
0制御部8と、入力手段としてのキーボード9と、出力
手段としてのディスプレイlO或いはプリンタ11とか
ら構成されていて、I10制御部8は回線制御回路12
と、主制御回路13と、110コントロ一ル回路14等
から構成されている。
コンソール3はT/CIに対する入力手段としてのキー
ボード9′と、T/CIからの情報の出力手段としての
ディスプレイ】0゛とこれらを制御する制御部とから構
成されている。
以下に第4図のフローチャートを参照し乍ら、試験の手
順を説明する。
先ず各装置の電源をONにして、コンソール3のキーボ
ード9″からT/C1の制御部4に対して、テストプロ
グラムの起動信号を送る。
制御部4では、コンソール3からの起動信号に基いて、
メモリ部6からテストプログラムに従ってテストデータ
を読出し、プロセッサ5及び回線制御部7を介してl1
02に送信する。
すると、l102ではデータを回線制御部7を介して受
信し、1102に対して居る作業者に試験内容を指示す
る出力をディスプレイ10に行う。
作業者は、ディスプレイ10にデトドされた試験内容に
基いて、オペレーションを実行する。
上記試験オペレーションの結果は、′r/C1を介して
、コンソール3のディスプレイlOに出力される。
こ\で、試験結果がOKであれば、再びコンソール3か
らT/CIに次の項目の試験の起動信号が発せられ、試
験の各項目が終了する迄上記同様の手順で繰り返して続
けられる。そして総ての試験が終了すると、コンソール
3のディスプレイ10′に終了表示がなされるようにな
っている。
若し試験結果が不可である場合には、不可の表示がコン
ソール3のディスプレイ10’に出力されて、試験は中
止される。
(C1発明が解決しようとする問題点 以上説明した如(、本人出力装置の試験方式に於いては
、試験専用のコンソー8からの指示に基き、T/Cを介
してIloの試験を行うようになっている。この為試験
専用のコンソールを必要とし、試験システムの規模が大
きくなる問題点があった。
tdi問題点を解決するための手段 上記問題点を解決する為に、本発明に於いては入出力手
段を有する第1の装置と、該第1の装置の機能を試験す
る試験手段を備えた第2の装置とを結び、該$2の装置
の試験手段を起動する起動手段を第1の装置に設け、該
第1の装置から前記第2の装置の試験手段を起動せしめ
るようにしたものである。
即ら、被試験体であるI10自体が入力手段としてのキ
ーボード、文字出力機能としてのディスプレイ、プリン
タ等を有している事に着眼して、被試験体自体をコンソ
ールとして使用するようにしたものである。
fe)作用 上記手段に依り、試験専用コンソールが不要となって試
験システムのコストの低減を図る事が出来る。
ffl実施例 以下率iI発明の一実施例を第1図を参照して説明する
第1図は本発明の試験システムのブロック図である。全
図を通じ同一符号のものは同一物である。
第1図に示す如く、試験システムはT/CIと、T/C
Iに接続された1102とから構成されている。
T/CI及び1102の内部構成は、上記した従来の技
術で詳述したので省略する。
以下に本発明の試験システムに於ける、試験の・手順を
説明する。
先ず各装置の電源をONにして、l102のキーボード
9からI10制御部8及び回線制御部7を介してT/C
Iにテストプログラムの起動信号を送信する。T/CI
では回線制御部7を介して受信したテストプログラムの
起動信号を直接制御部4に送る。
制御部4では、l102からの起動信号に基いて、メモ
リ部6からテストプログラムに従ってテストデータを読
出し、テストデータをプロセッサ5及び回線制御部7を
介してl102に送信する。
すると、l102ではテストデータを回線制御部7を介
して受信し、l102に対して居る作業者に試験内容を
指示する出力をディスプレイ10に行う。
作業者は、ディスプレイ】0に指示された試験内容に基
いて、オペレーションを実行する。
上記試験オペレーションの応答データは、総てT/C’
lを介して、1102のディスプレイ10に出力される
こ\で、試験結果がOKであれば、再びl102のキー
ボード9からT/C1に次の項目の試験の起動信号が発
せられ、試験の各項目が終了する迄上記同様の手順で繰
り返し続けられる。そして総ての試験が終了すると、l
102のディスプレイ10に終了表示がなされるように
なっている。
若し試験結果が不可である場合には、不可表示が]10
2のディスプレイ10に出力されて、試験は中止される
(a発明の詳細 な説明したように、本発明の入出力装置の試験システム
を適用する事に依り、試験専用のコンソールが不要とな
り、更にコンソールIl#、属のオペレータが不要とな
って、試験システム及び試験コストの低減を図る事が出
来た。
【図面の簡単な説明】
第1図は本発明の試験システムのブロック図、第2図は
本発明が適用される従来の試験システムのブロック図、 第3図はIloのブロック図、 第4図は試験手順を示すフローチャートである。 図に於いて、 1はT/C12はIlo、 3はコンソール、 4は制御部、 5はプロセッサ、 6はメモリ部、 7は回線制御部、 8はI10制御部、9.9′はキー
ボード、1O110′はディスプレイ、 13は主制御回路、 14はI10コントロール回路で
ある。

Claims (1)

    【特許請求の範囲】
  1. 入出力手段を有する第1の装置と、該第1の装置の機能
    を試験する試験手段を備えた第2の装置と、1IJ2の
    装置の前記試験手段を起動する第3の装置とが結ばれた
    試験システムに於いて、前記第2の装置の試験手段を起
    動する起動手段を第1の装置に設け、該第1の装置から
    前記第2の装置の試験手段を起動せしめるようにした事
    を特徴とする入出力装置の試験方式。
JP59101987A 1984-05-21 1984-05-21 入出力装置の試験方式 Pending JPS60246454A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59101987A JPS60246454A (ja) 1984-05-21 1984-05-21 入出力装置の試験方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59101987A JPS60246454A (ja) 1984-05-21 1984-05-21 入出力装置の試験方式

Publications (1)

Publication Number Publication Date
JPS60246454A true JPS60246454A (ja) 1985-12-06

Family

ID=14315187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59101987A Pending JPS60246454A (ja) 1984-05-21 1984-05-21 入出力装置の試験方式

Country Status (1)

Country Link
JP (1) JPS60246454A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5694453A (en) * 1979-12-27 1981-07-30 Nec Corp Test signal generating device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5694453A (en) * 1979-12-27 1981-07-30 Nec Corp Test signal generating device

Similar Documents

Publication Publication Date Title
JPS60246454A (ja) 入出力装置の試験方式
JPH02189476A (ja) 電子回路の測定方法
JPS605346A (ja) 情報処理装置のテスト制御方式
JPS61155779A (ja) 多機能型試験機
JPS6149701B2 (ja)
JPS59135597A (ja) テストシステム
JPS5941212B2 (ja) 模擬信号発生装置
JPS62139050A (ja) 保守診断処理装置管理による命令試験方式
JPS61199131A (ja) マイクロコンピユ−タの試験方法
JPH02103640A (ja) Cpuを有する装置の試験システム
JPS62293445A (ja) 入出力装置試験方式
JPH0246969B2 (ja)
JPH03198103A (ja) プログラマブルコントロール用端末装置
JPH0231178A (ja) 回路検証装置
JPS6145790B2 (ja)
JPH05324052A (ja) 制御システムのインターフェースチェック法
JPH01127036U (ja)
JPH03152636A (ja) プログラム・デバッグ装置
JPH02141835A (ja) オンラインシステムのテスト処理方法
JPS615353A (ja) 試験制御方式
JPS63127170A (ja) 集積回路試験装置
JPH066422A (ja) 通信試験装置
JPH01233529A (ja) 端末試験制御方式
JPH0328936A (ja) 情報処理装置の試験診断方式
JPH0371211A (ja) 故障診断装置