JPH066422A - 通信試験装置 - Google Patents

通信試験装置

Info

Publication number
JPH066422A
JPH066422A JP4161138A JP16113892A JPH066422A JP H066422 A JPH066422 A JP H066422A JP 4161138 A JP4161138 A JP 4161138A JP 16113892 A JP16113892 A JP 16113892A JP H066422 A JPH066422 A JP H066422A
Authority
JP
Japan
Prior art keywords
test
communication
timing
event
message
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4161138A
Other languages
English (en)
Inventor
Norio Takagi
徳生 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP4161138A priority Critical patent/JPH066422A/ja
Publication of JPH066422A publication Critical patent/JPH066422A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Computer And Data Communications (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

(57)【要約】 【目的】被試験装置である通信装置の突発的な異常事象
に対する応答動作の適否の判定を容易に行うことができ
るようにする。 【構成】被試験装置に適用される通信プロトコルに則っ
た試験通信プログラムと異なる任意の送信タイミングの
電文の設定入力を受け付けるキーボード21と、このキ
ーボード21において設定入力された別事象電文および
別事象タイミングを記憶するRAM22等を備えた。C
PU11はテストモードの処理においてRAM13に記
憶した試験プログラムに含まれる所定電文の送信と並行
してRAM22に記憶されている別事象電文を別事象タ
イミングで送信する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、データ通信システム
を構成する通信装置を被試験装置としてその通信動作の
適否を試験する通信試験装置に関する。
【0002】
【従来の技術】データ通信システムを適正に機能させる
ためには、システムを構成する複数の通信装置の間にお
いて所定内容の電文が適正なタイミングで送受信されな
ければならない。このため、各通信装置はデータ通信シ
ステムに固有の通信プロトコルに従って動作するように
設定されており、システムを構成する全ての通信装置が
単一の通信プロトコルに従って通信動作を行うことによ
り、システム内におけるデータの送受信が行われる。従
って、データ通信システムを構築するにあたっては、そ
の構成要素である個々の通信装置において所定の通信プ
ロトコルが適正に実行されるか否かを試験する必要があ
り、このような試験はデータ通信システムの稼働後にお
ける異常動作の原因の追求のためにも必要となる。そこ
で、従来よりシステムを構成する通信装置が所定の通信
プロトコロに則って動作するか否かを判断するために通
信試験装置が用いられている。この通信試験装置は、被
試験装置である通信装置に対して、その通信装置に適用
される通信プロトコルに則った所定電文を所定タイミン
グで送信し、これに対する通信装置のレスポンスを受信
してこれを表示および記録するようにされている。試験
者は、通信試験装置において表示および記録された通信
装置のレスポンス動作をチェックすることにより、被試
験装置である通信装置がシステム内において適正に動作
するか否かを判断する。
【0003】
【発明が解決しようとする課題】しかしながら、従来の
通信試験装置では被試験装置が含まれるデータ通信シス
テムにおいて適用される通信プロトコルに則った試験通
信プログラムを実行するのみであったため、所定タイミ
ングで送信される所定電文に対する誤動作を発見するこ
とは可能であるが、突発的な異常事象に対する被試験装
置の動作状態の適否を判断することができない問題があ
った。このような突発的な異常事象は、システム構築後
にデータ伝送ラインを介して受信させるノイズの発生に
より生じる場合が多く、従来の通信試験装置では、ノイ
ズ等の突発的な異常事象による誤動作の原因箇所を容易
に発見することができない問題があった。
【0004】この発明の目的は、システムにおいて適用
される通信プロトコルに則った試験通信プログラムを実
行するとともにこの試験通プログラムと異なる任意の別
事象の電文およびタイミングが被試験装置に対してデー
タ送信が行うことができるようにし、通信プロトコルに
対する誤動作のみならず突発的な異常事象の発生原因を
も容易に発見することができ、通信装置が備えるハード
ウェアおよびソフトウェアの異常箇所の修復作業を容易
化できる通信試験装置を提供することにある。
【0005】
【課題を解決するための手段】この発明の通信試験装置
は図1に示すように、被試験装置2に対して予め設定さ
れた所定内容の電文を所定タイミングで送信する試験通
信プログラムを実行し、被試験装置の応答動作を受信し
て表示および記録する通信試験装置1において、前記所
定内容と同一または異なる別事象電文および前記所定タ
イミングと異なる条件で決定される別事象タイミングの
設定入力を受け付ける入力手段3と、入力手段3により
設定入力された別事象電文および別事象タイミングを記
憶する記憶手段4と、前記試験通信プログラムの実行中
に記憶手段4に記憶されている別事象電文を別事象タイ
ミングで送信する別事象送信手段5と、を設けたことを
特徴とする。
【0006】
【作用】この発明においては、入力手段3により任意の
電文が任意のタイミングで送信する旨設定入力される。
この入力手段3により設定入力された電文およびタイミ
ングは記憶手段4に記憶される。被試験装置2に適用さ
れる通信プロトコルに則った試験通プログラムの実行中
において記憶手段4に記憶されている電文がそのタイミ
ングで送信される。従って、被試験装置2に対しては試
験通信プログラムに規定される電文がそのタイミングで
送信されるとともに、これと並行して任意の電文が任意
のタイミングで送信され、これに対する被試験装置2の
応答動作が通信試験装置1に表示および記録される。
【0007】
【実施例】図2は、この発明の実施例である通信試験装
置の構成を示すブロック図である。通信試験装置10は
ROM12およびRAM13を備えたCPU11にイン
タフェース回路14〜16を介してディスプレイドライ
バ17、キーコントローラ18および通信制御部19を
接続して構成されている。CPU11はROM12に予
め書き込まれたプログラムに従ってディスプレイドライ
バ17に接続されたディスプレイ20およびキーコント
ローラ18に接続されたキーボード21を統括制御す
る。これとともに、通信制御部19を介して被試験装置
との間でデータの送受信を行う。この処理動作中におい
て入出力されるデータはRAM13の所定のメモリエリ
アに格納される。CPU11はRAM13内に予め設定
された試験通信プログラムを記憶する。この試験通信プ
ログラムは被試験装置に適用される通信プロトコルシー
ケンスに従って設定された所定内容の電文および所定の
送信タイミングによって構成されている。この試験通信
プログラムはキーボード21または図外のフロッピディ
スクドライバから入力されるものであり、各電文のそれ
ぞれに対応する送信タイミングとともに記憶するテーブ
ルによって構成したものであってもよい。一方、RAM
22にはキーボード21から入力された任意の電文およ
びタイミングが記憶される。このRAM22が本発明の
記憶手段に相当する。
【0008】尚、RAM13の記憶容量が充分に大きい
場合にはRAM22はRAM13内に構成することがで
きる。また、RAM13に記憶される試験通信プログラ
ムはROM12内に固定的に記憶するものであってもよ
い。
【0009】図3は、上記通信試験装置の制御部の処理
手順を示すフローチャートである。
【0010】CPU11は別事象の設定モードにおいて
キーボード21からの別事象電文およびその発生タイミ
ングの入力を受け付け、入力された電文およびタイミン
グをRAM22に記憶する(n1〜n5)。RAM22
は電文を記憶するメモリエリアMA1と発生タイミング
を記憶するメモリエリアMA2とによって構成されてお
り、CPU11は入力された別事象用電文をメモリエリ
アMA1に記憶し、発生タイミングをメモリエリアMA
2に記憶する。
【0011】CPU11は被試験装置のテストモード時
においてRAM22のメモリエリアMA2の内容をRA
M13に設けられている図外のタイマに設定する(n
6,n7)。こののち、このタイマがタイムアップした
か否か、被試験装置から送信された電文を受信したか否
かまたはRAM13に記憶されている試験通信プログラ
ムの電文送信タイミングであるか否かの判別を行う(n
8〜n10)。タイマがタイムアップした場合にはキー
ボード21から設定入力された別事象電文の送信タイミ
ングであると判断し、メモリエリアMA1に記憶されて
いる内容の電文を送信する(n11)。被試験装置から
送信された電文を受信した場合にはこの受信電文をRA
M13の所定のメモリエリアに格納するとともに(n1
2)、その内容をディスプレイ20に表示する(n1
3)。また、試験通信プログラムの電文送信タイミング
に一致した場合にはRAM13に記憶されている電文を
送信する(n14)。
【0012】以上の処理においてn7,n8,n11が
この発明の別事象送信手段に相当する。以上の処理によ
り、この実施例においては、被試験装置のテストモード
に先立って設定入力された別事象用電文を同様に設定入
力された発生タイミングで被試験装置に送信することが
できる。この別事象電文の送信は試験通信プログラムに
おいて規定される通信プロトコルに則った電文の送信処
理に並行して行われるため、被試験装置において通信プ
ロトコルに適合した応答動作が行われるか否かを判別す
ることができるとともに、同時に突発的な異常事象に対
する応答動作の適否をも判定することができる。
【0013】例えば、図3に示すn2,n4の処理にお
いて、別事象用電文Xおよびその発生タイミングtを設
定した場合には、図4に示すように、試験通信プログラ
ムのテストプロトコルシーケンスに関係なく電文Xが時
間間隔tで被試験装置に対して送信される。通常のこの
ような通信プロトコルに同期しない別事象電文を受信し
た場合には、被試験装置は何らの応答動作も行わないこ
とが望ましいが、被試験装置に書き込まれた通信プログ
ラムに異常がある場合には、このような別事象電文に対
して応答動作を行う場合がある。このような別事象電文
に対する異常な応答動作は通常の通信プロトコルに則っ
たテストプロトコルシーケンスにおける電文の送信のみ
によっては発見できない場合が多い。そこで、任意の内
容の電文を任意のタイミングで被試験装置に対して送信
することによってプログラム中において異常のある箇所
を容易に発見することができる。
【0014】尚、設定入力される別事象電文としてテス
トプロトコルシーケンスにおいて用いられる電文をその
まま使用してもよく、複数の別事象用電文を設定入力し
てもよい。また、別事象タイミングの設定入力にあたっ
ては、単一の時間間隔のみならず、例えば、別事象電文
の送信回数をバロメータとする毎回異なる時間間隔が設
定されるようなタイミング演算用のデータを入力するよ
うにしてもよい。
【0015】
【発明の効果】この発明によれば、被試験装置に適用さ
れる通信プロトコルに則った試験通信プログラムによる
所定電文の送信と並行して、後に設定入力された任意の
別事象電文を任意の送信タイミングで被試験装置に対し
て送信することができ、被試験装置が通信プロトコルに
適合した応答動作を行うか否かの判断のみならず、突発
的な異常事象に対する応答動作の適否をも容易に判定す
ることができる利点がある。
【図面の簡単な説明】
【図1】この発明の構成を示す図である。
【図2】この発明の実施例である通信試験装置の制御部
の構成を示すブロック図である。
【図3】同制御部の構成を示すフローチャートである。
【図4】同通信試験装置と被試験装置との間における電
文の送受信の状態を示す図である。
【符号の説明】
10−通信試験装置 21−キーボード(入力手段) 22−RAM(記憶手段)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】被試験装置に対して予め設定された所定内
    容の電文を所定タイミングで送信する試験通信プログラ
    ムを実行し、被試験装置の応答動作を受信して表示およ
    び記録する通信試験装置において、 前記所定内容と同一または異なる別事象電文および前記
    所定タイミングと異なる条件で決定される別事象タイミ
    ングの設定入力を受け付ける入力手段と、入力手段によ
    り設定入力された別事象電文および別事象タイミングを
    記憶する記憶手段と、前記試験通信プログラムの実行中
    に記憶手段に記憶されている別事象電文を別事象タイミ
    ングで送信する別事象送信手段と、を設けたことを特徴
    とする通信試験装置。
JP4161138A 1992-06-19 1992-06-19 通信試験装置 Pending JPH066422A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4161138A JPH066422A (ja) 1992-06-19 1992-06-19 通信試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4161138A JPH066422A (ja) 1992-06-19 1992-06-19 通信試験装置

Publications (1)

Publication Number Publication Date
JPH066422A true JPH066422A (ja) 1994-01-14

Family

ID=15729319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4161138A Pending JPH066422A (ja) 1992-06-19 1992-06-19 通信試験装置

Country Status (1)

Country Link
JP (1) JPH066422A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011164899A (ja) * 2010-02-09 2011-08-25 Mitsubishi Electric Corp 保守装置、保守方法及びプログラム並びに設備管理システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011164899A (ja) * 2010-02-09 2011-08-25 Mitsubishi Electric Corp 保守装置、保守方法及びプログラム並びに設備管理システム

Similar Documents

Publication Publication Date Title
JPH066422A (ja) 通信試験装置
JP3702605B2 (ja) トリガ機能を持つ伝送システム及びその入出力信号の時間間隔測定方法
JPH06324723A (ja) プログラマブルコントローラ
JP2944729B2 (ja) リモートチヤネル装置
JPH0653961A (ja) 監視装置
JPH1021157A (ja) バスブリッジモデル検証装置及び方法
JPH0772909A (ja) プログラマブルコントローラのサポート装置
JPH0346035A (ja) モニタリング試験装置
JPH08181707A (ja) バスの過負荷試験方法及びその試験システム
JPH08298513A (ja) 制御通信システム
JPS59221131A (ja) デ−タ伝送ステ−シヨン
JPH03227157A (ja) 制御監視装置試験方式
JPH01248852A (ja) 自動プロトコルシミュレータ装置
JP2002237868A (ja) 通信試験装置
JPH0588929A (ja) 画像処理装置
JPH0683727A (ja) 入出力装置
JPH11171422A (ja) エレベーターの保守装置
JPH0362752A (ja) 通信システム
JPH0253143A (ja) 擬似障害発生システム
JPH06337712A (ja) 制御装置
JP2001042005A (ja) 外部機器シミュレータ
JPH055419B2 (ja)
JPH06250945A (ja) プロトコル検査機能付シミュレーション装置
JPS63106842A (ja) プログラム試験方式
JPS6276344A (ja) プロトコル変換機能テスト装置