JPH0328936A - 情報処理装置の試験診断方式 - Google Patents
情報処理装置の試験診断方式Info
- Publication number
- JPH0328936A JPH0328936A JP1162975A JP16297589A JPH0328936A JP H0328936 A JPH0328936 A JP H0328936A JP 1162975 A JP1162975 A JP 1162975A JP 16297589 A JP16297589 A JP 16297589A JP H0328936 A JPH0328936 A JP H0328936A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- external
- external input
- output device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002405 diagnostic procedure Methods 0.000 title abstract 4
- 238000012360 testing method Methods 0.000 claims abstract description 19
- 238000012546 transfer Methods 0.000 claims abstract description 13
- 238000012545 processing Methods 0.000 claims description 20
- 238000003745 diagnosis Methods 0.000 claims description 17
- 230000010365 information processing Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- 238000004088 simulation Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置の試験診断に利用する。
本発明は外部入出力装置に接続される外部入出力装置制
御部の試験診断に関する。
御部の試験診断に関する。
本発明は外部入出力装置に接続される外部入出力装置制
御部の試験診断を行う情報処理装置の試験診断方式にお
いて、 情報処理装置内部で外部割込みを発生させ、入出力デー
タの入出力をシミュレートする手段を備えることにより
、 エミュレー夕を用いることなく、汎用性の高い試験診断
を行えるようにしたものである。
御部の試験診断を行う情報処理装置の試験診断方式にお
いて、 情報処理装置内部で外部割込みを発生させ、入出力デー
タの入出力をシミュレートする手段を備えることにより
、 エミュレー夕を用いることなく、汎用性の高い試験診断
を行えるようにしたものである。
従来、この種の試験診断、特に外部入出力装置制御部の
試験診断は、試験診断対象となる外部入出力装置制御部
に外部入出力装置、あるいは外部入出力装置を模擬する
他の装置（以下エミュレータという〉を接続し試験診断
を行っていた。
試験診断は、試験診断対象となる外部入出力装置制御部
に外部入出力装置、あるいは外部入出力装置を模擬する
他の装置（以下エミュレータという〉を接続し試験診断
を行っていた。
上述した従来の試験診断は、外部入出力装置、あるいは
エミュレー夕を試験診断対象の外部入出力装置制御部に
接続して実施するために、試験診断対象の外部入出力装
置制御部に本来接続される外部入出力装置、あるいはそ
れに合わせたエミュレータを新規開発し準備しなければ
ならない欠点があった。
エミュレー夕を試験診断対象の外部入出力装置制御部に
接続して実施するために、試験診断対象の外部入出力装
置制御部に本来接続される外部入出力装置、あるいはそ
れに合わせたエミュレータを新規開発し準備しなければ
ならない欠点があった。
本発明はこのような欠点を除去するもので、エミュレー
タを用いることなく汎用性の高い試験診断を行うことが
できる方式を提供することを目的とする。
タを用いることなく汎用性の高い試験診断を行うことが
できる方式を提供することを目的とする。
本発明は、外部入出力装置に接続されデータの入出力を
制御する外部入出力装置制御部と、主記憶装置と、演算
処理を行う演算処理装置と、前記外部入出力装置制御部
、主記憶装置、および演算処理装置を制御するシステム
制御装置とを備えた情報処理装置の試験診断方式におい
て、前記主記憶装置に、前記外部入出力装置制御部に対
する入出力データ転送アドレスを決定して入出力データ
転送後に外部割込みを発生させる手段を設け、前記演算
処理装置には、この外部割込みの発生後に入出力データ
の入出力をシミュレートする手段を含むことを特徴とす
る。
制御する外部入出力装置制御部と、主記憶装置と、演算
処理を行う演算処理装置と、前記外部入出力装置制御部
、主記憶装置、および演算処理装置を制御するシステム
制御装置とを備えた情報処理装置の試験診断方式におい
て、前記主記憶装置に、前記外部入出力装置制御部に対
する入出力データ転送アドレスを決定して入出力データ
転送後に外部割込みを発生させる手段を設け、前記演算
処理装置には、この外部割込みの発生後に入出力データ
の入出力をシミュレートする手段を含むことを特徴とす
る。
外部入出力装置制御部に対する試験診断の指示がなされ
ると、主記憶装置がその外部入出力装置制御部に対する
入出力データ転送アドレスを決定して入出力データを転
送した後に外部割込みを発生させ、その後に演算処理装
置が外部入出力装置制御部に対し入出力データの入出力
動作のシミュレートを実行する。
ると、主記憶装置がその外部入出力装置制御部に対する
入出力データ転送アドレスを決定して入出力データを転
送した後に外部割込みを発生させ、その後に演算処理装
置が外部入出力装置制御部に対し入出力データの入出力
動作のシミュレートを実行する。
これにより、データ入出力動作のシミュレートのために
外部入出力装置制御部に接続する外部入出力装置、ある
いはエミュレータを接続することなく、新規外部入出力
装置制御部や外部入出力装置に対しても入出力動作のシ
ミュレーションの変更によって対応することができ、汎
用性の高い試験診断を行うことができる。
外部入出力装置制御部に接続する外部入出力装置、ある
いはエミュレータを接続することなく、新規外部入出力
装置制御部や外部入出力装置に対しても入出力動作のシ
ミュレーションの変更によって対応することができ、汎
用性の高い試験診断を行うことができる。
次に、本発明実施例を図面に基づいて説明する。
第１図は本発明実施例の構戒を示すブロック図、第２図
は本発明実施例の動作の流れを示す流れ図である。
は本発明実施例の動作の流れを示す流れ図である。
本発明実施例は、図外の外部入出力装置に接続されデー
タの入出力を制御する外部入出力装置制御部３０と、主
記憶装置４０と、演算処理を行う演算処理装置ｌＯと、
外部入出力装置制御部３０、主記憶装置４０、および演
算処理装置１０を制御するシステム制御装置２０とを備
えた情報処理装置の主記憶装置４０に、外部入出力装置
制御部３０に対する入出力データ転送アドレスを決定し
て入出力データ転送後に外部割込みを発生させる手段を
設け、演算処理装置１０には、この外部割込みの発生後
に入出力データの入出力をシミュレートする手段を含む
。
タの入出力を制御する外部入出力装置制御部３０と、主
記憶装置４０と、演算処理を行う演算処理装置ｌＯと、
外部入出力装置制御部３０、主記憶装置４０、および演
算処理装置１０を制御するシステム制御装置２０とを備
えた情報処理装置の主記憶装置４０に、外部入出力装置
制御部３０に対する入出力データ転送アドレスを決定し
て入出力データ転送後に外部割込みを発生させる手段を
設け、演算処理装置１０には、この外部割込みの発生後
に入出力データの入出力をシミュレートする手段を含む
。
次に、このように構或された本発明実施例の動作につい
て説明する。
て説明する。
試験診断対象となる外部入出力装置制御部３０は主記憶
装置４０に接続され、第２図に示す主記憶装置４００入
出力データ転送アドレスを確定する処理、入出力データ
転送を指示する処理、および入出力データ転送後に外部
割込みを発生させる処理の各処理プログラムは主記憶装
置４０に格納されており、演算処理装置１０により実行
される。
装置４０に接続され、第２図に示す主記憶装置４００入
出力データ転送アドレスを確定する処理、入出力データ
転送を指示する処理、および入出力データ転送後に外部
割込みを発生させる処理の各処理プログラムは主記憶装
置４０に格納されており、演算処理装置１０により実行
される。
まず、出力処理の場合は、外部入出力装置制御部３０に
接続されて出力データを格納する主記憶装置４０のアド
レスが確定され（ステップ１１）、出力動作の指示が行
われると（ステップ１２）、出力データは第１図に示す
主記憶装置４０、システム制御装置２０、外部入出力装
置制御部３０，主記憶装置４０の順に転送され、転送終
了後外部割込みを主記憶装置４０から外部入出力装置制
御部３０に発生させる（ステップ１３）。
接続されて出力データを格納する主記憶装置４０のアド
レスが確定され（ステップ１１）、出力動作の指示が行
われると（ステップ１２）、出力データは第１図に示す
主記憶装置４０、システム制御装置２０、外部入出力装
置制御部３０，主記憶装置４０の順に転送され、転送終
了後外部割込みを主記憶装置４０から外部入出力装置制
御部３０に発生させる（ステップ１３）。
出力データの読取りにおける主記憶装置４０上の格納ア
ドレスはステップ１２の出力動作命令によって決定され
、書込みにおける主記憶装置４０のアドレスはステップ
１１のアドレス確定によって決定される。
ドレスはステップ１２の出力動作命令によって決定され
、書込みにおける主記憶装置４０のアドレスはステップ
１１のアドレス確定によって決定される。
次に、入力処理の場合は、主記憶装置４０、システム制
御装置２０、および外部入出力装置制御部３０でのデー
タ転送の経路が出力処理と逆になることを除き同じ動作
を行う。
御装置２０、および外部入出力装置制御部３０でのデー
タ転送の経路が出力処理と逆になることを除き同じ動作
を行う。
読取られる主記憶装置４０上のデータと書込まれる主記
憶装置４０上のデータは、試験診断対象となる外部入出
力装置制御部３０の特性によって同一である場合と同一
でない場合とがあり、異常処理についても同様に行われ
る。
憶装置４０上のデータは、試験診断対象となる外部入出
力装置制御部３０の特性によって同一である場合と同一
でない場合とがあり、異常処理についても同様に行われ
る。
以上説明したように本発明によれば、試験診断対象とな
る外部入出力装置制御部と主記憶装置とを接続して構威
された情報処理システムにより入出力動作をシミュレー
トするために、外部入出力装置制御部に接続される外部
入出力装置あるいはエミュレー夕が不要になり、新規外
部入出力装置制御部、外部入出力装置に対しても入出力
動作のシミュレーションの変更によって対応することが
でき、汎用性の高い試験診断を行うことができる効果が
ある。
る外部入出力装置制御部と主記憶装置とを接続して構威
された情報処理システムにより入出力動作をシミュレー
トするために、外部入出力装置制御部に接続される外部
入出力装置あるいはエミュレー夕が不要になり、新規外
部入出力装置制御部、外部入出力装置に対しても入出力
動作のシミュレーションの変更によって対応することが
でき、汎用性の高い試験診断を行うことができる効果が
ある。
第１図は本発明実施例の構戒を示すブロック図。
第２図は本発明実施例の動作の流れを示す流れ図。
１０・・・演算処理装置、２０・・・システム制御装置
、３０・・・外部入出力装置制御部、４０・・・主記憶
装置。
、３０・・・外部入出力装置制御部、４０・・・主記憶
装置。
Claims (1)
- 【特許請求の範囲】 １、外部入出力装置に接続されデータの入出力を制御す
る外部入出力装置制御部と、 主記憶装置と、 演算処理を行う演算処理装置と、 前記外部入出力装置制御部、主記憶装置、および演算処
理装置を制御するシステム制御装置とを備えた情報処理
装置の試験診断方式において、前記主記憶装置に、前記
外部入出力装置制御部に対する入出力データ転送アドレ
スを決定して入出力データ転送後に外部割込みを発生さ
せる手段を設け、 前記演算処理装置には、この外部割込みの発生後に入出
力データの入出力をシミュレートする手段を含む ことを特徴とする情報処理装置の試験診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1162975A JPH0328936A (ja) | 1989-06-26 | 1989-06-26 | 情報処理装置の試験診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1162975A JPH0328936A (ja) | 1989-06-26 | 1989-06-26 | 情報処理装置の試験診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0328936A true JPH0328936A (ja) | 1991-02-07 |
Family
ID=15764841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1162975A Pending JPH0328936A (ja) | 1989-06-26 | 1989-06-26 | 情報処理装置の試験診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0328936A (ja) |
-
1989
- 1989-06-26 JP JP1162975A patent/JPH0328936A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0328936A (ja) | 情報処理装置の試験診断方式 | |
| JP2001195275A (ja) | 半導体試験装置のプログラム実行方式 | |
| JPH0587850B2 (ja) | ||
| JPS60171546A (ja) | 入出力装置デバグ方式 | |
| JPS62118445A (ja) | 制御装置試験方式 | |
| JPH01305444A (ja) | 論理シミュレーションシステム | |
| JPH03130839A (ja) | オンラインシミュレーション方式 | |
| JPS61231607A (ja) | 鉄鋼圧延制御システムのシミユレ−シヨン方式 | |
| JPS6222152A (ja) | ハ−ドウエアシミユレ−シヨン装置 | |
| JPH04369044A (ja) | コンピュータ用テスト装置 | |
| JPH02224141A (ja) | 論理シミュレーション方式 | |
| JPH01305443A (ja) | 論理シミュレーションシステム | |
| JPH09223043A (ja) | 複数シミュレーションを用いたテスト方法 | |
| JPS6057444A (ja) | ファ−ムウエア装置診断試験方式 | |
| JPH03103936A (ja) | 入出力制御プログラムの評価方式 | |
| JPS63300330A (ja) | ファ−ムウェアのデバッグ方法 | |
| JPH04268657A (ja) | 入出力チャネルの試験・診断方式 | |
| JPH01281520A (ja) | 外部記憶装置 | |
| JPS6123250A (ja) | 試験方式 | |
| JPH1040125A (ja) | マイクロコンピュータ | |
| JPS61237143A (ja) | プログラムの機能試験装置 | |
| JPS63228340A (ja) | デ−タ処理システムにおける制御装置の試験方式 | |
| JPS6188326A (ja) | デイスク制御装置の検査方法 | |
| JPH06175874A (ja) | インサーキットエミュレータ装置 | |
| JPH0368037A (ja) | プログラム開発装置 |