JPH01305443A - 論理シミュレーションシステム - Google Patents

論理シミュレーションシステム

Info

Publication number
JPH01305443A
JPH01305443A JP63136935A JP13693588A JPH01305443A JP H01305443 A JPH01305443 A JP H01305443A JP 63136935 A JP63136935 A JP 63136935A JP 13693588 A JP13693588 A JP 13693588A JP H01305443 A JPH01305443 A JP H01305443A
Authority
JP
Japan
Prior art keywords
logic
simulation
simulator
hardware logic
logic simulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63136935A
Other languages
English (en)
Inventor
Hiroshi Nishioka
浩 西岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63136935A priority Critical patent/JPH01305443A/ja
Publication of JPH01305443A publication Critical patent/JPH01305443A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は論理シミュレーションシステムに関する。
(従来の技術) 従来の論理シミュレーションシステムは、試験対象とな
る論理装置と同等の動作を複数の論理ブロックから構成
されるハードウェア論理シミュレータを使用して短時間
でシミュレーションを行ない、論理設計の検査を行なっ
ていた(例えば特開昭59−11459 )。
〔発明が解決しようとする課題〕
上述した従来の論理シミュレーションシステムは、複数
の論理装置からなる大規模な論理システムをシミュレー
トするとき、論理システムのシミュレーションモデルを
作成し、1台のハードウェア論理シミュレータでシミュ
レートしなければならないため、ハードウェア論理シミ
ュレータの規模が十分大きくなければならないという欠
点がある。
(課題を解決するための手段) 本発明の論理シミュレーションシステムは、検査対象の
論理装置をシミュレートするハードウェア論理シミュレ
ータと、検査対象以外の論理装置を高速にシミュレート
する簡易論理シミュレータと、簡易論理シミュレータと
ハードウェア論理シミュレータとを有機的に接続する回
線系接続手段と、論理シミュレーションの実行を制御す
る実行制御手段とを有する。
〔作 用〕
検査対象以外の論理装置は簡易論理シミュレータでシミ
ュレートすることにより、大規模なハードウェア論理シ
ミュレータを開発する必要がない。
(実施例〕 次に、本発明の実施例について図面を参照して説明する
第1図は本発明の論理シミュレーションシステムの一実
施例の構成図、第2図はシミュレーションの対象となる
論理システムの構成図、第3図はシミュレータ間で転送
される情報の形式を示す図、第4図はシミュレーション
実行制御プログラム53の処理を示す図、第5図はEP
U203からMMU201に対するメモリ読出しのシミ
ュレーション手順を示す図である。
本実施例は、第1図に示されるように、第1のハードウ
ェア論理シミュレータ1と第2のハードウェア論理シミ
ュレータ2と第1の簡易論理シミュレータ3と第2の簡
易論理シミュレータ4と汎用コンピュータ5とが、それ
ぞれループ接続装置9で接続されて構成され、汎用コン
ピュータ5には論理シミュレーションモデル6、試験プ
ログラム7が格納されている磁気ディスク装置および′
プリンタ8が接続されている。
第1のハードウェア論理シミュレータ1は第1の論理シ
ミュレーション部11と第1のシミュレーション制御部
12と第1のチャネル制御回路13とからなっている。
同様に第2のハードウェア論理シミュレータ2は第2の
論理シミュレーション部21と第2のシミュレーション
制御部22と第2のチャネル制御回路23とからなり、
第3の簡易論理シミュレータ3は第3の論理シミュレー
ション部31と第3のシミュレーション制御部32と第
3のチャネル制御回路33とからなり、第2の簡易論理
シミュレータ4は第4の論理シミュレーション部41と
第4のシミュレーション制御部42と第4のチャネル制
御回路43とからなっている。汎用コンピュータ5は入
出力処理装置51と主記憶装置52と命令処理装置55
とからなり、主記憶装置52には、第1、第2のハード
ウェア論理シミュレータ12および第1、第2の簡易論
理シミュレータ3.4を制御するシミュレーション実行
制御プログラム53が格納されており、オペレーティン
グシステム54の制御のもとで動作する。
本実施例がシミュレートする論理システムは、第2図に
示されるように、主記憶装置(MMU)201と演算処
理装置(EPU)203と演算処理装置(EPU)20
4とがシステム制御装置(SCU)202に接続されて
おり、さらにサービスプロセッサ(SVP)205が5
CU202を介してMMU201、EPU203および
EPU204に接続されている。なお、本実施例におけ
る検査対象装置はMMU201と5CU202である。
第1、第2のハードウェア論理シミュレータ1.2およ
び第1、第2の簡易論理シミュレータ3.4と汎用コン
ピュータ5との間で転送される情報は、第3図に示され
るように、送信先301と送信元302と送信データ3
03とで構成される。
次に、本実施例の動作を説明する。
まず、オペレーティングシステム54は、シミュレーシ
ョン実行制御プログラム53を主記憶装置52にロード
し、シミュレーション実行制御プログラム53を起動す
る。
起動されたシミュレーション実行制御プログラム53は
、第4図に示した処理を行なう。まず、ループ接続装置
9を介して第1、第2のハードウェア論理シミュレータ
1.2と第1、第2の簡易論理シミュレータ3.4に対
しハードウェアの初期化を指示しく処理401)初期化
の終了した第1、第2のハードウェア論理シミュレータ
1.2および第1、第2の簡易論理シミュレータ3.4
に対し磁気ディスク装置に格納されている論理シミュレ
ーションモデル6をループ接続装置9を経由してロード
する(処理402)。ここで、第1のハードウェア論理
シミュレータ1にはMMU201をシミュレートする論
理シミュレーションモデルをロードし、第2のハードウ
ェア論理シミュレータ2には5CU202をシミュレー
トする論理シミュレーションモデルをロードし、第1の
簡易論理シミュレータ3にはEPU203を、第2の簡
易論理シミュレータ4にはEPU204を命令レベルで
シミュレートする簡易論理シミュレーションモデルをロ
ードする。続いて、シミュレーション実行制御プログラ
ム53は、磁気ディスク装置に格納されてい名試験プロ
グラム7をループ接続装置9を経由してMMU201を
シミュレートする第1のハードウェア論理シミュレータ
1の第1の論理シミュレーション部11にロードする(
処理403)。このように、シミュレーション実行制御
プログラム53は5vP205の機能をシミュレートす
ることになる。さて、試験プログラム7のロードが完了
すると第1〜ループ接続装置9を介して第1〜第4のシ
ミュレーション制御部12〜42に対しシミュレーショ
ンの開始を指示すると(処理404)、各論理シミュレ
ータ1〜4は他装置からの起動通信待状態となる。この
ときEPU203をシミュレートする第1の簡易論理シ
ミュレータ3に対し、ループ接続装置9を経由して試験
プログラム起動のためのプロセッサ間通信を送信する(
処理405)。続いて、シミュレーション実行制御プロ
グラム53は、第1〜第2のハードウェア論理シミュレ
ータ!、2および第1〜第2の簡易論理シミュレータ3
.4からの要求を待ち合わせ(処理406)、第3図に
示されるデータを伴なった要求を受は付けると、送信デ
ータ303の送信先301を検査しく処理407)、送
信先が汎用コンピュータ5でなければ受信情報を送信先
301で示される論理シミュレータに転送する(処理4
08)。一方、処理407で送信先が汎用コンピュータ
5であると認識したときは、第1、第2のハードウェア
論理シミュレータ1.2および第1、第2の簡易論理シ
ミュレータ3.4に対しシミュレーションの終了を指示
しく処理409)、第1〜第4の論理シミュレーション
部11〜41に格納されているシミュレーション結果を
論出しく処理410)、シミュレーション結果を編集し
てプリンタ8に出力した後(処理411)、全ての処理
を終了する。
次に、本実施例がシミュレートする論理システムの構成
を示す第2図において、EPU203が他装置と通信す
るのは、MMU201に対する命令の取り出し、オペラ
ンドへのデータ読出しおよび書込みと、EPU204に
対する起動および同期のためのプロセッサ間通信に大別
される。ここで、MMU201に対するデータ読出しに
ついてシミュレーション方法を第5図を用いて説明する
まず、第1の簡易論理シミュレータ3 (EPU203
)の第3の論理シミュレーション部31がシミュレーシ
ョンの結果メモリ読出しコマンドを生成しく処理501
)、第3のシミュレーション制御部32はメモリ読出し
コマンドを送信データ303とし、送信先301を第2
のハードウェア論理シミュレータ2 (SCU202)
にし、送信元302を第1の簡易論理シミュレータ3 
(EPU203)として汎用コンピュータ5に通知する
(処理502)。続いて、通知を受は取ったシミュレー
ション実行制御プログラム53は受信情報を送信先であ
る第2のハードウェア論理シミュレータ2 (SCU2
02)に転送しく処理503)、受信した情報をもとに
シミュレーションを行ない(処理504)、その結果と
して第1のハードウェア論理シミュレータ1 (MMU
201)へのコマンドを生成し汎用コンピュータ5に送
信しく処理505)、受信データを送信先である第1の
ハードウェア論理シミュレータ1に転送しく処理506
)、受信した情報をもとにシミュレーションを行ない(
処理507)、シミュレーション結果として得られた読
出しデータを転送するコマンドを生成しく処理508)
、汎用コンピュータ5にコマンドを送信しく処理509
)、受信したコマンドを送信先である第2のハードウェ
ア論理シミュレータ2 (SCU202)に転送しく処
理510)、受信した情報をもとにシミュレーションを
行ない(処理511)、シミュレーションの結果として
第1の簡易論理シミュレータ3 (EPU203)に読
出しデータを送信するコマンドを生成し汎用コンピュー
タ5に送信しく処理512)、受信した情報を送信先で
ある第1の簡易論理シミュレータ3(EPU203)に
転送しく処理513)、受信した情報をもとに第1の簡
易論理シミュレータ3(EPU203)でシミュレーシ
ョンを続行する(処理514)ことで一連のメモリ読出
し処理を終了する。
ここで、メモリ書込み処理についても読出し処理と同様
にシミュレートできるし、プロセッサ間通信に関しても
第1の簡易論理シミュレータ3(EPU203)から汎
用コンピュータ5を介して第2のハードウェア論理シミ
ュレータ2(SCU2,02)に、さらに汎用コンピュ
ータ5を介して第2の簡易論理シミュレータ4 (EP
U204)に情報を転送することでシミュレートできる
。また、第2の簡易論理シミュレータ4(EPU204
)からのメモリアクセスおよび第1の簡易論理シミュレ
ータ3 (EPU204)へのプロセッサ間通信につい
ても同様にシミュレートすることができる。
ところで、本実施例ではハードウェア論理シミュレータ
が2台と簡易論理シミュレータが2台であるが、それぞ
れ1台以上であれば何台であっても良いことは明らかで
ある。また、各論理シミュレータは汎用コンピュータを
介して通信しているが直接通信して良いことも明らかで
ある。さらに、本実施例では簡易論理シミュレータを専
用処理装置として実現しているが、汎用コンピュータ上
で動作するシミュレーションプログラムであっても良い
ことは明らかである。さらに、本実施例ではループ接続
装置を使用しているが、回線系接続装置であれば何でも
良いことは明らかである。
〔発明の効果〕
以上説明したように本発明は、ハードウェア論理シミュ
レータと簡易論理シミュレータを回線系接続装置で接続
することにより、大規模なハードウェア論理シミュレー
タを開発することなく、複数の論理装置からなる大規模
な論理システムを効率良くシミュレートできる効果があ
る。
【図面の簡単な説明】
第1図は本発明の論理シミュレーションシステムの一実
施例の構成図、第2図はシミュレーションの対象となる
論理システムの構成図、第3図はシミュレータ間で転送
される情報の形式を示す図、第4図はシミュレーション
実行制御プログラム53の処理を示す図、第5図はメモ
リ読出しのシミュレーション手順を示す図である。 i −−−−−−第1のハードウェア論理シミュレータ
、2−−−−−−第2のハードウェア論理シミュレータ
、3−−−−−−第1の簡易論理シミュレータ、4−−
−−−−第2の簡易論理シミュレータ、5−−−−−−
汎用コンピュータ、 6−−−−−−論理シミュレーションモデル、7・・・
・・・試験プログラム、 8−−−−・・プリンタ、 9−−−−−−ループ接続装置、 11−−−−−−第1の論理シミュレーション部、+2
−−−−−・第1のシミュレーション制御部、13−−
−−−−第1のチャネル制御回路、21−−−−−−第
2の論理シミュレーション部、22・・・・・・第2の
シミュレーション制御部、23−−−−−−第2のチャ
ネル制御回路、31・・・・・・第3の論理シミュレー
ション部、32−・・・・・第3のシミュレーション制
御部、33・・・・・・第3のチャネル制御回路、41
・・・・・・第4の物理シミュレーション部、42−=
−・・・第4のシミュレーション制御部、43−−−−
−−第4のチャネル制御回路、51−−−−−・入出力
処理装置、 52−−−−、−主記憶装置、 53−−−−−−シミュレーション実行制御プログラム
、54・・・・・・オペレーティングシステム、55・
・・・・・命令処理装置、 201  ・・・・・φM M U 、      2
02 ・・・・−3CU、203  ・・・・・・EP
U、      204  ・−−−−−E P U 
。 205−・・・・−5VP、    301−−−−−
−送信先、302・・・・・・送信元、   303−
−−−−−送信データ。

Claims (1)

    【特許請求の範囲】
  1. 1、複数の論理装置からなる論理システムをシミュレー
    トする論理シミュレーシステムであって、検査対象の論
    理装置をシミュレートするハードウェア論理シミュレー
    タと、検査対象以外の論理装置を高速にシミュレートす
    る簡易論理シミュレータと、該簡易論理シミュレータと
    前記ハードウェア論理シミュレータとを有機的に接続す
    る回線系接続手段と、論理シミュレーションの実行を制
    御する実行制御手段とを有する論理シミュレーションシ
    ステム。
JP63136935A 1988-06-02 1988-06-02 論理シミュレーションシステム Pending JPH01305443A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63136935A JPH01305443A (ja) 1988-06-02 1988-06-02 論理シミュレーションシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63136935A JPH01305443A (ja) 1988-06-02 1988-06-02 論理シミュレーションシステム

Publications (1)

Publication Number Publication Date
JPH01305443A true JPH01305443A (ja) 1989-12-08

Family

ID=15186984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63136935A Pending JPH01305443A (ja) 1988-06-02 1988-06-02 論理シミュレーションシステム

Country Status (1)

Country Link
JP (1) JPH01305443A (ja)

Similar Documents

Publication Publication Date Title
JPS5948424B2 (ja) 並列計算システム
CA1246743A (en) Array for simulating computer functions for large computer systems
US6319008B1 (en) Avionics simulator
US5363501A (en) Method for computer system development verification and testing using portable diagnostic/testing programs
US8150670B2 (en) Simulator and simulation method
US4995037A (en) Adjustment method and apparatus of a computer
JPH01305443A (ja) 論理シミュレーションシステム
JPH01305444A (ja) 論理シミュレーションシステム
JP3212709B2 (ja) ロジックシミュレーション装置
JPH01147736A (ja) 論理シミユレーシヨンシステム
JPH02224141A (ja) 論理シミュレーション方式
JP2563082Y2 (ja) 疑似通信制御装置
JPS6055457A (ja) チヤネルアダプタ診断方式
JPS5860361A (ja) オンラインデバッグ方法
JPS61231607A (ja) 鉄鋼圧延制御システムのシミユレ−シヨン方式
JP2632964B2 (ja) 諭理装置の試験処理方式
JPS62280940A (ja) デ−タ処理装置
JPH0328936A (ja) 情報処理装置の試験診断方式
JPS62190542A (ja) シミユレ−タによる入出力処理装置検査方式
JPS59151247A (ja) 情報処理装置の試験装置
JPH0368037A (ja) プログラム開発装置
JPH03130839A (ja) オンラインシミュレーション方式
JPH09223043A (ja) 複数シミュレーションを用いたテスト方法
JPH0690714B2 (ja) ロジック・シミュレーション・マシン及び処理方法
JPS63292337A (ja) 論理シミュレ−ションシステム