JPS62280940A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔発明の目的〕 （産業上の利用分野） 本発明はホスト計算機（ＣＰＵ）とマイクロプログラム
コントローラ（μＰＣ）とを用いてデータ処理を行なう
データ処理装置に関する。

（従来の技術） データ処理装置において、汎用性を持ったホスト計算機
（ＣＰＵ）と高速専用処理が可能なマイクロ７０グラム
コントローラ（μＰＣ）とを組合せてシステムを構築す
ることが一般的になってきている。このようにデータ処
理装置をＣＰＵとμＰＣとによって制御することにより
ＣＰＩＪの持つ汎用性とμＰＣの持つ各種の高速専用処
理例えばゲラフックスの処理、画像処理、高速フーリエ
変換（ＦＦＴ）　、ディジタル微分解析（ＤＤＡ＞等を
共に生かしたシステムを溝築することができる。

従来のこの種の装置では、ＣＰＩＪとμＰＣとの結合は
レジスタを介して行なわれ、処理前後のデータや起動お
よび終了信号の授受に当ってレジスタシェアリングを行
なうのが一般的であった。

しかしながら、このような従来の構成では、μＰＣ内の
）７−ムラエアのシミュレーションやデパックを行なう
に際して、プログラムの１ステツプずつ処理を進ませる
ためのスイッチ等を備えたμＰＣ個有のデパック装置が
必要となり、システム全体が大きくなりしかも高価にな
るという欠点がある。

（発明が解決しようとする問題点） このように従来の装置では、μＰＣ内のファームウェア
のシミュレーションやデバッグにμＰＣ個有のデバッグ
装置が必要となるという問題点がある。

そこで本発明ではＣＰＵとμＰＣとを結合したデータ処
理装置においてμＰＣの専用デパック装置を不用とし、
システムをコンパクトに構成することのできるデータ処
理装置を提供することを目的とする。

〔発明の構成〕

（問題点を解決するための手段） 本発明によるデータ処理装置は、ホスト計算機（ＣＰＵ
）とマイクロプログラムコントローラ（μＰＣ）とを組
合わせて、データ処理を行なう磁気ディスク装置、フロ
ッピーディスク装置等のハードウェアを＄り御するデー
タ処理装置において、ＣＰＵからの指令に応答してシミ
ュレートモードかノーマルモードかを設定する第１のレ
ジスタと、シミュレートすべきマイクロプログラムワー
ド（μＰＷ）を格納して保持する第２のレジスタと、第
１のレジスタにシミュレートモードが設定されている時
には第２のレジスタからのμＰＷを、ノーマルモードが
設定されている時にはμＰＣからのμＰＷをそれぞれ選
択してハードウェアに供給する第１のセレクタと、第１
のレジスタにシミュレーションモードが設定されている
時にはＣＰＵからのクロック信号を、ノーマルモードが
設定されている時にはμＰＣからのクロック信号をそれ
ぞれ選択してハードウェアに供給する第２のセレクタと
を具備することにより構成される。

（作　用） 上述したような構成を採用することにより、μＰＣのフ
ァームウェアのデバッグまたはシミュレーションをＣＰ
Ｕからの指令により行なうことができる。シミュレーシ
ョンまたはデバッグのために必要なマイクロプログラム
ワード（μＰＷ）は第２のレジスタにＣＰＵから次々に
書き込まれて記憶されており、このμＰＷが第１および
第２のセレクタの指示によりハードウェアに供給される
ことになる。

これによりμＰＣのシミュレーションまたはデバッグ用
のデバッガを特に設けることなくμＰＣのファームウェ
アのデバッグまたはシミュレーションが可能となる。

（実施例） 以下本発明を添付図面を参照して詳細に説明する。図は
本発明にかかるデータ処理装置の一実施例を示すブロッ
ク図である。

ホスト計算機（ＣＰＵ）１は内部バス２に接続されてお
りこの内部バス２を介して信号の授受が行なわれる。内
部バス２にはハードウェアレジスタ３が接続されており
、ＣＰＵ　１からの指令に応答してシミュレートモード
かノーマルモードかを設定する。なおここでシミュレー
トモードとはμＰＣのファームウェアのデバッグまたは
シミュレーションを実行するモードを意味し、ノーマル
モードとは通常のデータ処理モードをいう。

内部バス２にはハードウェアレジスタ３と同様なレジス
タで、マイクロブグラムワード（μＰＷ）と同等のピッ
ト長を持ちかつμＰＣ６に接続されるパイプラインレジ
スタ（ＰＬ＞７と等価な働きを持つレジスタ４がさらに
接続されている。

このレジスタ４にはデバッグまたはシミュレーションに
当って必要とするマイクロプログラムワ−ド（μＰＷ）
がＣＰＵ１から与えられて格納されている。

なお以下の説明においてはシミュレーションの場合のみ
について説明しているが、デバッグの場合におていもそ
の構成および動作は同様である。

μＰＣの内部バス（図示せず）とＣＰＵ　１の内部バス
２との間のデータの授受を行なうために内部バス２にト
ランシーバ５が接続されている。

ＣＰＵ１からμＰＣ６のメモリ等に格納されているデー
タをリードする時にはμＰＣ６からＣＰＵ１の方向に転
送が行なわれ、ＣＰＵ　１からのライン時にはＣＰＵ１
からμＰＣ６の方向にデータの転送が行なわれる。

μＰＣ６は前述したように専用の処理を高速に行なうこ
とのできる機能を有しており、ハードウェア９に対する
各種制御命令はマイクロプログラムワード（μＰＷ）に
よって行なわれ、このμＰＷはバイブラインレジスタ（
ＰＬ）に保持されている。μＰＣ６からのμＰＷはクロ
ックごとにＰＬ７により保持され、専用処理ハードウェ
ア９に適宜与えられてデータ処理が実行される。

ＰＬ７とレジスタ４の出力は、それぞれセレクタ８に入
力されており、ハードウェアレジスタ３の出力によりい
ずれかの入力が選択されてハードウェア９に供給される
。

この場合ハードウェアレジスタ３にシミュレートモード
が設定されている時には、レジスタ４に格納されたμＰ
Ｗがセレクタ８により選択されてハードウェア９に供給
される。

またハードウェアレジスタ３にノーマルモードが設定さ
れている時には、ＰＬ７に格納されたμＰＷが選択され
てハードウェア９に供給される。

このようにハードウェア９はＰＬ７もしくはレジスタ４
に格納されて保持されているμＰＷにより制御され専用
データ処理を行なう。セレクタ８とハードウェア９とを
接続する信号線１０はハードウェア９内のバスソースと
バスデスティネーションとを示すμＰＷ用の信号線であ
ってμＰＷの特定のビットが割り振られている。

また同様の信号線１１はハードウェア９を制御するμＰ
Ｗの信号線で、信号線１０で指定したのとは別のビット
が割り撮られている。

ざらにノーマルモードかシミュレートモードかによって
ハードウェア９に対するクロック信号をμＰＣ６から与
えるかＣＰＵ１から与えるかを選択するためのクロック
セレクタ１２が用意されており、ハードウェアレジスタ
３に設定されたモードによりクロックの選択がおこなわ
れる。すなわちハードウェアレジスタ３にノーマルモー
ドが設定されている時にはμＰＣ６からの通常の数ＭＨ
７の速いクロック信号がハードウェア９に供給され、シ
ミュレートモードが設定されている時にはＣＰＵ１から
のクロック信号（タイミング信号）がハードウェア９に
供給されるように動作する。

またトランシーバ５とハードウェア９との間で信号の授
受が可能なように接続が行なわれている。

次に実施例の動作について説明する。

まず、ノーマルモードとするために、ＣＰＵはハードウ
ェアレジスタ３にその旨を指令する。これによりセレク
タ８はμＰＣ６側に切換ねり、またクロックセレクタ１
２もμＰＣ６のクロックのみを受付けるようになる。し
たがって、ハードウェア９はμＰＣ６の制御下で動作す
ることになる。

なお、以下の説明においてはμＰ’Ｃ６によるハードウ
ェア９の制御は公知であるためその詳細な説明はここで
は省略し、デバッグまたはシミュレーションを行なう際
の動作についてのみ詳述する。

シミュレートモードを設定するために、ｃｐｕ　ｉはハ
ードウェアレジスタ３にそれを指令する。ハードウェア
レジスタ３にシミュレートモードが設定されるとハード
ウェア９を制御するためのμＰＷはレジスタ４からセレ
クタ８を介してハードウェア９に与えられるようになる
。

このようにしてシミュレートすべきファームウェアを次
々にレジスタ４に内部バス２を介してＣＰｔＪから書き
込み、クロック信号はＣＰＵ１からクロックセレクタ１
２を介してハードウェア９に供給するようにする。

これによりシミュレーションはすべてＣＰＵ　１からの
指令に応じておこなわれるようになる。シミュレーショ
ン結果をＣＰＵ１に取り込みたい時には、信号線１０を
通して結果を保持しているレジスタをバスソースに指定
し、トランシーバ５を介してＣ，ＰＵｌに読み込むよう
にすれば良い。このようにしてμＰＣ６のファームウェ
アのデバッグやシミュレーションが専用のデバッガを用
、意することなくＣＰＵ１から実行することができる。

以上の実施例ではセレクタからのμＰＷとクロック信号
は直接磁気ディスク装置等のハードウェアに供給されて
いるが、パケット交換器およびネットワークを介してハ
ードウェアに供給するようにしてもよい。

（発明の効果） 以上実施例に基づいて詳細に説明したように本発明では
シミュレーションモードとノーマルモードを設定するレ
ジスタ内容に応じてハードウェアに対するμＰＷおよび
クロックをＣＰＵ側とμＰＣ側との間で選択して供給す
るようにしているので、μＰＣ専用のデバッグ装置を必
要とすることなくμＰＣのファームウェアのデバッグま
たはシミュレーションを実行することができるためシス
テムを小型に構成することができる。

【図面の簡単な説明】

図は本発明の一実施例にかかるデータ処理装置のブロッ
ク図である。 １・・・ＣＰＵ、３・・・ハードウェアレジスタ、４・
・・レジスタ、６・・・μＰＣ，７・・・ＰＬ、８・・
・セレクタ、９・・・ハードウェア、１２・・・クロッ
クセレクタ。

Claims (1)

【特許請求の範囲】
1. ホスト計算機（ＣＰＵ）とマイクロプログラムコントロ
   ーラ（μＰＣ）とを組合せて、データ処理を行なうハー
   ドウェアを制御するデータ処理装置において、前記ＣＰ
   Ｕからの指令に応答してシミュレートモードかノーマル
   モードかを設定する第１のレジスタと、シミュレートす
   べきマイクロプログラムワード（μＰＷ）を格納して保
   持する第２のレジスタと、前記第１のレジスタにシミュ
   レートモードが設定されている時には前記第２のレジス
   タからのμＰＷを、ノーマルモードが設定されている時
   には前記μＰＣからのμＰＷをそれぞれ選択して前記ハ
   ードウェアに供給する第１のセレクタと、前記第１のレ
   ジスタにシミュレートモードが設定されている時には前
   記ＣＰＵからのクロック信号を、ノーマルモードが設定
   されている時には前記μＰＣからのクロック信号をそれ
   ぞれ選択して前記ハードウェアに供給する第２のセレク
   タとを具備したことを特徴とするデータ処理装置。