JPH0724032B2 - デバツグ用マイクロプロセツサ - Google Patents
デバツグ用マイクロプロセツサInfo
- Publication number
- JPH0724032B2 JPH0724032B2 JP61203011A JP20301186A JPH0724032B2 JP H0724032 B2 JPH0724032 B2 JP H0724032B2 JP 61203011 A JP61203011 A JP 61203011A JP 20301186 A JP20301186 A JP 20301186A JP H0724032 B2 JPH0724032 B2 JP H0724032B2
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- debug
- interrupt
- program
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデバッグ対象システムのデバッグを行なうマイ
クロプロセッサ開発支援装置に使用されるデバッグ用マ
イクロプロセッサに関し、特に前記デバッグ用マイクロ
プロセッサがデバッグ対象プログラムの実行状態からメ
モリ、レジスタなどの内容の表示、変更を行なうデバッ
グプログラムの実行へ遷移する時う機能に関する。
クロプロセッサ開発支援装置に使用されるデバッグ用マ
イクロプロセッサに関し、特に前記デバッグ用マイクロ
プロセッサがデバッグ対象プログラムの実行状態からメ
モリ、レジスタなどの内容の表示、変更を行なうデバッ
グプログラムの実行へ遷移する時う機能に関する。
まず、本デバッグ用マイクロプロセッサが使用されるマ
イクロプロセッサ開発支援装置とデバッグ対称システム
の接続の概要を第４図を用いて説明する。デバッグ対称
システム39に実装されるマイクロプロセッサの代わりに
コネクタ38、ケーブル37を介してマイクロプロセッサ開
発支援装置27が接続される。マイクロプロセッサ開発支
援装置27にはデバッグ用マイクロプロセッサ１の他に、
コントロール部など（本発明と直接関係がないので省略
した）があり、デバッグ対称システム39に実装されるべ
きマイクロプロセッサの代わりにデバッグ対象プログラ
ムの実行と、そのデバッグを行なう機能を有する。この
ためデバッグ用マイクロプロセッサ１は、デバッグ対象
システム39上のメモリにあるプログラム（通常マイクロ
プロセッサ開発支援装置27内に前記メモリを仮想的に配
置することも可能ではあるが、本発明とは直接関係がな
いので省略する）の実行と、マイクロプロセッサ開発支
援装置27内の別バンクにあるデバッグ機能を有したデバ
ッグプログラムが書き込まれているメモリの実行を行わ
なければならない。
イクロプロセッサ開発支援装置とデバッグ対称システム
の接続の概要を第４図を用いて説明する。デバッグ対称
システム39に実装されるマイクロプロセッサの代わりに
コネクタ38、ケーブル37を介してマイクロプロセッサ開
発支援装置27が接続される。マイクロプロセッサ開発支
援装置27にはデバッグ用マイクロプロセッサ１の他に、
コントロール部など（本発明と直接関係がないので省略
した）があり、デバッグ対称システム39に実装されるべ
きマイクロプロセッサの代わりにデバッグ対象プログラ
ムの実行と、そのデバッグを行なう機能を有する。この
ためデバッグ用マイクロプロセッサ１は、デバッグ対象
システム39上のメモリにあるプログラム（通常マイクロ
プロセッサ開発支援装置27内に前記メモリを仮想的に配
置することも可能ではあるが、本発明とは直接関係がな
いので省略する）の実行と、マイクロプロセッサ開発支
援装置27内の別バンクにあるデバッグ機能を有したデバ
ッグプログラムが書き込まれているメモリの実行を行わ
なければならない。
従来、この種のデバッグ用マイクロプロセッサとして本
来デバッグ対象システム39上に接続すべきマイクロプロ
セッサ（以下本来のマイクロプロセッサと称す）を使用
し、ある条件でその実行を中断し（以下ブレークと称
す）、マイクロプロセッサ開発支援装置27上にあるデバ
ッグプログラムへ制御を移す為に、本来のマイクロプロ
セッサが持っているマスク不可能割り込み（以下NMIと
称す）を使ってブレーク動作を実現していた。
来デバッグ対象システム39上に接続すべきマイクロプロ
セッサ（以下本来のマイクロプロセッサと称す）を使用
し、ある条件でその実行を中断し（以下ブレークと称
す）、マイクロプロセッサ開発支援装置27上にあるデバ
ッグプログラムへ制御を移す為に、本来のマイクロプロ
セッサが持っているマスク不可能割り込み（以下NMIと
称す）を使ってブレーク動作を実現していた。
第５図は本来のマイクロプロセッサの内部ブロック図で
ある。バス制御部２はアドレスバス６とデータバス７と
制御バス８を制御し、命令を読み込み、命令バッファ３
へ格納する。命令実行部４はその内部にプログラムカウ
ンタ４−２′（以下PCを記述することもある）とマイク
ロプロセッサ内部状態情報４−１（以下プログラムステ
ータスワード:PSWと称す）を持ち、これにもとずいて命
令バッファ３から命令を受け取り、順次実行してゆく。
命令実行部はプログラムカウンタ４−２′の命令を命令
バッファ３から順次受け取り、命令を受け取る度にプロ
グラムカウンタ４−２′の内容は次に実行されるプログ
ラムの値に、更新される。すなわち、命令が実行されて
いる時点でのプログラムカウンタ４−２′の内容は次に
実行されるべき命令のマドレスを示している。命令バッ
ファ制御部11はバス制御部２と命令実行部４′からの情
報10−1,10−２により、命令バッファ３内に取り込まれ
ている命令数をマイクロプロセッサ外部へ信号線12を通
して通知する。また割り込み制御部５′は割り込み端子
（NMI14）からの割り込み要求を命令実行部４′は、プ
ログラムカウンタ４−２′の内容とプログラムステータ
スワード４−１とをバス制御部２る通じてメモリへ退避
させ、次に所定の命令を実行する。
ある。バス制御部２はアドレスバス６とデータバス７と
制御バス８を制御し、命令を読み込み、命令バッファ３
へ格納する。命令実行部４はその内部にプログラムカウ
ンタ４−２′（以下PCを記述することもある）とマイク
ロプロセッサ内部状態情報４−１（以下プログラムステ
ータスワード:PSWと称す）を持ち、これにもとずいて命
令バッファ３から命令を受け取り、順次実行してゆく。
命令実行部はプログラムカウンタ４−２′の命令を命令
バッファ３から順次受け取り、命令を受け取る度にプロ
グラムカウンタ４−２′の内容は次に実行されるプログ
ラムの値に、更新される。すなわち、命令が実行されて
いる時点でのプログラムカウンタ４−２′の内容は次に
実行されるべき命令のマドレスを示している。命令バッ
ファ制御部11はバス制御部２と命令実行部４′からの情
報10−1,10−２により、命令バッファ３内に取り込まれ
ている命令数をマイクロプロセッサ外部へ信号線12を通
して通知する。また割り込み制御部５′は割り込み端子
（NMI14）からの割り込み要求を命令実行部４′は、プ
ログラムカウンタ４−２′の内容とプログラムステータ
スワード４−１とをバス制御部２る通じてメモリへ退避
させ、次に所定の命令を実行する。
このような動作をする本来のマイクロプロセッサをデバ
ッグ用マイクロプロセッサとして使用した場合のマイク
ロプロセッサ開発支援装置は、第７図の構成となる。マ
イクロプロセッサ開発支援装置27′は、本来のマイクロ
プロセッサ１′、制御部19′、デバッグプログラム用メ
モリ16、NMI退避メモリ17′、NMI退避タイミング制御部
18、デバッグ対象システムからのNMI26と制御部19′か
らのブレーク要求信号25とを選択する選択回路46などか
ら構成されている。デバッグ対象プログラムの実行状態
からデバッグプログラムの実行状態へ遷移させるブレー
ク動作は、マイクロプロセッサ開発支援装置27′がメモ
リバンクをNMI退避メモリ17′へ切り替え、ブレーク要
求信号25を通じてNMI14をアクティブとし、デバッグ用
マイクロプロセッサ１′（すなわち本来のマイクロプロ
セッサ）が退避する情報（プログラムカウンタ及びプロ
グラムステータスワード）をNMI退避メモリ17′へ格納
し、次に別バンクにあるデバッグプログラムメモリ16を
本来のマイクロプロセッサ１′に与え、デバッグプログ
ラムを起動することにより実行される。NMI退避タイミ
ング制御部18及び制御部19′は、以上の動作の制御を行
なっている。また命令バッファステータス制御部44はブ
レーク動作が発生した時点で実行していた命令を命令バ
ッファ制御信号12とNMI退避メモリ17′へ退避されたプ
ログラムカウンタの情報から換算し、その情報を制御部
19′へ知らせる機能を持たなければならなかった。
ッグ用マイクロプロセッサとして使用した場合のマイク
ロプロセッサ開発支援装置は、第７図の構成となる。マ
イクロプロセッサ開発支援装置27′は、本来のマイクロ
プロセッサ１′、制御部19′、デバッグプログラム用メ
モリ16、NMI退避メモリ17′、NMI退避タイミング制御部
18、デバッグ対象システムからのNMI26と制御部19′か
らのブレーク要求信号25とを選択する選択回路46などか
ら構成されている。デバッグ対象プログラムの実行状態
からデバッグプログラムの実行状態へ遷移させるブレー
ク動作は、マイクロプロセッサ開発支援装置27′がメモ
リバンクをNMI退避メモリ17′へ切り替え、ブレーク要
求信号25を通じてNMI14をアクティブとし、デバッグ用
マイクロプロセッサ１′（すなわち本来のマイクロプロ
セッサ）が退避する情報（プログラムカウンタ及びプロ
グラムステータスワード）をNMI退避メモリ17′へ格納
し、次に別バンクにあるデバッグプログラムメモリ16を
本来のマイクロプロセッサ１′に与え、デバッグプログ
ラムを起動することにより実行される。NMI退避タイミ
ング制御部18及び制御部19′は、以上の動作の制御を行
なっている。また命令バッファステータス制御部44はブ
レーク動作が発生した時点で実行していた命令を命令バ
ッファ制御信号12とNMI退避メモリ17′へ退避されたプ
ログラムカウンタの情報から換算し、その情報を制御部
19′へ知らせる機能を持たなければならなかった。
上述したように、デバッグ用マイクロプロセッサとし
て、本来のマイクロプロセッサを使用した場合、命令バ
ッファを持つために、マイクロプロセッサが命令を読み
取る時刻と命令を実行する時刻が異なり、これを調整す
る機能、及びデバッグ対象システムからのNMIとブレー
ク要求信号を選択するための選択回路がマイクロプロセ
ッサ開発支援装置に必要となり、マイクロプロセッサ開
発支援装置の構成を複雑化していた。
て、本来のマイクロプロセッサを使用した場合、命令バ
ッファを持つために、マイクロプロセッサが命令を読み
取る時刻と命令を実行する時刻が異なり、これを調整す
る機能、及びデバッグ対象システムからのNMIとブレー
ク要求信号を選択するための選択回路がマイクロプロセ
ッサ開発支援装置に必要となり、マイクロプロセッサ開
発支援装置の構成を複雑化していた。
本発明のデバッグ用マイクロプロセッサはマイクロプロ
セッサ開発支援装置に使用するデバッグ用マイクロプロ
セッサとして、本来のマイクロプロセッサの機能に加え
て本来のマイクロプロセッサが有する割り込み機能より
優先順位の高いデバッグ用割り込み機能を有し、前記デ
バッグ用割り込みにより生じるデバッグ用マイクロプロ
セッサの内部情報の退避動作において、前記デバッグ用
割り込み処理が終了した時点で実行が再開されるべきプ
ログラムカウンタの情報の他に前記デバック用割り込み
のかかった時に実行していた命令のプログラムカウンタ
の情報をも退避する機能を有している。
セッサ開発支援装置に使用するデバッグ用マイクロプロ
セッサとして、本来のマイクロプロセッサの機能に加え
て本来のマイクロプロセッサが有する割り込み機能より
優先順位の高いデバッグ用割り込み機能を有し、前記デ
バッグ用割り込みにより生じるデバッグ用マイクロプロ
セッサの内部情報の退避動作において、前記デバッグ用
割り込み処理が終了した時点で実行が再開されるべきプ
ログラムカウンタの情報の他に前記デバック用割り込み
のかかった時に実行していた命令のプログラムカウンタ
の情報をも退避する機能を有している。
次に本発明について図面を参照して説明する。第１図は
本発明の一実施例を示すデバッグ用マイクロプロセッサ
のブロック図である。第５図の本来のマイクロプロセッ
サとの違いは割り込み制御部５にデバッグ用割り込み13
がつき、また命令実行部４に従来のプログラムカウンタ
４−２（以下PCnextと記述する）に加えて２つめのプロ
グラムカウンタ４−３（以下PCcurrentと記述する）が
ついた点である。命令実行部はPCnext4−２を使って命
令を読み出すとPCcurrent4−３へPCnext4−２の値をコ
ピーし、続いてPCnext4−２を次に実行するプログラム
カウンタの値へセットする。すなわち、PCnext4−２は
次に実行されるべきプログラムカウンタについての情報
を、PCcurrent4−３は現在実行されているプログラムカ
ウンタについての情報を持っていることになる。また命
令実行部４はデバッグ用割り込み13がアクティブとなっ
たことを割り込み制御部５から通知されると、バス制御
部２を通してPSW4−１、PCnext4−２（本来のマイクロ
プロセッサにおけるPC4−２′と同じ）、PCcurrent4−
３の３つの情報を退避する機能を持っている。
本発明の一実施例を示すデバッグ用マイクロプロセッサ
のブロック図である。第５図の本来のマイクロプロセッ
サとの違いは割り込み制御部５にデバッグ用割り込み13
がつき、また命令実行部４に従来のプログラムカウンタ
４−２（以下PCnextと記述する）に加えて２つめのプロ
グラムカウンタ４−３（以下PCcurrentと記述する）が
ついた点である。命令実行部はPCnext4−２を使って命
令を読み出すとPCcurrent4−３へPCnext4−２の値をコ
ピーし、続いてPCnext4−２を次に実行するプログラム
カウンタの値へセットする。すなわち、PCnext4−２は
次に実行されるべきプログラムカウンタについての情報
を、PCcurrent4−３は現在実行されているプログラムカ
ウンタについての情報を持っていることになる。また命
令実行部４はデバッグ用割り込み13がアクティブとなっ
たことを割り込み制御部５から通知されると、バス制御
部２を通してPSW4−１、PCnext4−２（本来のマイクロ
プロセッサにおけるPC4−２′と同じ）、PCcurrent4−
３の３つの情報を退避する機能を持っている。
本デバッグ用マイクロプロセッサを用いたマイクロプロ
セッサ開発支援装置のブロック図を第２図に示す。従来
のマイクロプロセッサ開発支援装置７のブロック図との
違いは命令バッファステータス制御部44と、デバッグ対
象システムからの割り込みと制御部からの割り込み（ブ
レーク要求信号）との選択回路46がなくなったことであ
る。制御部19からのブレーク要求信号25はデバッグ用マ
イクロプロセッサのデバッグ用割り込み13へ加えられ
る。ブレークが発生すると制御部19ブレークタイミング
制御部18によって、メモリバンクがブレーク退避メモリ
17（機能的にはNMI退避メモリ17′と同等）へ切り替え
られ、PSW4−１、PCnext4−２、PCcurrent4−３の情報
がブレーク退避メモリ17へ書き込まれ、次にデバッグプ
ログラムメモリ16へバンクが切り替えられ、デバッグプ
ログラムが動作する。この時既に、ブレークがかかった
時点で実行されていれ命令のプログラムカウンタの情報
（PCcurrent4−３）はブレーク退避メモリ17へ格納され
ており、命令バッファステータス制御部44がこの情報を
換算する必要がない。またデバッグ用割り込み13がNMI1
4と独立したため、デバッグ対象システム39からのNMI26
と制御部19からのブレーク要求信号25とを選択する必要
はない。
セッサ開発支援装置のブロック図を第２図に示す。従来
のマイクロプロセッサ開発支援装置７のブロック図との
違いは命令バッファステータス制御部44と、デバッグ対
象システムからの割り込みと制御部からの割り込み（ブ
レーク要求信号）との選択回路46がなくなったことであ
る。制御部19からのブレーク要求信号25はデバッグ用マ
イクロプロセッサのデバッグ用割り込み13へ加えられ
る。ブレークが発生すると制御部19ブレークタイミング
制御部18によって、メモリバンクがブレーク退避メモリ
17（機能的にはNMI退避メモリ17′と同等）へ切り替え
られ、PSW4−１、PCnext4−２、PCcurrent4−３の情報
がブレーク退避メモリ17へ書き込まれ、次にデバッグプ
ログラムメモリ16へバンクが切り替えられ、デバッグプ
ログラムが動作する。この時既に、ブレークがかかった
時点で実行されていれ命令のプログラムカウンタの情報
（PCcurrent4−３）はブレーク退避メモリ17へ格納され
ており、命令バッファステータス制御部44がこの情報を
換算する必要がない。またデバッグ用割り込み13がNMI1
4と独立したため、デバッグ対象システム39からのNMI26
と制御部19からのブレーク要求信号25とを選択する必要
はない。
次に、本発明の他の実施例について説明する。第６図は
マイクロプロセッサの一構成図である。最近のマイクロ
プロセッサでは、機能が複雑な為、マイクロコード40と
呼ばれる制御プログラムをマイクロプロセッサ1,1′内
部に持ち、簡単な機能の回路の集合体であるハードウェ
ア42を、このマイクロコード40で制御してマイクロプロ
セッサを動作させているものである。
マイクロプロセッサの一構成図である。最近のマイクロ
プロセッサでは、機能が複雑な為、マイクロコード40と
呼ばれる制御プログラムをマイクロプロセッサ1,1′内
部に持ち、簡単な機能の回路の集合体であるハードウェ
ア42を、このマイクロコード40で制御してマイクロプロ
セッサを動作させているものである。
このようなマイクロコードによる制御を行なうマイクロ
プロセッサにおいて、本来のマイクロプロセッサが持つ
NMIの機能は第８図に示すようなマイクロコードで構成
されている。割り込みを検出するとスタックポインタ
（SPと記述する）と呼ばれるポインタを用いてプログラ
ムステータスワード、プログラムカウンタの内容をポイ
ンタが指す場所へ退避する。NMIを検出する（47）と、
まずSPがインクリメントされ（48）、SPのさすメモリへ
プログラムステータスワードの内容を書き込む。（49）
次に、再度SPをインクリメントし（50）、そこへプログ
ラムカウンタの内容を書き込む。（51）その後、プログ
ラムカウンタを所定のエントリーの値にセットして（5
2）、割り込みエントリーへ制御を移す（53）。このと
き、この本来のマイクロプロセッサを用いたマイクロプ
ロセッサ開発支援装置の動作は実施例１におけるマイク
ロプロセッサ開発支援装置27′と同じである。
プロセッサにおいて、本来のマイクロプロセッサが持つ
NMIの機能は第８図に示すようなマイクロコードで構成
されている。割り込みを検出するとスタックポインタ
（SPと記述する）と呼ばれるポインタを用いてプログラ
ムステータスワード、プログラムカウンタの内容をポイ
ンタが指す場所へ退避する。NMIを検出する（47）と、
まずSPがインクリメントされ（48）、SPのさすメモリへ
プログラムステータスワードの内容を書き込む。（49）
次に、再度SPをインクリメントし（50）、そこへプログ
ラムカウンタの内容を書き込む。（51）その後、プログ
ラムカウンタを所定のエントリーの値にセットして（5
2）、割り込みエントリーへ制御を移す（53）。このと
き、この本来のマイクロプロセッサを用いたマイクロプ
ロセッサ開発支援装置の動作は実施例１におけるマイク
ロプロセッサ開発支援装置27′と同じである。
第３図は本実施例におけるデバッグ用割り込みの機能を
実行させるマイクロコードをしめしたいものである。デ
バッグ用割り込みを検出する（28）と、まずSPがインク
リメントされ（29）、SPのさすメモリへプログラムステ
ータスワードの内容を書き込む（30）。次に、再度SPを
インクリメントし（31）、そこへPCnextの値を書き込み
（32）、さらに、SPをインクリメントし（33）、そこへ
PCcurrentの値を書き込む（34）。最後にプログラムカ
ウンタに所定のエントリーの値をセットして（35）、制
御を割り込みエントリーへ移す（36）。
実行させるマイクロコードをしめしたいものである。デ
バッグ用割り込みを検出する（28）と、まずSPがインク
リメントされ（29）、SPのさすメモリへプログラムステ
ータスワードの内容を書き込む（30）。次に、再度SPを
インクリメントし（31）、そこへPCnextの値を書き込み
（32）、さらに、SPをインクリメントし（33）、そこへ
PCcurrentの値を書き込む（34）。最後にプログラムカ
ウンタに所定のエントリーの値をセットして（35）、制
御を割り込みエントリーへ移す（36）。
以上説明したように本発明は、デバッグ用割り込みを持
ち、デバッグ用割り込み時にPSW、PCnext、PCcurrentを
退避する機能を持つデバッグ用マイクロプロセッサをマ
イクロプロセッサ開発支援装置に搭載することにより、
命令バッファステータス制御部、デバッグ対象システム
とブレーク要求信号の選択回路を持つ必要がなくなり、
マイクロプロセッサ開発支援装置を簡単に構成すること
ができる。
ち、デバッグ用割り込み時にPSW、PCnext、PCcurrentを
退避する機能を持つデバッグ用マイクロプロセッサをマ
イクロプロセッサ開発支援装置に搭載することにより、
命令バッファステータス制御部、デバッグ対象システム
とブレーク要求信号の選択回路を持つ必要がなくなり、
マイクロプロセッサ開発支援装置を簡単に構成すること
ができる。
第１図は本発明によるデバッグ用マイクロプロセッサの
一実施例の機能ブロック図、第２図は本発明によるデバ
ッグ用マイクロプロセッサを用いたマイクロプロセッサ
開発支援装置の機能ブロック図、第３図は本発明で用い
るマイクロコードによる処理フロー図、第４図はマイク
ロプロセッサ開発支援装置とデバッグ対象システムの接
続図、第５図は従来のマイクロプロセッサの機能ブロッ
ク図、第６図はマイクロコードによって実現されるマイ
クロプロセッサのブロック図、第７図は本来のマイクロ
プロセッサを用いたマイクロプロセッサ開発支援装置の
一例を示す構成図、第８図はマイクロコードによって実
現される本来のマイクロプロセッサのNMIの動作を示す
シーケンスフロー図である。 １……デバッグ用マイクロプロセッサ、１′……本来の
マイクロプロセッサ、２……バス制御部、３……命令バ
ッファ、４……命令実行部、４−１……プログラムステ
ータスワード、４−２……次に実行されるプログラムカ
ウンタ（PCnext）、４−２′……次に実行されるプログ
ラムカウンタ（PC）、４−３……現在実行されているプ
ログラムカウンタ（PCcurrent）、５……割り込み制御
部、６……アンレスバス、７……データバス、８……制
御バス、９……アドレスバス、９−1,9−２……命令バ
ス、10−1,10−２……命令バッファ制御部入力信号、11
……命令バッファ制御部、12……命令バッファ制御部出
力信号、13……デバッグ用割り込み、14……マスク不可
能割り込み（NMI）、15……割り込み制御バス、16……
デバッグプログラム用メモリ（デバッグプログラムがの
っている）、17……ブレーク退避メモリ、17′……NMI
退避メモリ（17と機能的に同じ）、18……ブレーク退避
タイミング制御部、19,19′……制御部、20……デバッ
グ対象プログラムメモリ、21−1,21−２……バッファ、
メモリ選択信号、22−1,22−2,22−３……アクセス信
号、23−1,23−２……バッファ、24−1,24−２……イン
バータ、25……ブレーク要求信号、26……デバッグ対象
システムからのNMI、27,27′……マイクロプロセッサ開
発支援装置、28−36……デバッグ用割り込み処理手順
（マイクロコードによる処理）、37……ケーブル、38…
…コネクタ、39……デバッグ対象システム、40……マイ
クロコード、41……マイクロコード制御バス、42……ハ
ードウェア、43……マイクロプロセッサ信号、44……命
令バッファステータス制御部、45……命令バッファステ
ータス制御部出力信号、46……選択回路、47−53……NM
I処理手順（マイクロコードによる処理）。
一実施例の機能ブロック図、第２図は本発明によるデバ
ッグ用マイクロプロセッサを用いたマイクロプロセッサ
開発支援装置の機能ブロック図、第３図は本発明で用い
るマイクロコードによる処理フロー図、第４図はマイク
ロプロセッサ開発支援装置とデバッグ対象システムの接
続図、第５図は従来のマイクロプロセッサの機能ブロッ
ク図、第６図はマイクロコードによって実現されるマイ
クロプロセッサのブロック図、第７図は本来のマイクロ
プロセッサを用いたマイクロプロセッサ開発支援装置の
一例を示す構成図、第８図はマイクロコードによって実
現される本来のマイクロプロセッサのNMIの動作を示す
シーケンスフロー図である。 １……デバッグ用マイクロプロセッサ、１′……本来の
マイクロプロセッサ、２……バス制御部、３……命令バ
ッファ、４……命令実行部、４−１……プログラムステ
ータスワード、４−２……次に実行されるプログラムカ
ウンタ（PCnext）、４−２′……次に実行されるプログ
ラムカウンタ（PC）、４−３……現在実行されているプ
ログラムカウンタ（PCcurrent）、５……割り込み制御
部、６……アンレスバス、７……データバス、８……制
御バス、９……アドレスバス、９−1,9−２……命令バ
ス、10−1,10−２……命令バッファ制御部入力信号、11
……命令バッファ制御部、12……命令バッファ制御部出
力信号、13……デバッグ用割り込み、14……マスク不可
能割り込み（NMI）、15……割り込み制御バス、16……
デバッグプログラム用メモリ（デバッグプログラムがの
っている）、17……ブレーク退避メモリ、17′……NMI
退避メモリ（17と機能的に同じ）、18……ブレーク退避
タイミング制御部、19,19′……制御部、20……デバッ
グ対象プログラムメモリ、21−1,21−２……バッファ、
メモリ選択信号、22−1,22−2,22−３……アクセス信
号、23−1,23−２……バッファ、24−1,24−２……イン
バータ、25……ブレーク要求信号、26……デバッグ対象
システムからのNMI、27,27′……マイクロプロセッサ開
発支援装置、28−36……デバッグ用割り込み処理手順
（マイクロコードによる処理）、37……ケーブル、38…
…コネクタ、39……デバッグ対象システム、40……マイ
クロコード、41……マイクロコード制御バス、42……ハ
ードウェア、43……マイクロプロセッサ信号、44……命
令バッファステータス制御部、45……命令バッファステ
ータス制御部出力信号、46……選択回路、47−53……NM
I処理手順（マイクロコードによる処理）。
Claims (1)
- 【請求項１】実行されるべき命令を指定するプログラム
カウンタの内容と内部状態を表わす情報とをメモリへ退
避する機能と、割り込み機能とを有るマイクロプロセッ
サにおいて、前記割り込み機能より優先順位の高いデバ
ッグ用割り込み機能を有する割込み制御部と、前記デバ
ッグ用割り込み時に、前記プログラムカウンタの内容と
前記内部状態を表わす情報との退避動作に加えて、前記
デバッグ用割り込みが発生した時点で実行されていた命
令を指定するプログラムカウンタの内容をも退避させる
機能を有する命令実行部とを有することを特徴とするデ
バッグ用マイクロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61203011A JPH0724032B2 (ja) | 1986-08-28 | 1986-08-28 | デバツグ用マイクロプロセツサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61203011A JPH0724032B2 (ja) | 1986-08-28 | 1986-08-28 | デバツグ用マイクロプロセツサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6358548A JPS6358548A (ja) | 1988-03-14 |
| JPH0724032B2 true JPH0724032B2 (ja) | 1995-03-15 |
Family
ID=16466858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61203011A Expired - Lifetime JPH0724032B2 (ja) | 1986-08-28 | 1986-08-28 | デバツグ用マイクロプロセツサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0724032B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61221943A (ja) * | 1985-03-28 | 1986-10-02 | Canon Inc | 演算処理装置 |
-
1986
- 1986-08-28 JP JP61203011A patent/JPH0724032B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6358548A (ja) | 1988-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4881228A (en) | Debugging microprocessor | |
| US6301657B1 (en) | System and method for booting a computer | |
| EP0313097B1 (en) | Microcomputer system including master processor and slave processor | |
| EP0290942B1 (en) | Guest machine execution control system for virtual machine system | |
| JPH0724032B2 (ja) | デバツグ用マイクロプロセツサ | |
| JP2000339189A (ja) | 不正なメモリアクセスを検出する方法、デバッグ装置および記録媒体 | |
| JPH0552535B2 (ja) | ||
| JPH07152598A (ja) | インサーキット・エミュレータ | |
| JPS61260338A (ja) | メモリダンプ方式 | |
| JP2954006B2 (ja) | エミュレーション装置およびエミュレーション方法 | |
| JPH0682323B2 (ja) | デバッグ用マイクロプロセッサ | |
| JP2665173B2 (ja) | プロセッサトラップ回路 | |
| JPH06266630A (ja) | トレース機能付き入出力制御装置 | |
| JP2558902B2 (ja) | 半導体集積回路装置 | |
| JPH0232651B2 (ja) | ||
| JPH0333939A (ja) | マイクロプロセッサ | |
| JPH02183342A (ja) | 割込み制御装置 | |
| JPH0193838A (ja) | デバッグ用マイクロプロセッサ | |
| JPS62107354A (ja) | マイクロプログラム制御装置 | |
| JPH04199336A (ja) | マイクロコンピュータ | |
| JP2000347898A (ja) | ソフトウェア開発支援装置 | |
| JPH0282318A (ja) | 浮動小数点演算装置 | |
| JPH05274142A (ja) | 命令疑似実行装置 | |
| JPH05241828A (ja) | 命令処理装置 | |
| JPH0346053A (ja) | 複プロセッサ間制御方式 |