JPH0282318A - 浮動小数点演算装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ ワークステーション等に搭載される浮動小数点演算装置
に関し、 転送、演算などの各命令をＮｊｌな構成により高速処理
できる浮動小数点演算装置を提供することを目的とし、 転送命令を実行する１次命令実行部と演算命令を実行す
る複数の２次命令実行部とを備え、各命令毎にレジスタ
番号状態フラグ、コマンド、デスティネーションデータ
、ソースデータを１組として、複数の命令に対応する複
数組を格納するデータレジスタファイルと、前記データ
レジスタファイルの状態を判別して実行可能な命令を選
択する第１セレクタと、第１セレクタで選択された命令
を未実行状態の２次命令実行部に転送する第３セレクタ
と、２次命令実行部の実行終了を判定して演算結果を取
り出す第４セレクタ、および第４セレクタから受け取っ
た演算結果をデータレジスタファイルにセットする第２
セレクタとを設け、複数のデータレジスタと複数の２次
命令実行部の間で命令実行と実行結果格納を並列動作さ
せるよう構成する。

［産業上の利用分野コ 本発明はエンジニアリングワークステーション等に搭載
される浮動小数点演算装置に関する。

近年、エンジニアリングワークステーションの発達とと
もに、従来大型計算機を使用して行われていた構造解析
、ＬＳＩ設計などがエンジニアリングワークステーショ
ン上で行われるようになってきた。これらの計算には多
くの計算機パワーを必要とし、特に出現頻度が高く通常
のＭＰＵ　（マイクロプロセッサ）による処理だけでは
計算時間がかかってしまう浮動小数点演算の計算速度が
全体の処理速度を決める要因となる。そのため、ワーク
ステーションでは、浮動小数点演算専用の演算機構を搭
載し、演算を高速化することが必須となっている。

［従来の技術］ 第４図に従来の浮動小数点演算装置を示す。

この従来例は、浮動小数点演算専用装置であり、５０は
制御信号、アドレスバスとのインタフェースコントロー
ル、５１はデータバスに対すルインタフェースレジスタ
、５２は命令デコーダ、５３はフォーマット変換回路、
５４はデータレジスタ、５５はプログラムカウンタ、５
６はマイクロプログラムが格納されたＲＯＭ　（、マイ
クロＲＯＭで表示）、５７は演算実行部を表す。

第４図の浮動小数点演算の動作を説明すると、図示しな
い中央処理装置から浮動小数点演算の実行指令が与えら
れて、その指令に応して演算が行ねれる。命令実行指令
としての命令実行情報は、ＣＰＵ　（図示せず）からパ
スを経由して決められたプロトコルに従って転送される
。その内容は、コマンド、複数の計算用データ、ステー
タスなどであり、複数回の転送により浮動小数点演算装
置（以下、単に演算装置という）に送られてくる。

演算装置では、インタフェースレジスタ５１で受け取っ
たデータをその単精度演算、倍精度演算などの演算装置
のプロトコルに従い、命令デコーダ５２に送ったり、フ
ォーマット変換回路５３に送ったりした。フォーマント
変換回路５３では、例えば単精度形式のデータを倍精度
のデータ形式に変換する等のフォーマットが行われ、変
換されたデータはデータレジスタ５４に格納される。命
令デコーダ５２に送られたデータ（命令を表す）はデコ
ードされ、プログラムカウンタ５５に送られ、マイクロ
ＲＯＭ５６が起動されて、演算実行部５７でデータレジ
スタ５４とデータ交換を行いながら順次に演算が行われ
る。

［発明が解決しようとする課題］ 上記したように従来例の浮動小数点演算装置によれば、
浮動小数点演算は演算命令がシーケンシアルに実行され
るため、演算実行に時間を要し、浮動小数点演算装置を
搭載しても思ったほど性能が上がらないという問題が生
じていた。

本発明は、転送、演算などの各命令を簡単な構成により
高速処理できる浮動小数点演算装置を提供することを目
的とする。

［課題を解決するための手段］ 第１図は本発明の基本構成図を示す。

第１図の１０はインタフェースレジスタ、１１はフォー
マット変換回路、１２はインタフェースコントロール部
、１３はデコーダ、１４は１次命令実行部、１５はデー
タレジスタファイル、１６は第１セレクタ、１７は第２
セレクタ、１８は第３セレクタ、１９は２次命令実行部
、２０は第４セレクタである。

本発明は処理時間は短いが出現頻度の高い転送命令の処
理を１次命令実行部で行い、複数の２次命令実行部にお
いて処理時間は長いが出現頻度の低い演算命令を並列に
実行するものである。

［作用］ 図示しないＣＰＵから、データバス上にデータが出力さ
れインタフェースレジスタ１０に入力し、アドレスバス
上に命令が出力されてインタフェースコントロール部１
２に入力され、命令とデータは並列に転送されてくる。

インタフェースコントロール部１２は外部とのコントロ
ール信号を全て管理する。

１次命令実行部１４ではデコーダ１３から入力した値の
一部をプログラムカウンタ１４１の初期値として使用し
、マイクロＲＯＭ１４２の起動を行う。なお、マイクロ
ＲＯＭ１４２の各処理の起動アドレスと外部からのメモ
リマツプ上の命令配置を同じにしておくと、デコーダで
は殆ど何も処理をせずにマイクロ起動を行うことが可能
である。

命令が演算装置へのロード命令（転送命令）であれば、
１次命令実行部１４ではフォーマット変換回路１１によ
り変換された値をデータレジスタファイル１５内のレジ
スタ状態に従ってデータレジスタファイル１５の対応す
る格納部に格納する。

命令が演算装置からのストア命令（転送命令）であれば
、データレジスタファイル１５内のレジスタ状態を調べ
、その状態によりデータレジスタファイルより値を読み
出しＳフォーマット変換回路１１で変換し、外部のメモ
リへ転送する。

命令が演算命令の場合、データレジスタファイル１５の
レジスタ状態に従って、コマンドなどをデータレジスタ
ファイル１５の対応する位置にセットする。コマンドと
ソースデータがそろって実行可能になったものから第１
セレクタ１６がデータレジスタファイル１５よりコマン
ド情報を読み出す。この場合、第３セレクタ１８からビ
ジー通知があると読み出されない。

第３セレクタ１８は第１セレクタ１６で読み出されたコ
マンド情報を任意の２次命令実行部１９へ転送する。２
次命令実行部１９ば、複数の命令が複数の２次命令実行
部で並列に実行され、終了すると実行結果（演算結果）
は第４セレクタ２０に集められ、第２セレクタ１７に転
送される。第２セレクタ１７では実行結果がセントされ
ると、それをソースとして必要としているコマンドに対
し与える。その場合、データレジスタファイル１５内の
ソースデータ位置にセットされる。

このように、データがそろって実行可能となったコマン
ドから効率的に演算が並列実行される。

［実施例］ 本発明の実施例構成図を第２図および第３図に示す。

第２図および第３図において、３０はプログラムカウン
タ、３１はマイクロＲＯＭ、３２はレジスタ、３３は選
択回路、３４はレジスタ状態バッファ、３５ばコマンド
バッファ、３６はデスティネーションデータファイル、
３７ソースデータフアイル、３８は第１セレクタ、３９
は第２セレクタ、４０ば第３セレクタ、４１−１〜４１
−ｍは２次命令実行部、４２は第４セレクタを表す。

この浮動小数点演算装置において、コマンド情報には、
演算に必要なデータレジスタのソース側のレジスタ番号
とデスティネーション側のレジスタ番号が含まれ、デス
ティネーションレジスタ番号は１つのソースレジスタ番
号を表す。

コマンドはその種類に従ってマイクロプログラムの指定
処理を起動しやすいようにプログラムカウンタの初期値
になるように設定しておく。

コマンドはメモリマツブトインストラクション方式によ
り転送されるものであり、この方式は演算の種類に対応
したプログラムのアドレスが予めメモリ上にマツピング
されており、そのアドレス情報が演算の種別を指定する
情報として転送され、その情報はアドレスバスを介して
受け取られる。

アドレスバスからの情報はプログラムカウンタ３０の初
期値、レジスタ３２のデスティネーションレジスタ番号
と、ソースレジスタ番号の３つに分割され、指定の個所
に格納される。

命令を実行するための情報は、レジスタ状態ハソファ３
４、コマンドバッファ３５、デスティネーションデータ
ファイル３６、ソースデータファイル３７からなる４つ
のバッファに格納され、この４つが一組になって実行時
に使用される。各バッファにはｎ個の格納部があり、全
体でｎ組の実行情報が格納されている。

レジスタ状態バッファ３４は、コマンドを識別するため
のレジスタ識別子３４１、コマンドが実行可能であるか
どうかを示す実行可能フラグ３４２、コマンドの実行中
であることを示す実行中ソラグ３４３、コマンドがセッ
トされていることを示す命令セントフラグ３４４、片方
のソースデータが計算中であることを示す実行終了待ち
ソースレジスタ番号３４５が格納される。

第１セレクタ３８では常にレジスタ状態バッファ３４の
実行可能フラグ３４２を監視しており実行可能になった
ものから順に第３セレクタ４０（第３図）へ転送する。

その場合、クロック入力により駆動されるカウンタ３８
１はｎｊｉＪｌの実行情報を１組ずつ順番にアドレスす
るために設けられている。実行可能フラグ３４２により
実行可能であることが検出された時に第３セレクタ４０
よりハ・７フアビジ一信号が上げられた場合、転送が行
なわれない。第３セレクタ４０へはレジスタ状態ハ・７
フア３４から選択されたレジスタ識別子３４１、コマン
ド、デスティネーションデータ、ソースデータのセント
が１組にされて転送が行なわれる。

第２セレクタ３９は、第３セレクタ４０から転送された
実行結果（レジスタ番号と演算結果）をレジスタ番号３
９２とデータバッファ３９３で受取り、レジスタ識別子
３４１に対応するデスティネーションデータファイル３
６に格納し、レジスタ４［ｉバッファ３４のソースレジ
スタ番号３４５をコンベア回路３９１で調べてレジスタ
識別子（レジスタ番号）３４１と同じ番号のものがあれ
ば、そのソースデータファイル３７にも演算結果を同時
に格納するようにする。このソースデータファイル３７
に格納する動作は、他の演算結果をソースとして利用す
るコマンドを実行するために行われる。

第３セレクタ４０では、複数の２次命令実行部４１−１
〜４１−ｍの実行状態を監視し、第１セレクタ３８から
転送されデータバッファ４０１に格納されたコマンド情
報を未実行状態にある２次命令実行部４１に転送する。

この中のカウンタ４０３は複数の２次命令実行部を順番
にアドレスし、それに応じて選択回路４０４が対応する
２次命令実行部から出力されているビジー信号を選択し
てコンベア回路４０２に出力する。コンベア回路４０２
ではビジー信号を“０″と比較して、一致すると（ビジ
ーでない場合）出力指示信号をデータバッファ４０１に
与え、データバッファの内容（命令実行情＠）を選択回
路４０５に出力する。

選択回路４０５はこの時カウンタ４０３によりアドレス
された２次命令実行部へのバスを形成しており、データ
バッファ４０１から出力された情報をその２次命令実行
部へセットする。

また、データバッファ４０１中のコマンドバッファは、
コマンド↑青幸ドがセントされるとバッファビジー信号
（“１″出力）を第１セレクタ３８に上げ、２次命令実
行部へ読み出されるとおちる（“０”出力）構成となっ
ている。

２次命令実行部４１−１〜４１−ｍでは、第３セレクタ
４０からコマンド情報が転送されるとデータ番号（レジ
スタ識別子３４１と同じ）をバッファ４１１に格納し、
他のデータは演算部４１２に転送する。演算部４１２に
おける演算が終了すると、データ番号（レジスタ識別子
）と演算結果は出力へソファ４１３に格納される。この
２次命令実行部からは、第３セレクタ４０からコマンド
情報が転送されるとともにビジー信号を第３セレクタ４
０に上げ、出カバソファ４１３から演算結果などのデー
タが読み出された時におちるようになっている。

第４セレクタ４２（第３図）では２次命令実行部４１の
出カバソファ４１３にセットされているものがあるかど
うか順番に調べ、セットされているものがあれば第２セ
レクタ３９に転送する。この場合、カウンタ４２４の出
力をアドレスとじて選択回路４２３が対応する２次命令
実行部４１から出力されている実行完了信号４１５を選
択してコンベア回路４２１で完了状態（“１”信号）か
どうかを判別する。完了状態の場合、コンベア回路４２
１から出力指示信号がその２次命令実行部に供給され、
出カバソファ４１３に格納されているデータ番号（レジ
スタ識別子）と演算結果を出力する。この時、選択回路
４２２はその２次命令実行部の出力パスを選択しており
　（カウンタ４２４から選択回路４２３と同じアドレス
を受＆ｊている）、選択回路４２２を通った結果データ
は第２セレクタへ送出される。

第２図および第３図の実施例の動作を以下に説明する。

演算装置はメモリマソプドインストラクションを使って
おり、ＣＰＵ　（図示せず）からの全ての命令はＭＯＶ
Ｅ命令により転送される。演算装置がアクセスされた時
、データバス上の値はデータとし、インクフェースレジ
スタ（第１図の１０）に入カレ、アドレスバス上の値は
命令としてインタフェースコンＩ・ロール部（第１図参
照）からデコーダに入力する。

最初にインタフェースコントロール部（第１図）および
デコーダ（第１図）を介して命令が入力されると、プロ
グラムカウンタ３０に初期値がセットされマイクロＲＯ
Ｍ３　Ｌが起動される。

命令が外部からレジスタへの転送命令（１次命令）であ
れば、レジスタ状態バッファ３４中の命令セン１〜フラ
グ３４４．実行中ソラグ３４３を調べ、いずれもオフで
あれば指定されたデスティネーションデータファイル３
６の位置に値を格納する。オンであれば、前にセットさ
れた命令が実行終了していないのでオフになるまで転送
を待つことになる。

命令がレジスタから外部への転送命令（１次命令）であ
れば命令セットフラグ３４４．実行中ソラグ３４３を調
べ、その状態により上記と同様の処理を行う。これらの
転送命令は、第１図における１次命令に相当し、演算命
令とは別に実行される。

命令が演算命令（２次命令）の場合、その処理は次のよ
うに行われる。

■デスティネーションレジスタ番号に対応するレジスタ
状態バッファ３４の命令セットフラグ３４４を調べて、
オンの時はオフになるまで実行待ちとなり、オフの場合
は、次の■へ移る。

■コマンドをセットし、指定のソースレジスタのレジス
タ状態バッファ３４の命令セットフラグ３４４、実行中
ソラグ３４３を調べる。この場合、両者がオンであれば
、レジスタ状態バッファ３４のソースレジスタ番号３４
５に指定のソースレジスタ番号をセットし、何れかがオ
フであれば指定のソースレジスタのデスティネーション
データファイル３６に格納されている値をコマンドで指
定されたデスティネーションに対応するソースデータフ
ァイル３７に格納する。

■実行中ソラグ３４３をオフ、実行可能フラグ３４２を
オンとしてコマンド情報を第３セレクタ４０に転送する
。

これにより第３セレクタ４０にコマンド情報が転送され
ると第３セレクタ４０で未実行状態になる任意の２次命
令実行部４１でその命令が実行され、実行終了後第４セ
レクタ４２から第２セレクタ３９に転送される。第２セ
レクタ３９ではコマンドの終結処理を次のように行う。

■レジスタ識別子３４１に対応するデスティネーション
データファイル３６内の位置に値を格納する。

■レジスタ状態バッファ３４のソースレジスタ番号３４
５を全て調べ、結果のレジスタ識別子３４１と同じもの
があるかどうか比較して、同じものがあればそれに対応
するソースデータファイル３７内に結果を格納し、実行
可能フラグ３４２をオンにする。

このようにして、２次命令実行部４１で演算命令が並列
に実行されると共に転送命令も並列に実行されるので、
高速処理が可能となる。

［発明の効果］ 本発明によれば、１次命令実行部と複数の２次命令実行
部の動作をレジスタ状態で管理することにより命令の並
列実行を可能とし、浮動小数点演算の処理能力を大幅に
向上させることができる。

【図面の簡単な説明】

第１図は本発明の基本的構成図、第２図および第３図は
本発明の実施例の構成図、第４図は従来例の構成図であ
る。 第１図中、 １０；インタフェースレジスタ １１：フォーマソト変換回路 １２：インタフェースコントロール部 １３：デコーダ １４：１次命令実行部 １５：データレジスタファイル １６：第１セレクタ １７：第２セレクタ １８：第３セレクタ １９：２次命令実行部 ２０：第４セレクタ 従来例の構成図 第４図

Claims (1)

1. 【特許請求の範囲】 ワークステーション等の情報処理装置に搭載される浮動
   小数点演算装置において、転送命令を実行する１次命令
   実行部（１４）と演算命令を実行する複数の２次命令実
   行部（１９）とを備え、各命令毎にレジスタ状態、コマ
   ンド、デスティネーションデータ、ソースデータを１組
   として、複数の命令に対応する複数組を格納するデータ
   レジスタファイル（１５）と、 前記データレジスタファイル（１５）の状態を判別して
   実行可能な命令を選択する第１セレクタ（１６）と、第
   １セレクタ（１６）で選択された命令を未実行状態の２
   次命令実行部（１９）に転送する第３セレクタ（１８）
   と、２次命令実行部（１９）の実行終了を判定して演算
   結果を取り出す第４セレクタ（２０）、および第４セレ
   クタ（２０）から受け取った演算結果をデータレジスタ
   ファイルにセットする第２セレクタ（１７）とを設け、
   複数のデータレジスタと複数の２次命令実行部の間で命
   令実行と実行結果格納を並列動作させることを特徴とす
   る浮動小数点演算装置。