JPS59163671A

JPS59163671A - ベクトル処理装置

Info

Publication number: JPS59163671A
Application number: JP3942683A
Authority: JP
Inventors: Haruo Yano; 矢野　治雄
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1983-03-09
Filing date: 1983-03-09
Publication date: 1984-09-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は、ベクトルデータ會取シ扱うことの川床るベ
クトル処理装置に関するもので、特に、ベクトル処理装
置の制御方法に係わる。

〈従来技術〉従来、この種のベクトル処理装置に於ては、複　・へ数
個設けられたパイプライン演算器の使用率を向上させデ
ータ処理の高速化を図る方法として、連続する数個のベ
クトル命令をオーパラ、グして実行する方法が提案さね
、ている。第１図にその一例を示す。

第１図に於て、■、■、■は連＋ｉｊ　した３個のベク
トル命令を示す。各命令が処理するベクトルデータのエ
レメントＩＹは一定で８と仮定する。命令［Ｆ］は主メ
モリ（ＭＭ）上のベクトルオペランドをベクトルバッフ
ァＯ（以下ｖＯを記す）にロードする命令、命令■は同
様にベクトルバッファ１　（Ｖｌ）にロードする命令、
命令■はバッファｖＯ内のベクトルデータの各エレメン
トとバッファｖｌ内の対応するエレメントを加算し、ベ
クトルバッファ２（Ｖ２）に順次格納する命令である。

し１中各命令について上側の各車線はオペランドベクト
ルの絖出し動作を示［７、下側の各二＝Ｗは結果ベクト
ルのベクトルバッファへの書込動作を示す。命令■の開
始が指示されると主メモリ（ＭＭ）に対し各エレメント
の読出し請求を順次出す。１０マシンサイクル後から読
出されたエレメントを受はバッファＶＯのエントリ０か
らエントリ７に順次′４Ｖ３Ａ←する。

命令■についても同様に処理され、アクセス請求から１
０マシンサイクル後から胱田烙れたエレメントを受け、
バッファＶ１に順次格納するが、同時にそのニレメント
ラ加算器にも送出する。更にバッファｖ１への格納デー
タの最初のエレメントが到来するタイミングが予知され
、そのタイミングで命令■の処理を１始する。これによ
ジノ々ツファＶｌｉバイパスして送られてくるエレメン
トに合わせてバッファｖＯから読出したエレメントを加
算器に入力し、加算が順次実行される。この例では、命
令■と■はオーバラップして実行される。

次に命令■と■の間に・ｆツファｖＯの各エレメントを
に倍する命令を追加した、命令シーケンスを第２図に示
す。この命令シーケンスでは命令■と■はオーバラップ
して処理出来ない。それは、命令■の処理でバッファｖ
１への格納データの最初のエレメントか到来するサイク
ルではノＮｌｌ　ツファｖ３では数個光のエレメントを
格納しているため、対応するエレメントを同時に加算器
に入力出来ないことによる。この例で解かる様に従来の
ベクトル処理装置では、２つのノマッファをオペランド
とする命令を解読した時に、これら２つの／？ツファが
共に更新中であれは、書込もうとするエレメント番号が
偶然に一致する場合を除いて、その命令の実行をしｄ始
出来ず、ベクトル処理装置の処理速度が低下するとい９
欠点があった。

〈発明の概要〉この発明の目的は、ベクトルデー夕を一時格納するベク
トルバッファを、読出書込が同時に行乞いうる構成にし
、かつベクトルバッファに対応してそのベクトルバッフ
ァに対し先頭エレメントの書込が行なわれたこと、即ち
そのバッファが書込待でなくなりたこと、及び最終エレ
メントが書込まれたこと、即ち、そのバッファの書込動
作が終了したことを検知する手段を設け、ある命令のオ
ペランドとなるバッファの全てが香込待でなく、かつ結
果を書込むバッファが書込動作中でないタイミングを検
知し、そのタイミングよυオペランドとなるバッファの
読出しを開始すれば、この命令の処理を、°先行する命
令の処理とオーバラッグして実行できることが多く、上
記欠点を解決したベクトル処理装置ｔ−提供することに
ある。

従って、この発明による！ｆｆｔ報処理装置は、ベクト
ルデータを格納するためのベクトルバッファと、パイプ
ライン演算器との夫々を祖数個術え、ベクトルバッファ
対応に設けられ、抜ｂ　＋ｌｉａの演ｕ　ｆｊ高出力１
つを選択してベクトルバッファに入力する切替回路と、
・ぐイゾライン？Ｘ純器の入力対応に設けられ、被数個
のベクトルバッファ出力の１つを選択し、パイプライン
演算器に入力する切替回路を備えたベクトルユニットと
、記憶装置より取出した命令を解抗し、前記ベクトルユ
ニットに供給する命令制御ユニットとを含むベクトル情
報装置に於て、ベクトルバッファの夫々を読出書込が独
立に、かつ同時に行ないうる構成にし、ベクトルバッフ
ァの夫々に対応して、そのバッファに対する先頭エレメ
ントの書込、最終エレメントの書込、先頭エレメントの
読出、最終エレメントの読出を検知する手段を設け、前
記命令ｆｉｌＪ御ユニ、トが、演算結果ベクトルをベク
トルバッファの１つである第１のベクトルバッファに格
納する命令Ａを供給した後、第１のベクトルバッファを
オペランドとする命令Ｂをデコードすると、第１のベク
トルバッファに対する先頭エレメントの書込を検知後の
任意のタイミングで命令Ｂをベクトルユニットに供給し
、更に第１のベクトルバッファにベクトルデータを格納
する命令Ｃをデコードすると命令Ａによる最終エレメン
トの停込を検知しかつ命令Ｂ　ＶＣよる先頭エレメント
の読出を検知すると、命令Ｃによる書込を開始すること
を％徴とする。

〈実施例〉監辰次にこの発明の実施例について図面看診照して説明する
。力３図はこの発明によるベクトル処理装置の全体を示
すブロック図で、この装置は、王メモリ（Ｍｖｉ）１と
、主メモリ１がらのベクトルデ−タの読出を実行するロ
ード実行部２と、主メモリ１へのベクトルデータのスト
アを実行するストア実行部３と、夫々が３２個のエント
リを持つ工６個のベクトルバッファ４，５・・・１９と
、パイプライン演算器２０，２１，２２．２３と、バッ
ファ４〜１９の呂力を演算器２０〜２３に切替え供給す
る切替回路２４と、演算器２０〜２３の出力をバッファ
４〜１９へ切替へ、入力する切替回路２５と、王メモリ
１よシ命令？ｆ−取邑し、解読後、その結果を、パイプ
ライン演算器２０　、２１　。

２２．２３及びロード実行部２、ストア実行部３のいず
ｎかに供給し、切替回路２４．２５の切替を制餌する命
前制御ユニット２６とよシ構成される。

ｖｎ恭２０は、２人力の剌ｌ≠で、５段の直列接続され
た演算ステージで構成され、１マシンサイクルに１エレ
メントの周期で送らｎてくる７”　−タを馳次次段ステ
ージに伝えながら処理する。演舞４器２１Ｆｉ同様に２
段の演算ステージで構成された２人力加算器である。又
切替回路２４は演算器２０．２１，２２，２３及びスト
ア実行部３の入力毎に、１６個のベクトルバッファ４〜
１９の内の１つを選択出来、切替回路２５は、１６個の
ベクトルバッファ４〜１９の夫々に対応して、演算器２
０，２１，２２．２３の出力及びロード実行部２からの
ロードデータの内の１つを選択出来る。

ペクト、ルバ、ファ４，５・・・１９は同様に副紙さｎ
ｌその詳細を第４図に示す。個々のベクトルバッファは
、バッファ部３０及び書込アドレスカウンタ３１、読出
アドレスカウンタ３２、書込時のエレメント益をカウン
トする書込エレメント・カウンタ３３、読出時のニレメ
ン）＆Ｙをカウントする続出エレメントカウンタ３４、
及び噛込動作開始を予知するためのカウンタ３５、ベク
トルバッファが書込待状態であることを表示するフリッ
プフロップ３６、書込待状態及び書込中であることを表
示するフリップフロップ３７、読出中であることを表示
するフリップフロップ３８、及びカウンタ３５．３３．
３４の夫々の値をデフードするデコーダ３９，４０．４
１を備えている。カウンタ３１．３２は５ビツトのアッ
プカウンタで、カウンタ３３，３４は５ビツトダウンカ
ウンタ、カウンタ３５は３ビツトのダウンカウンタであ
る。

１飢次に、この発明のベクトル処理装置の動作説明をする。

第５図は、前記第２図と同一の命令シーケンスをこの発
明装置で処理する場合のタイムチャートである。命令制
御ユニット２６は命令の分解抗するとその命令の実行条
件をチェックするＯ珈ちロード実行部２が空状態でかつ
格納先であるベクトルバッファＶＯが、先行する命令の
実行によシ曹込中とされてないこと、即ちフリップフロ
ップ３７がセットされてないことが分かれば、この命令
の開始をロード実行部２及び格納先であるバッファｖＯ
に指示する。ロード実行部２は開始指示とともに、命令
語の解読結果である開始アドレス及びアドレス増分値を
受け、更にエレメント数を受けて主メモリ１への続出ア
クセスを開始する。主メモリ１へのアクセスは、アドレ
スを増分値によシ順次インクリメントしつつ＠ＩＩ記エ
レメント数によシ指定される回数だけ行なう。この開始
指示は・ｆ、ファｖＯに於ては、書込アドレスカウンタ
３１を初期値Ｏにプリセットし、リプライ待フリップフ
ロップ４５をセットし、書込エレメントカウンタ３３に
、エレメント数レジスタの値をプリセットし、簀込待表
示フリップフロツ７″３６、書込中表示フリッププロッ
プ３７をセットする。

ロード実行部３からロードデータ送出開始指示としてリ
グライ信号を受けると、フリップフロップ４５はリセッ
トされ、フリップフロラ７’４５のコンブリメント出力
が１１１１１となｆｉ、ＯＲゲート４２の出力を　１＃
にする。これによシ書込待表示フリ、プフロッグ３６は
リセットされる。フリップフロップ３６のコンブリメン
ト出力と、脱出中表示フリップフロップ３８のコンブリ
メント出力はｆ　−ト４３でＡＮＤされ、命令制御ユニ
ット２６に送られる。この信号は、書込待でなくかつ続
出中で々いことを意味し、この・ｆツファｖＯが読出可
能であることを示す。又デコーダ４０は、カウンタ３３
の値がＯでなければ出力信号５０を′１＃にしている。

従ってＡＮＤｆｆ−）４４の出力が′１＃とな９マシン
サイクル毎に書込アドレスカウンタ３１の値は＋１され
、書込エレメントカウンタ３３の値は−１される。又こ
の信号はノ々ツファ３０に対する書込指示となシ、書込
エレメントカウンタ３３の値が０になるまで田される。

又書込エレメントカウンタ３３の値が１になるとデコー
ダ４０がこ九を移出し、その出力５１で））連中フリッ
プフロップ３７をリセットし、バッファＶＯが次の書込
動作が可能であることを示す。

上記書込アドレスの更新が行なわれてい名聞、切替回路
２５ではバッファｖＯへの入力データとしてロードユニ
、ト２からのデータを選択しておシ、そのデータはマシ
ンサイクル毎に順次エレメント０のデータ、エレメント
１のデータというわＴに送られて、バッファｖＯのエン
トリ０、エンドリド・・に順次書込″！、れる。命令制
御ユニ、ト２６は命令のを供給後、ロード実行部２が空
き次第命令■全同様に供給し、バッファ■１への書込が
行なわれる。

次に命令■を′Ｐｓ胱すると、格納先であるバッファＶ
３は既に書込中でないからオペランドであるバッファｖ
Ｏの前記耽出可能侶号が′１″になるとこの命令の開始
指示をバッファＶＯ，Ｖ３に出す。これによシバッファ
ｖＯの読出アドレスカウンタ３２は０にプリセットされ
、挽出エレメント数カウ／り３４にはエレメント数レジ
スタの値がプリセットされ、読出中を表示するフリップ
フロップ３８がセ、トされ、る。読出アドレスカウンタ
３２、読出工゛レメント数カウンタ３４はプリセット後
、はちに夫々＋１．−１され、バッファＶＱのエレメン
トｏ、１゜２、・・・が順次読出され乗算器２０に供給
される。

一方バッファｖ３ではとの妬始指示にょシ、書込アドレ
スカウンタ３１が０にプリセットさｎ１曹込エレメント
カウンタ３３にはエレメント数がプリセットされ、智込
待フリッグフロップ３６及び書込中７リツプフロツプ３
７がセットされる。又カウンタ３５にはこの命令■の演
界時間、ｇｌｊち乗ｎ器２−０のパイプ段数である６が
プリセットされ、次のマシンサイクルから−１されてい
く。デコーダ３９で６カウント＝１”を検出しておシ、
これによ少書込ｆ−夕の到来を予卸し、ゲート４２の出
力が１″になシ、書込侍フリップフロップ３７をリセッ
トし、書込アドレスカウンタ３１の＋１、書込エレメン
トカウンタ３３０−工を開始しバッファ３０へ、書込指
示を出し始める。

命令制御ユニット２６は命令■を供給した直後から命令
■をデコードしておシ、この烏合のオペランドとなるバ
ッファＶｌ、Ｖ３のｄ出”ｊ　＊ｔ、信号が共に１１＃
で格納先バッファｖｏの書込動作中フリップフロッグが
１０”であるかをチェックする。第５図に示￥様に命令
■によるバッファｖ１のエレメント０の書込が行なわｎ
るサイクルでバッファＶ１が絖出司能となシ、上記条件
が成立し命令■の開始がバッファＶ３　、　Ｖｌ　、　
ＶＯＶｃ指示さｎる。この拮示血後から、バッファＶ３
．Ｖｌの前記同様のｄ出しが開グａされ加Ｈ−器２１に
オペランドデータのエレメントか供給さｊ−る。

又この指示によシバッファｖＯの前記督込第侃がなされ
、３マシンサイクル後から加算器２１がらの結果のエレ
メントが順次書込まれる。この時、バッファｖ３では命
令■による書込が、バッファｖ１では命令■による書込
〃・、バッファＶＯでは命令■による胱出しが並行して
行なわれている。

く効果〉以上説明した様にこの発明によるベクトル処理装置は、
ベクトルバッファを読出・書込が独立に行なえる栴成に
し、かつベクトルバッファ対応に書込侍、書込動作中、
読出動作中の夫々の状態を識別する手段を設けることに
より、前後するベクトル命令をオーバラップして実行出
来ることか多く、装置の処理速度を向上出来る効果があ
る。

【図面の簡単な説明】

第１図は、従来のベクトル処理装置が前後の命令をオー
パラ、ゾして処理出来る命令シーケンスと、その実行タ
イムチャートを示す図、第２図は従来のベクトル処理装
置がオーバラップして処理出来ない命令シーケンスと、
その実行タイムチャートを示す図、ＩＳ３図はこの発明
によるベクトル処理装りの全体を示すブロック図、第４
図はベクトルバッファの詳細例を示すブロック図、第５
図は、この発明のベクトル処理装衡の動作を説明するた
めのタイムチャートである。１・・・主メモリ、２・・・ロード実行部、３・・・ス
トア実行部、４，５．・・・１９・・・ベクトルバッフ
ァ、２０．２１，２２．２３・・・パイプライン演′Ｉ
Ｉ４．器、２４．２５・・・切替回路、２６・・・命令
制御ユニット、３０・・・バッファ、３１，３２．３３
，３４．３５・・・カウンタ、３６，３７．３８・・・
フリップフロッグ。特許出願人　日本電気株式会社代塩入草　野　　卓

Claims

【特許請求の範囲】

（１）複数のエレメントよシ成るベクトルデータを格納
するため、複数のエントリを持ち、エレメント単位に順
次読み書きするベクトルバッファと、１個以上の直列接
続された演算ステージかｉ０１マシンサイクルに同期し
てベクトルデータの各エレメントを１＠次演真するパイ
プライン演ρ、器との夫々を複数個伽え、前記ベクトル
バッファ対応に設けられ、前記複数個の演算器出力の１
つを選択し、そのベクトルバッファに入力する切替回路
と、前記演算器の入力対応に設けられ、６１Ｊ記複数個
のベクトルバッファ出力の１つｆ：選択し、その演算器
に入力する切替回路とヲ僑えたベクトルユニット、及び
記憶装置よシ取出した命令を解読し、８１１ｄｄベクト
ルユニツトに供給する命令制御ユニットを含むベクトル
処理装置であって、前８こベグトルバッファの夫々は説出省込が独立してか
つ同時に行ないうる構成とされ、前言口ベクトルバッフ
ァの夫々に対応して、そのノ（ソファに対する先頭エレ
メントの書込タイミングを検知する手段が設けられ、前
記命令制御ユニットカ玉ベクトルデータを前記ベクトル
バッファの１つである第１のベクトルバッファに格納す
る命令Ａを供給後、その第１のベクトルバッファをオペ
ランド９とする命令Ｂを解読すると、合１．！８己第１
のベクトル・マッファに対する先頭エレメントの書込タ
イミングを検知後の任意のタイミングで都令Ｂ’＆ベク
トルユニットに供給踵前記第１のベクトルバッファの読
出しを開始することを％似とするベクトル処理装似口
（２）前記ベクトルバッファに対する先頭エレメントの
省・込タイミングを検出する手段の他に、８’＋ｓ記ベ
クトルバツフアの夫々に対応して、前言口ベクトルバッ
ファに対スる最終エレメントの書込タイミングを検知す
る手段、前記ベクトルバッフア力１らの最終エレメント
の胱出しタイミングを検知する手段を設け、前記命令制
御ユニットか、ペクトルデータを前記第１のベクトルバ
ッファに格納する命令Ａを供給後、第１のベクトルバッ
ファを第４ランドとする命令Ｂを解読すると、第１のペ
クト°ルバッフーアに対する先頭エレメントの書込タイ
ミングを検知後の任意のタイミングで命令Ｂをベクトル
ユニットに供給し、第１のベクトルバッファの読出を開
始し更に、第１のベクトルバッファにベクトルデータを
格納する命令Ｃを解読すると、命令Ａによる最終エレメ
ントの書込タイミングを検知後、命令Ｂによる読出し動
作が進行中であっても命令Ｃによる書込動作を開始する
ことを特徴とする特許請求の範囲第１項記載のベクトル
処理装置。
（３）前記ベクトル・バッファの夫々に対比、して、前
記ベクトルバッファからの先頭エレメントの読出しタイ
ミングを検知する手段を追加し、前記命令制御ユニット
がベクトルデータを前記第１のベクトルバッファに格納
する命令Ａを供給後、第１のベクトルバッファを・オペ
ランドとする命令Ｂをｗ４読すると第１のベクトルバッ
ファに対する先頭ニレメン）　６ｆ、ｌ　９＋込タイミ
ングを検知後の任意のタイミングで命令Ｂ全ベクトルユ
ニットに供給し、更に第１のベクトルバッファにベクト
ルデータを格納する命令Ｃを加んｔすると、命令Ａによ
る最終エレメントの書込タイミングが検知さｔＬｌかつ
命令Ｂによる先頭エレメントのんｃ出しタイミングが検
知されていれば、命令Ｃにょる書込動作ｋ　ｒ３ｉ始す
ることを特徴とする特許請求の範囲第２項記載のベクト
ル処理装置。