JPH06203057A - ベクトル演算処理装置とその並列制御方式と並列制御回路 - Google Patents
ベクトル演算処理装置とその並列制御方式と並列制御回路Info
- Publication number
- JPH06203057A JPH06203057A JP4257886A JP25788692A JPH06203057A JP H06203057 A JPH06203057 A JP H06203057A JP 4257886 A JP4257886 A JP 4257886A JP 25788692 A JP25788692 A JP 25788692A JP H06203057 A JPH06203057 A JP H06203057A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- vector
- resource
- processing device
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 title claims description 27
- 230000015654 memory Effects 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims description 6
- 230000006870 function Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
- G06F15/8061—Details on data memory access
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Data Mining & Analysis (AREA)
- Databases & Information Systems (AREA)
- Mathematical Physics (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】
【目的】 ハードウェア量がベクトル長に依存しない制
御方式および回路を与えることを目的とする。 【構成】 資源状態テーブル１０７を、ベクトル命令の
実行開始と同時に、該当資源の使用開始を宣言するため
にセットし、ベクトルデータの読み書きに使用されるメ
モリに付属のアドレス発生器１０１〜１０４のアドレス
発生終了フラグを用いてリセットする構成にしている。
ベクトル長のカウント機能をアドレス発生器に持たせる
ことにより、資源状態テーブルからベクトル長に依存す
る部分が排除されるので、ハードウェア量がベクトル長
に依存せずに一定である。
御方式および回路を与えることを目的とする。 【構成】 資源状態テーブル１０７を、ベクトル命令の
実行開始と同時に、該当資源の使用開始を宣言するため
にセットし、ベクトルデータの読み書きに使用されるメ
モリに付属のアドレス発生器１０１〜１０４のアドレス
発生終了フラグを用いてリセットする構成にしている。
ベクトル長のカウント機能をアドレス発生器に持たせる
ことにより、資源状態テーブルからベクトル長に依存す
る部分が排除されるので、ハードウェア量がベクトル長
に依存せずに一定である。
Description
【０００１】
【産業上の利用分野】本発明は、ベクトル演算処理装置
に関し、さらに詳しくはベクトル演算処理装置の並列処
理の制御に関するものである。
に関し、さらに詳しくはベクトル演算処理装置の並列処
理の制御に関するものである。
【０００２】
【従来の技術】図３は従来のベクトル演算処理装置の一
例を示しており、制御部と被制御部で構成される（例え
ば１９９１年９月発行の電子情報通信学会集積回路研究
会論文集ＩＣＤ９１−９５のｐｐ．３７−４４に同様の
技術が記載されている）。被制御部は第１のアドレス発
生器３０１、第２のアドレス発生器３０３、第３のアド
レス発生器３１１、第４のアドレス発生器３１３と、第
１の読み出しメモリ３０２、第２の読み出しメモリ３０
４と、第１のバス３０５、第２のバス３０６と、第１の
演算器３０７、第２の演算器３０８と、第１のセレクタ
３０９、第２のセレクタ３１０と、第１の書き込みメモ
リ３１２、第２の書き込みメモリ３１４からなり、任意
の読み出しメモリとこれに付属するアドレス発生器、任
意の演算器と任意の書き込みメモリとこれに付属するア
ドレス発生器の組み合わせによって、ベクトル演算処理
系を構成する。ただし演算器の一方の入力につながる読
み出しメモリとバスの構成は、他の一方に示しているも
のと同様なので省いてある。被制御部では２個のベクト
ル演算処理が並列に実行可能な構成である。すなわち２
個の読み出しメモリは、出力が衝突しないように、それ
ぞれがバスを選択してデータを出力し、セレクタは、そ
れぞれが異なる演算器の出力を選択すればよい。一方の
ベクトル演算処理系が決定すると、並列に動作可能な他
方のベクトル演算処理系は一意に決定される構成であ
る。アドレス発生器３０１、３０３、３１１、３１３
は、それぞれメモリ３０２、３０４、３１２、３１４に
一連のアドレスを供給する。被制御部に供給される制御
信号は、２個の読み出しメモリ３０２、３０４の出力先
（第１のバス３０５または第２のバス３０６）を指定
し、２個のセレクタ３０９、３１０の入力を選択し、４
個のアドレス発生器３０１、３０３、３１１、３１３を
制御する。アドレス発生器は全て、与えられている制御
信号が有効な期間だけアドレスを発生し、無効な期間は
アドレス発生を停止しているものである。
例を示しており、制御部と被制御部で構成される（例え
ば１９９１年９月発行の電子情報通信学会集積回路研究
会論文集ＩＣＤ９１−９５のｐｐ．３７−４４に同様の
技術が記載されている）。被制御部は第１のアドレス発
生器３０１、第２のアドレス発生器３０３、第３のアド
レス発生器３１１、第４のアドレス発生器３１３と、第
１の読み出しメモリ３０２、第２の読み出しメモリ３０
４と、第１のバス３０５、第２のバス３０６と、第１の
演算器３０７、第２の演算器３０８と、第１のセレクタ
３０９、第２のセレクタ３１０と、第１の書き込みメモ
リ３１２、第２の書き込みメモリ３１４からなり、任意
の読み出しメモリとこれに付属するアドレス発生器、任
意の演算器と任意の書き込みメモリとこれに付属するア
ドレス発生器の組み合わせによって、ベクトル演算処理
系を構成する。ただし演算器の一方の入力につながる読
み出しメモリとバスの構成は、他の一方に示しているも
のと同様なので省いてある。被制御部では２個のベクト
ル演算処理が並列に実行可能な構成である。すなわち２
個の読み出しメモリは、出力が衝突しないように、それ
ぞれがバスを選択してデータを出力し、セレクタは、そ
れぞれが異なる演算器の出力を選択すればよい。一方の
ベクトル演算処理系が決定すると、並列に動作可能な他
方のベクトル演算処理系は一意に決定される構成であ
る。アドレス発生器３０１、３０３、３１１、３１３
は、それぞれメモリ３０２、３０４、３１２、３１４に
一連のアドレスを供給する。被制御部に供給される制御
信号は、２個の読み出しメモリ３０２、３０４の出力先
（第１のバス３０５または第２のバス３０６）を指定
し、２個のセレクタ３０９、３１０の入力を選択し、４
個のアドレス発生器３０１、３０３、３１１、３１３を
制御する。アドレス発生器は全て、与えられている制御
信号が有効な期間だけアドレスを発生し、無効な期間は
アドレス発生を停止しているものである。
【０００３】制御部は命令デコーダ３１５、資源状態テ
ーブル３１６、命令実行判定器３１７、レジスタ３１８
で構成される。命令デコーダ３１８は、外部から入力さ
れた命令をデコードして、演算処理を行うベクトルデー
タの個数（ベクトル長）と、命令が使用する資源の種類
（要求資源）を資源状態テーブル３１６に、被制御部へ
の制御信号をレジスタ３１８に出力する。資源状態テー
ブルは、被制御部の資源（メモリ３０１、３０４、３１
２、３１４と演算器３０７、３０８）が、それぞれ現在
使用中であるか否かの状態を保持すると同時に、その状
態を命令実行判定器３１７に出力する。命令実行判定器
３１７は、命令デコーダ３１５からの要求資源と資源状
態テーブル３１６からの使用中資源を比較し、要求資源
が未使用である（資源が競合しない）場合は、命令実行
判定器の出力をイネーブルする。命令実行判定器３１７
の出力は、資源状態テーブル３１６とレジスタ３１８に
与えられ、これがイネーブルの場合、資源状態テーブル
３１６は入力されている要求資源を新たに使用中の資源
として保持し、レジスタ３１８は入力されている制御信
号を被制御部へ出力することによって、命令が実行され
る。命令実行判定器３１７の出力がイネーブルでない場
合、資源状態テーブル３１６とレジスタ３１８の内容は
変化せず、命令の実行は資源の競合がなくなるまで保留
される。
ーブル３１６、命令実行判定器３１７、レジスタ３１８
で構成される。命令デコーダ３１８は、外部から入力さ
れた命令をデコードして、演算処理を行うベクトルデー
タの個数（ベクトル長）と、命令が使用する資源の種類
（要求資源）を資源状態テーブル３１６に、被制御部へ
の制御信号をレジスタ３１８に出力する。資源状態テー
ブルは、被制御部の資源（メモリ３０１、３０４、３１
２、３１４と演算器３０７、３０８）が、それぞれ現在
使用中であるか否かの状態を保持すると同時に、その状
態を命令実行判定器３１７に出力する。命令実行判定器
３１７は、命令デコーダ３１５からの要求資源と資源状
態テーブル３１６からの使用中資源を比較し、要求資源
が未使用である（資源が競合しない）場合は、命令実行
判定器の出力をイネーブルする。命令実行判定器３１７
の出力は、資源状態テーブル３１６とレジスタ３１８に
与えられ、これがイネーブルの場合、資源状態テーブル
３１６は入力されている要求資源を新たに使用中の資源
として保持し、レジスタ３１８は入力されている制御信
号を被制御部へ出力することによって、命令が実行され
る。命令実行判定器３１７の出力がイネーブルでない場
合、資源状態テーブル３１６とレジスタ３１８の内容は
変化せず、命令の実行は資源の競合がなくなるまで保留
される。
【０００４】図４は従来の資源状態テーブル３１６の一
例と、命令デコーダ３１５、命令実行判定器３１７の構
成を示す。資源状態テーブル３１６はレジスタ４０１、
加算器４０２、セレクタ４０３、比較器４０４で構成さ
れる資源状態４０５が資源の個数だけ、すなわち図３の
被制御部に対しては、６個存在する。資源状態４０５
は、命令デコーダ３１５の出力であるベクトル長と、命
令実行判定器３１７の出力を入力し、資源が使用中であ
るか否かを出力する。資源状態４０５は、レジスタ４０
１、加算器４０２、セレクタ４０３、比較器４０４で構
成される、一種のカウンタである。命令実行判定器の出
力がイネーブルのとき、セレクタ４０３はベクトル長を
選択し、レジスタ４０１と、比較器４０４に出力する。
以後、セレクタ４０３は加算器４０２の出力を選択する
ことによって、レジスタ４０１と加算器４０２とセレク
タ４０３でカウンタを構成し、レジスタ４０１に与えら
れたベクトル長をダウンカウントしていく。ダウンカウ
ントの結果を比較器４０４で０と比較することによっ
て、資源の使用期間を表している。たとえば０に一致し
ない場合はハイレベルを出力し、それ以外はローレベル
を出力する比較器を用いると、資源状態４０５のハイレ
ベル出力は資源の使用期間を表している。
例と、命令デコーダ３１５、命令実行判定器３１７の構
成を示す。資源状態テーブル３１６はレジスタ４０１、
加算器４０２、セレクタ４０３、比較器４０４で構成さ
れる資源状態４０５が資源の個数だけ、すなわち図３の
被制御部に対しては、６個存在する。資源状態４０５
は、命令デコーダ３１５の出力であるベクトル長と、命
令実行判定器３１７の出力を入力し、資源が使用中であ
るか否かを出力する。資源状態４０５は、レジスタ４０
１、加算器４０２、セレクタ４０３、比較器４０４で構
成される、一種のカウンタである。命令実行判定器の出
力がイネーブルのとき、セレクタ４０３はベクトル長を
選択し、レジスタ４０１と、比較器４０４に出力する。
以後、セレクタ４０３は加算器４０２の出力を選択する
ことによって、レジスタ４０１と加算器４０２とセレク
タ４０３でカウンタを構成し、レジスタ４０１に与えら
れたベクトル長をダウンカウントしていく。ダウンカウ
ントの結果を比較器４０４で０と比較することによっ
て、資源の使用期間を表している。たとえば０に一致し
ない場合はハイレベルを出力し、それ以外はローレベル
を出力する比較器を用いると、資源状態４０５のハイレ
ベル出力は資源の使用期間を表している。
【０００５】
【発明が解決しようとする課題】このようなベクトル演
算処理装置においては、ベクトル長をカウントする機能
をもつカウンタが、アドレス発生器３０１、３０３、３
１１、３１３と、資源状態テーブル３１６に独立に存在
するので、資源状態４０５が資源の使用期間を正確に表
すことができる。しかしながら、ベクトル長ｎが増加す
るにしたがって、カウンタのハードウェア量が１ｏｇ2
ｎに比例しての程度で増加する。近年、メモリの増加に
よって、ベクトル長ｎが増加傾向にあるので、ベクトル
演算処理装置のハードウェア量の増加が避けられないと
いう不都合を生じる。
算処理装置においては、ベクトル長をカウントする機能
をもつカウンタが、アドレス発生器３０１、３０３、３
１１、３１３と、資源状態テーブル３１６に独立に存在
するので、資源状態４０５が資源の使用期間を正確に表
すことができる。しかしながら、ベクトル長ｎが増加す
るにしたがって、カウンタのハードウェア量が１ｏｇ2
ｎに比例しての程度で増加する。近年、メモリの増加に
よって、ベクトル長ｎが増加傾向にあるので、ベクトル
演算処理装置のハードウェア量の増加が避けられないと
いう不都合を生じる。
【０００６】本発明では、ベクトル長の増加によらな
い、ベクトル演算処理装置およびその制御部を与えるこ
とを目的とする。
い、ベクトル演算処理装置およびその制御部を与えるこ
とを目的とする。
【課題を解決するための手段】本発明のベクトル演算処
置装置は、メモリ、バス、演算器および制御器で構成さ
れ、前記メモリに固有のアドレス発生器が付属し、前記
アドレス発生器の動作終了フラグが、前記制御器に与え
られる構成としている。
置装置は、メモリ、バス、演算器および制御器で構成さ
れ、前記メモリに固有のアドレス発生器が付属し、前記
アドレス発生器の動作終了フラグが、前記制御器に与え
られる構成としている。
【０００７】また、本発明のベクトル演算処理装置の並
列制御方式は、このベクトル演算処理装置において、ベ
クトル命令の実行を開始することによって、前記ベクト
ル命令が要求するメモリ、バス、演算器などの資源の使
用を開始したことを宣言し、前記命令が使用しているメ
モリのアドレス発生器の動作終了フラグをもって、前記
命令の終了とし、前記命令が使用していた全ての資源を
以後の命令のために解放する方式としている。
列制御方式は、このベクトル演算処理装置において、ベ
クトル命令の実行を開始することによって、前記ベクト
ル命令が要求するメモリ、バス、演算器などの資源の使
用を開始したことを宣言し、前記命令が使用しているメ
モリのアドレス発生器の動作終了フラグをもって、前記
命令の終了とし、前記命令が使用していた全ての資源を
以後の命令のために解放する方式としている。
【０００８】また、本発明のベクトル演算処理装置の並
列制御回路は、前述のベクトル演算処理装置において、
命令デコーダ、命令実行判定器、資源状態テーブル、レ
ジスタで構成され、命令デコーダの出力を命令実行判定
器の第１の入力、レジスタの第１の入力、資源状態テー
ブルの第１の入力とし、前記資源状態テーブルの出力を
前記命令実行判定器の第２の入力とし、前記命令実行判
定器の出力を前記資源状態表の第２の入力、前記レジス
タの第２の入力とする並列制御回路であり、前記資源状
態表が外部からのリセット入力をもつ回路構成としてい
る。
列制御回路は、前述のベクトル演算処理装置において、
命令デコーダ、命令実行判定器、資源状態テーブル、レ
ジスタで構成され、命令デコーダの出力を命令実行判定
器の第１の入力、レジスタの第１の入力、資源状態テー
ブルの第１の入力とし、前記資源状態テーブルの出力を
前記命令実行判定器の第２の入力とし、前記命令実行判
定器の出力を前記資源状態表の第２の入力、前記レジス
タの第２の入力とする並列制御回路であり、前記資源状
態表が外部からのリセット入力をもつ回路構成としてい
る。
【０００９】
【作用】アドレス発生器に、ベクトル長分のアドレスを
発生し終えたことを示すフラグ（アドレス発生終了フラ
グ）を出力する機能を付加し、アドレス発生終了フラグ
を用いて、該当する使用中の資源に対応する資源状態を
リセットすることで、資源の解放を行う。すると図４の
資源状態テーブル３１６内の資源状態４０５は、命令の
実行によって、該当資源の状態がセットされ、アドレス
発生終了フラグによってリセットされるような、１個の
フリップフロップに置き換えられる。つまり資源状態テ
ーブル３１６からベクトル長に依存する要素が排除され
たため、制御部のハードウェア量はベクトル長に依存し
なくなる。
発生し終えたことを示すフラグ（アドレス発生終了フラ
グ）を出力する機能を付加し、アドレス発生終了フラグ
を用いて、該当する使用中の資源に対応する資源状態を
リセットすることで、資源の解放を行う。すると図４の
資源状態テーブル３１６内の資源状態４０５は、命令の
実行によって、該当資源の状態がセットされ、アドレス
発生終了フラグによってリセットされるような、１個の
フリップフロップに置き換えられる。つまり資源状態テ
ーブル３１６からベクトル長に依存する要素が排除され
たため、制御部のハードウェア量はベクトル長に依存し
なくなる。
【００１０】
【実施例】図１に本発明のベクトル演算処理装置の一実
施例を示す。第１のアドレス発生器１０１、第２のアド
レス発生器１０２、第３のアドレス発生器１０３、第４
のアドレス発生器１０４、制御部１０５以外は図３に示
した従来のベクトル演算処理装置と同様の構成である。
アドレス発生器１０１、１０２、１０３、１０４はそれ
ぞれメモリ３０２、３０４、３１２、３１４にアドレス
を与える以外に、アドレス発生終了フラグを制御部に出
力する機能を含んでいる。制御部は、命令デコーダ１０
６、資源状態テーブル１０７、命令実行判定器１０８、
レジスタ１０９で構成され、制御部１０５の動作は従来
の技術と同様である。資源状態テーブル１０７はアドレ
ス発生終了フラグをリセット入力として、資源の状態を
リセットできる構成である。
施例を示す。第１のアドレス発生器１０１、第２のアド
レス発生器１０２、第３のアドレス発生器１０３、第４
のアドレス発生器１０４、制御部１０５以外は図３に示
した従来のベクトル演算処理装置と同様の構成である。
アドレス発生器１０１、１０２、１０３、１０４はそれ
ぞれメモリ３０２、３０４、３１２、３１４にアドレス
を与える以外に、アドレス発生終了フラグを制御部に出
力する機能を含んでいる。制御部は、命令デコーダ１０
６、資源状態テーブル１０７、命令実行判定器１０８、
レジスタ１０９で構成され、制御部１０５の動作は従来
の技術と同様である。資源状態テーブル１０７はアドレ
ス発生終了フラグをリセット入力として、資源の状態を
リセットできる構成である。
【００１１】図２に本発明の資源状態テーブルの一実施
例を示す。空テーブル選択器２０１、第１の状態レジス
タ２０２、第２の状態レジスタ２０３、ＯＲゲートの列
２０４で構成される。各状態レジスタは、セット入力で
セットされ、リセット入力でリセットされるフリップフ
ロップ６個で構成され、各フリップフロップが、特定の
資源状態（使用中か否か）を表している。例えば使用中
をハイレベル、その他をローレベルで定義すると、各状
態レジスタの該当するフリップフロップの出力のＯＲ論
理の結果が、該当する資源の状態を表している。空テー
ブル選択器２０１は、２個のレジスタのうち、空いてい
る方を選択して、資源の状態をセットする信号を与える
論理回路である。命令デコーダ１０６から得られる要求
資源は資源状態テーブル１０７の空テーブル選択器２０
１を通して、空いている方の状態レジスタ２０２または
２０３に与えられる。命令実行判定器１０８の出力は空
テーブル選択器に与えられ、これがイネーブルのとき、
状態レジスタの値が書き換えられる。
例を示す。空テーブル選択器２０１、第１の状態レジス
タ２０２、第２の状態レジスタ２０３、ＯＲゲートの列
２０４で構成される。各状態レジスタは、セット入力で
セットされ、リセット入力でリセットされるフリップフ
ロップ６個で構成され、各フリップフロップが、特定の
資源状態（使用中か否か）を表している。例えば使用中
をハイレベル、その他をローレベルで定義すると、各状
態レジスタの該当するフリップフロップの出力のＯＲ論
理の結果が、該当する資源の状態を表している。空テー
ブル選択器２０１は、２個のレジスタのうち、空いてい
る方を選択して、資源の状態をセットする信号を与える
論理回路である。命令デコーダ１０６から得られる要求
資源は資源状態テーブル１０７の空テーブル選択器２０
１を通して、空いている方の状態レジスタ２０２または
２０３に与えられる。命令実行判定器１０８の出力は空
テーブル選択器に与えられ、これがイネーブルのとき、
状態レジスタの値が書き換えられる。
【００１２】状態レジスタ２０２をベクトル演算処理１
で使用されている資源の状態に、また状態レジスタ２０
３をベクトル命令２で使用されている資源の状態に割り
当てることによって、２個のベクトル演算処理が並列に
動作した場合にも独立に資源の状態を把握することがで
き、支障無く並列動作の制御が可能である。本実施例で
は、２個のベクトル演算処理の各々に状態レジスタを割
り当てることによって、ベクトル長に関係なく１２個の
フリップフロップで資源の状態を保持できる。これに対
して、図４に示す従来例では、ベクトル長が３の場合、
２個のフリップフロップからなるレジスタ４０１が６個
（合計１２個）、と２ビットの加算器４０２、セレクタ
４０３、比較器４０４がそれぞれ６個必要になり、これ
らのハードウェア量はベクトル長の増加とともに増えて
いく。従って、ベクトル長が３以上の場合、本発明によ
る制御部のハードウェア量は小さくなる。
で使用されている資源の状態に、また状態レジスタ２０
３をベクトル命令２で使用されている資源の状態に割り
当てることによって、２個のベクトル演算処理が並列に
動作した場合にも独立に資源の状態を把握することがで
き、支障無く並列動作の制御が可能である。本実施例で
は、２個のベクトル演算処理の各々に状態レジスタを割
り当てることによって、ベクトル長に関係なく１２個の
フリップフロップで資源の状態を保持できる。これに対
して、図４に示す従来例では、ベクトル長が３の場合、
２個のフリップフロップからなるレジスタ４０１が６個
（合計１２個）、と２ビットの加算器４０２、セレクタ
４０３、比較器４０４がそれぞれ６個必要になり、これ
らのハードウェア量はベクトル長の増加とともに増えて
いく。従って、ベクトル長が３以上の場合、本発明によ
る制御部のハードウェア量は小さくなる。
【００１３】本発明は上述したような、２並列のベクト
ル演算処理装置に限らず、それ以上の並列度のものに対
しても適用できる。また資源状態を表現するために、便
宜的に使用中をハイレベル、それ以外をローレベルで表
現したが、これを逆に定義しても、本発明の範囲を逸脱
するものではないことは明らかである。
ル演算処理装置に限らず、それ以上の並列度のものに対
しても適用できる。また資源状態を表現するために、便
宜的に使用中をハイレベル、それ以外をローレベルで表
現したが、これを逆に定義しても、本発明の範囲を逸脱
するものではないことは明らかである。
【００１４】
【発明の効果】以上説明したように、本発明によれば、
資源の解放をアドレス発生器のアドレス発生終了フラグ
を用いて行うことができ、資源状態テーブルにベクトル
長をカウントすることは不要になる。この結果、資源状
態テーブルのハードウェアを簡単にし、かつ、ベクトル
長に依存しない資源状態テーブルを構成することが可能
になる。
資源の解放をアドレス発生器のアドレス発生終了フラグ
を用いて行うことができ、資源状態テーブルにベクトル
長をカウントすることは不要になる。この結果、資源状
態テーブルのハードウェアを簡単にし、かつ、ベクトル
長に依存しない資源状態テーブルを構成することが可能
になる。
【図面の簡単な説明】
【図１】本発明のベクトル演算処理装置の一実施例を示
すブロック図である。
すブロック図である。
【図２】本発明の資源状態テーブルの一実施例を示すブ
ロック図である。
ロック図である。
【図３】従来のベクトル演算処理装置の一例を示すブロ
ック図である。
ック図である。
【図４】従来の資源状態テーブルの一例を示すブロック
図である。
図である。
１０１、１０２、１０３、１０４、３０１、３０３、３
１１、３１３ アドレス発生器 １０５ 制御部 １０６、３１５ デコーダ １０７、３１６ 資源状態テーブル １０８、３１７ 命令実行判定器 １０９、３１８ レジスタ ３０２、３０３ 読み出しメモリ ３１２、３１４ 書き込みメモリ ３０５、３０６ バス ３０７、３０８ 演算器 ３０９、３１０ セレクタ ２０１ 空テーブル選択器 ２０２、２０３ 状態レジスタ ２０４ ＯＲゲート列 ４０１ レジスタ ４０２ 加算器 ４０３ セレクタ ４０４ 比較器 ４０５ 資源状態
１１、３１３ アドレス発生器 １０５ 制御部 １０６、３１５ デコーダ １０７、３１６ 資源状態テーブル １０８、３１７ 命令実行判定器 １０９、３１８ レジスタ ３０２、３０３ 読み出しメモリ ３１２、３１４ 書き込みメモリ ３０５、３０６ バス ３０７、３０８ 演算器 ３０９、３１０ セレクタ ２０１ 空テーブル選択器 ２０２、２０３ 状態レジスタ ２０４ ＯＲゲート列 ４０１ レジスタ ４０２ 加算器 ４０３ セレクタ ４０４ 比較器 ４０５ 資源状態
Claims (3)
- 【請求項１】 メモリ、バス、演算器およびその制御器
で構成され、前記メモリの出力が、前記演算器に与えら
れ、前記演算器の出力が前記メモリに与えられるベルト
ル演算処理装置であって、前記メモリ固有のアドレス発
生器が付属し、前記アドレス発生器の動作終了フラグ
が、前記制御器に与えることを特徴とするベクトル演算
処理装置。 - 【請求項２】 請求項１のベクトル演算処置装置の並列
制御方式であって、ベクトル命令の実行を開始すること
によって、前記ベクトル命令が要求するメモリ、バス、
演算器などの資源の使用を開始したことを宣言し、前記
命令が使用しているメモリのアドレス発生器の動作終了
フラグをもって、前記命令の終了とし、前記命令が使用
していた全ての資源を以後の命令のために解放すること
を特徴とする並列制御方式。 - 【請求項３】 請求項１のベクトル演算処理装置の並列
制御回路であって、命令デコーダ、命令実行判定器、資
源状態テーブル、レジスタで構成され、命令デコーダの
出力を命令実行判定器の第１の入力、レジスタの第１の
入力、資源状態テーブルの第１の入力とし、前記資源状
態テーブルの出力を前記命令実行判定器の第２の入力と
し、前記命令実行判定器の出力を前記資源状態表の第２
の入力、前記レジスタの第２の入力とする並列制御回路
において、前記資源状態テーブルが請求項１のアドレス
発生終了フラグをリセット信号とする、リセット入力を
もつことを特徴とする並列制御回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4257886A JPH06203057A (ja) | 1992-09-28 | 1992-09-28 | ベクトル演算処理装置とその並列制御方式と並列制御回路 |
| EP19930115645 EP0590606A3 (en) | 1992-09-28 | 1993-09-28 | Vector operation processor. |
| KR1019930020120A KR940007716A (ko) | 1992-09-28 | 1993-09-28 | 벡터 연산 처리 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4257886A JPH06203057A (ja) | 1992-09-28 | 1992-09-28 | ベクトル演算処理装置とその並列制御方式と並列制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06203057A true JPH06203057A (ja) | 1994-07-22 |
Family
ID=17312554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4257886A Pending JPH06203057A (ja) | 1992-09-28 | 1992-09-28 | ベクトル演算処理装置とその並列制御方式と並列制御回路 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0590606A3 (ja) |
| JP (1) | JPH06203057A (ja) |
| KR (1) | KR940007716A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58189770A (ja) * | 1982-04-28 | 1983-11-05 | Hitachi Ltd | ベクトル処理装置 |
| JPS59163671A (ja) * | 1983-03-09 | 1984-09-14 | Nec Corp | ベクトル処理装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2531760B2 (ja) * | 1988-10-11 | 1996-09-04 | 日本電気株式会社 | ベクトル処理装置 |
| JPH0769896B2 (ja) * | 1988-11-07 | 1995-07-31 | 富士通株式会社 | ベクトル処理システム |
| US5127093A (en) * | 1989-01-17 | 1992-06-30 | Cray Research Inc. | Computer look-ahead instruction issue control |
-
1992
- 1992-09-28 JP JP4257886A patent/JPH06203057A/ja active Pending
-
1993
- 1993-09-28 EP EP19930115645 patent/EP0590606A3/en not_active Withdrawn
- 1993-09-28 KR KR1019930020120A patent/KR940007716A/ko not_active Application Discontinuation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58189770A (ja) * | 1982-04-28 | 1983-11-05 | Hitachi Ltd | ベクトル処理装置 |
| JPS59163671A (ja) * | 1983-03-09 | 1984-09-14 | Nec Corp | ベクトル処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940007716A (ko) | 1994-04-28 |
| EP0590606A2 (en) | 1994-04-06 |
| EP0590606A3 (en) | 1994-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4090238A (en) | Priority vectored interrupt using direct memory access | |
| JPS6015771A (ja) | ベクトルプロセッサ | |
| US5410721A (en) | System and method for incrementing a program counter | |
| GB2216306A (en) | Load and synchronize computer architecture and process | |
| US5467454A (en) | Bus use request adjusting apparatus allowing changing priority levels | |
| US7093254B2 (en) | Scheduling tasks quickly in a sequential order | |
| JPH06203057A (ja) | ベクトル演算処理装置とその並列制御方式と並列制御回路 | |
| KR100249536B1 (ko) | 다수의 버스를 서로 독립적으로 제어하기 위한 버스콘트롤러를 가진 데이터 처리기 | |
| JPH11232247A (ja) | データフロー計算機およびデータフロー制御方法 | |
| JP3077807B2 (ja) | マイクロコンピュータシステム | |
| JP2000099452A (ja) | Ｄｍａ制御装置 | |
| JP2004220309A (ja) | マルチプロセッサシステム | |
| JP2847729B2 (ja) | 情報処理装置 | |
| JPH0424843A (ja) | メモリアクセス制御装置 | |
| JPH06332867A (ja) | バス・インタフェース内部バッファ制御方式 | |
| JP2001160025A (ja) | データ転送装置 | |
| JPH0520353A (ja) | ベクトルデータ処理装置 | |
| JPH03263265A (ja) | ベクトル処理装置 | |
| JPS61151781A (ja) | ベクトル処理装置 | |
| JPH09160786A (ja) | マイクロプロセッサ | |
| JPH01269137A (ja) | 割り込み制御回路 | |
| JPS5920030A (ja) | 入出力命令制御方式 | |
| JPH10161927A (ja) | ロードバッファ装置 | |
| JPH05341987A (ja) | 中央処理装置 | |
| JPH02254563A (ja) | ベクトルデータ処理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970506 |