JP2531760B2 - ベクトル処理装置 - Google Patents
ベクトル処理装置Info
- Publication number
- JP2531760B2 JP2531760B2 JP63255600A JP25560088A JP2531760B2 JP 2531760 B2 JP2531760 B2 JP 2531760B2 JP 63255600 A JP63255600 A JP 63255600A JP 25560088 A JP25560088 A JP 25560088A JP 2531760 B2 JP2531760 B2 JP 2531760B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- unit
- vector
- data
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
- G06F15/8061—Details on data memory access
- G06F15/8069—Details on data memory access using a cache
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3824—Operand accessing
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3824—Operand accessing
- G06F9/383—Operand prefetching
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はベクトル処理装置に関し、特にベクトルデー
タのロード方式の改良に関する。
タのロード方式の改良に関する。
一般にベクトル処理装置は、命令やデータを記憶する
記憶部（主記憶），ベクトル演算を行なう演算実行部，
記憶部の命令を実行指示制御部に供給したりデータを演
算実行部に供給する記憶制御部，及び命令の解読やリソ
ース管理等を行ない各部を制御する実行指示制御部を含
み、所謂パイプライン方式によってベクトルデータを高
速に処理することができる。
記憶部（主記憶），ベクトル演算を行なう演算実行部，
記憶部の命令を実行指示制御部に供給したりデータを演
算実行部に供給する記憶制御部，及び命令の解読やリソ
ース管理等を行ない各部を制御する実行指示制御部を含
み、所謂パイプライン方式によってベクトルデータを高
速に処理することができる。
いま、下記のようなベクトル処理の命令列を例にして
従来のベクトル処理装置の構成および動作を説明する。
従来のベクトル処理装置の構成および動作を説明する。
VLD V1 …（１） VADD V2←Ｓ＋V1 …（２） VLD V3 …（３） VMPY V4←V2×V3 …（４） ここで、命令（１）は、記憶部よりベクトルデータを
ベクトルレジスタV1にロードするベクトルロード命令，
命令（２）は命令（１）によってベクトルレジスタV1に
ロードされたベクトルデータにスカラデータＳを加算し
結果をベクトルレジスタV2に格納するベクトル加算命
令，命令（３）は記憶部よりベクトルデータをベクトル
レジスタV3にロードするベクトルロード命令，命令
（４）は命令（２）でベクトルレジスタV2に格納された
ベクトルデータと命令（３）でベクトルレジスタV3にロ
ードされたベクトルデータとを乗算し結果をベクトルレ
ジスタV4に格納するベクトル乗算命令である。
ベクトルレジスタV1にロードするベクトルロード命令，
命令（２）は命令（１）によってベクトルレジスタV1に
ロードされたベクトルデータにスカラデータＳを加算し
結果をベクトルレジスタV2に格納するベクトル加算命
令，命令（３）は記憶部よりベクトルデータをベクトル
レジスタV3にロードするベクトルロード命令，命令
（４）は命令（２）でベクトルレジスタV2に格納された
ベクトルデータと命令（３）でベクトルレジスタV3にロ
ードされたベクトルデータとを乗算し結果をベクトルレ
ジスタV4に格納するベクトル乗算命令である。
第６図は上述したベクトル処理の命令列を従来のベク
トル処理装置で実行させた際のタイムチャートである。
実行指示制御部は命令レジスタに命令（１）が格納され
るとそれを解読し、ベクトルロード命令であることから
記憶制御部に対しこのベクトルロード命令を送出する。
記憶制御部はベクトルロード命令を受けると、記憶部を
アクセスし、ベクトルデータをベクトルレジスタV1にロ
ードする。
トル処理装置で実行させた際のタイムチャートである。
実行指示制御部は命令レジスタに命令（１）が格納され
るとそれを解読し、ベクトルロード命令であることから
記憶制御部に対しこのベクトルロード命令を送出する。
記憶制御部はベクトルロード命令を受けると、記憶部を
アクセスし、ベクトルデータをベクトルレジスタV1にロ
ードする。
一方、前記指示制御部は命令（１）の解読を終えると
命令（１）の起動と並行して命令（２）を解読してい
る。この命令（２）は命令（１）でロードされたベクト
ルデータを使用する命令なので、実行指示制御部はベク
トルレジスタV1にベクトルデータがロードされるのを待
ち合わせ、ベクトルレジスタV1にベクトルデータがロー
ドされ始めると、演算実行部に命令（２）の起動をかけ
る。起動をかけられた演算実行部はベクトルレジスタV1
のベクトルデータにスカラデータＳを加算し、その結果
をベクトルレジスタV2に格納する動作を行なう。
命令（１）の起動と並行して命令（２）を解読してい
る。この命令（２）は命令（１）でロードされたベクト
ルデータを使用する命令なので、実行指示制御部はベク
トルレジスタV1にベクトルデータがロードされるのを待
ち合わせ、ベクトルレジスタV1にベクトルデータがロー
ドされ始めると、演算実行部に命令（２）の起動をかけ
る。起動をかけられた演算実行部はベクトルレジスタV1
のベクトルデータにスカラデータＳを加算し、その結果
をベクトルレジスタV2に格納する動作を行なう。
実行指示制御部は命令（２）の起動をかけると、次の
命令（３）の解読結果からその命令（３）は直ちに起動
できる命令であることを認識し、記憶制御部にベクトル
ロード命令（３）を送出する。これに応答して記憶制御
部は記憶部をアクセスしてベクトルデータをベクトルレ
ジスタV3にロードする処理を行なう。
命令（３）の解読結果からその命令（３）は直ちに起動
できる命令であることを認識し、記憶制御部にベクトル
ロード命令（３）を送出する。これに応答して記憶制御
部は記憶部をアクセスしてベクトルデータをベクトルレ
ジスタV3にロードする処理を行なう。
次に実行指示制御部は命令（４）の解読結果を判別す
るが、この命令（４）は先行する命令（２），（３）の
結果を使用する命令であるので、ベクトルレジスタV2に
命令（２）による加算結果が準備され、ベクトルレジス
タV3にロードデータが準備されるのを待ち合わせ、それ
らが準備された時点で演算実行部に対して命令（４）の
起動をかける。
るが、この命令（４）は先行する命令（２），（３）の
結果を使用する命令であるので、ベクトルレジスタV2に
命令（２）による加算結果が準備され、ベクトルレジス
タV3にロードデータが準備されるのを待ち合わせ、それ
らが準備された時点で演算実行部に対して命令（４）の
起動をかける。
上述したように、従来のベクトル処理装置では、次に
実行すべき命令がベクトルロード命令（１），（３）の
場合、記憶制御部にベクトルロード命令（１），（３）
を送出し、記憶制御部はそのとき始めて記憶部をアクセ
スし、読出したデータを演算実行部に供給するように構
成されている。したがって、記憶制御部から記憶部のベ
クトルデータをアクセスするのに必要な絶対時間が長い
と、ベクトル処理装置の性能が低下するという欠点があ
った。
実行すべき命令がベクトルロード命令（１），（３）の
場合、記憶制御部にベクトルロード命令（１），（３）
を送出し、記憶制御部はそのとき始めて記憶部をアクセ
スし、読出したデータを演算実行部に供給するように構
成されている。したがって、記憶制御部から記憶部のベ
クトルデータをアクセスするのに必要な絶対時間が長い
と、ベクトル処理装置の性能が低下するという欠点があ
った。
本発明の目的は、記憶部のベクトルデータを記憶制御
部がアクセスするのに要する時間によってベクトル処理
装置の性能が低下するのを防止することにある。
部がアクセスするのに要する時間によってベクトル処理
装置の性能が低下するのを防止することにある。
本発明は上記目的を達成するために、 データを記憶する記憶部，ベクトル演算を行なう演算
実行部，前記記憶部のデータを前記演算実行部に供給す
る記憶制御部，及び命令の解読，前記演算実行部のリソ
ース管理等を行ない前記記憶制御部および前記演算実行
部に制御情報を送出する実行指示制御部を含むベクトル
処理装置において、 前記実行指示制御部は、命令レジスタに格納された命
令を命令格納部に格納すると共に該命令がベクトルロー
ド命令であるときは前記記憶制御部に対しロードリクエ
ストを出す第１の制御手段と、前記命令格納部に格納さ
れた命令を解読し、該命令がベクトルロード命令である
ときは前記演算実行部でリソースの競合が発生しないこ
とを条件に前記記憶制御部に対しデータ転送可信号を送
出する第２の制御手段とを有し、 前記記憶制御部は、前記記憶部からのデータを一時格
納するバッファを有し、前記ロードリクエストに応答し
て前記記憶部から前記バッファへのデータの読込みを開
始し、前記バッファへ少なくとも一部のデータが入り始
めていることを条件に前記データ転送可信号に応答して
前記バッファから前記演算実行部へのデータの送出を開
始する構成を有する。
実行部，前記記憶部のデータを前記演算実行部に供給す
る記憶制御部，及び命令の解読，前記演算実行部のリソ
ース管理等を行ない前記記憶制御部および前記演算実行
部に制御情報を送出する実行指示制御部を含むベクトル
処理装置において、 前記実行指示制御部は、命令レジスタに格納された命
令を命令格納部に格納すると共に該命令がベクトルロー
ド命令であるときは前記記憶制御部に対しロードリクエ
ストを出す第１の制御手段と、前記命令格納部に格納さ
れた命令を解読し、該命令がベクトルロード命令である
ときは前記演算実行部でリソースの競合が発生しないこ
とを条件に前記記憶制御部に対しデータ転送可信号を送
出する第２の制御手段とを有し、 前記記憶制御部は、前記記憶部からのデータを一時格
納するバッファを有し、前記ロードリクエストに応答し
て前記記憶部から前記バッファへのデータの読込みを開
始し、前記バッファへ少なくとも一部のデータが入り始
めていることを条件に前記データ転送可信号に応答して
前記バッファから前記演算実行部へのデータの送出を開
始する構成を有する。
実行指示制御部における第１の制御手段は、命令レジ
スタに格納された命令がベクトルロード命令であれば、
そのベクトルロード命令に対応するロードリクエストを
記憶制御部に出す。記憶制御部はロードリクエストに応
答して記憶部をアクセスしベクトルデータをバッファに
格納する。命令レジスタに格納された命令は命令格納部
に移され、その後第２の制御手段により解読される。第
２の制御手段は実行すべき命令がベクトルロード命令で
あると、ロード先のベクトルレジスタ等の資源が使用可
能か否かを調べるリソースチェックを行ない、可能であ
れば記憶制御部にデータ転送化信号を送出する。このデ
ータ転送化信号に応答して記憶制御部はバッファに格納
されたベクトルデータを演算実行部へ送出する。
スタに格納された命令がベクトルロード命令であれば、
そのベクトルロード命令に対応するロードリクエストを
記憶制御部に出す。記憶制御部はロードリクエストに応
答して記憶部をアクセスしベクトルデータをバッファに
格納する。命令レジスタに格納された命令は命令格納部
に移され、その後第２の制御手段により解読される。第
２の制御手段は実行すべき命令がベクトルロード命令で
あると、ロード先のベクトルレジスタ等の資源が使用可
能か否かを調べるリソースチェックを行ない、可能であ
れば記憶制御部にデータ転送化信号を送出する。このデ
ータ転送化信号に応答して記憶制御部はバッファに格納
されたベクトルデータを演算実行部へ送出する。
次に本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明を適用したベクトル処理装置の実施例
のブロック図である。このベクトル処理装置は、実行指
示制御部１と、データを一時格納するバッファ2aを有す
る記憶制御部２と、データや命令を格納する主記憶等の
記憶部３と、ベクトル演算を実行する演算実行部４とを
含んでいる。また、実行指示制御部１は、命令レジスタ
11,命令スタック12,解読／競合チェック部13,リソース
状態管理部14および解読器15を含む。
のブロック図である。このベクトル処理装置は、実行指
示制御部１と、データを一時格納するバッファ2aを有す
る記憶制御部２と、データや命令を格納する主記憶等の
記憶部３と、ベクトル演算を実行する演算実行部４とを
含んでいる。また、実行指示制御部１は、命令レジスタ
11,命令スタック12,解読／競合チェック部13,リソース
状態管理部14および解読器15を含む。
命令レジスタ11は、図示を省略したパスにより記憶部
３からフェッチされた実行すべき命令を保持するレジス
タであり、解読器15は命令レジスタ11の内容を解読し、
ベクトルロード命令でなければその命令を命令スタック
12に格納し、ベクトルロード命令であればその命令を命
令スタック12に格納すると共に記憶制御部２に対しロー
ドリクエストを送出する。記憶制御部２はロードリクエ
ストを受信すると、記憶部３をアクセスし、ベクトルデ
ータをバッファ2aに格納する処理を開始する。
３からフェッチされた実行すべき命令を保持するレジス
タであり、解読器15は命令レジスタ11の内容を解読し、
ベクトルロード命令でなければその命令を命令スタック
12に格納し、ベクトルロード命令であればその命令を命
令スタック12に格納すると共に記憶制御部２に対しロー
ドリクエストを送出する。記憶制御部２はロードリクエ
ストを受信すると、記憶部３をアクセスし、ベクトルデ
ータをバッファ2aに格納する処理を開始する。
リソース状態管理部14は、解読／競合チェック部13か
ら出される転送可信号，実行指示，命令スタック12から
加わる命令，記憶制御部２から送出される転送開始，転
送終了信号に基づいて、演算実行部内のベクトルレジス
タ，演算器等のリソースの状態を管理しており、その管
理情報を解読／競合チェック部13に送出している。
ら出される転送可信号，実行指示，命令スタック12から
加わる命令，記憶制御部２から送出される転送開始，転
送終了信号に基づいて、演算実行部内のベクトルレジス
タ，演算器等のリソースの状態を管理しており、その管
理情報を解読／競合チェック部13に送出している。
命令スタック12の先頭命令は解読／競合チェック部13
で解読され、リソース状態管理部14から加わるリソース
管理情報に基づいてリソースの競合チェックが為され
る。そして、命令スタック12の先頭命令がベクトルロー
ド命令なら、ロードすべき演算実行部４中のベクトルレ
ジスタが先行する命令で書込み中等でなければ記憶制御
部２およびリソース状態管理部14に対してデータ転送可
信号を送出する。記憶制御部２はデータ転送可信号を受
信すると、バッファ2a内に該当するデータが入り始める
と或いは既にバッファ2aに格納されているならば、デー
タを演算実行部４の該当ベクトルレジスタに対し送り始
めると共に、その旨をリソース状態管理部14に通知す
る。また、ベクトルレジスタへのデータ転送が終了する
と、その旨をリソース状態管理部14に通知する。
で解読され、リソース状態管理部14から加わるリソース
管理情報に基づいてリソースの競合チェックが為され
る。そして、命令スタック12の先頭命令がベクトルロー
ド命令なら、ロードすべき演算実行部４中のベクトルレ
ジスタが先行する命令で書込み中等でなければ記憶制御
部２およびリソース状態管理部14に対してデータ転送可
信号を送出する。記憶制御部２はデータ転送可信号を受
信すると、バッファ2a内に該当するデータが入り始める
と或いは既にバッファ2aに格納されているならば、デー
タを演算実行部４の該当ベクトルレジスタに対し送り始
めると共に、その旨をリソース状態管理部14に通知す
る。また、ベクトルレジスタへのデータ転送が終了する
と、その旨をリソース状態管理部14に通知する。
命令スタック12の先頭命令が演算命令である場合、解
読／競合チェック部13は、当該演算命令を実行する演算
器が空いているか否か等の競合チェック，及び演算デー
タが準備されているか否か等の状況チェックを行ない、
問題がなければ演算実行部４およびリソース状態管理部
14に対し実行指示を送出する。これに応答して演算実行
部４では、ベクトルレジスタに保持されたデータに対し
ベクトル演算を施す。
読／競合チェック部13は、当該演算命令を実行する演算
器が空いているか否か等の競合チェック，及び演算デー
タが準備されているか否か等の状況チェックを行ない、
問題がなければ演算実行部４およびリソース状態管理部
14に対し実行指示を送出する。これに応答して演算実行
部４では、ベクトルレジスタに保持されたデータに対し
ベクトル演算を施す。
第２図は従来例の説明で用いた下記の命令列、 VLD V1 …（１） VADD V2←Ｓ＋V1 …（２） VLD V3 …（３） VMPY V4←V2×V3 …（４） を、第１図のベクトル処理装置で処理した際のタイムチ
ャートである。以下、第２図のタイムチャートを参照し
て本実施例の動作を更に説明する。
ャートである。以下、第２図のタイムチャートを参照し
て本実施例の動作を更に説明する。
命令（１）が命令レジスタ11に格納されると、解読器
15から記憶制御部２に対してロードリクエストａが出さ
れ、記憶制御部２は記憶部３からデータをバッファ2aに
読込む処理を開始する。命令（１）が命令スタック12に
格納され、次に命令（２）が解読器15で解読されると、
演算命令なので単に命令スタック12に格納される。次に
命令（３）が解読されると、ベクトルロード命令なので
記憶制御部２に対し解読器15からロードリクエストｂが
出され、記憶制御部２は記憶部３からデータを読出して
バッファ2aに読込む処理を開始する。次の命令（４）は
演算命令なので単に命令スタック12に格納される。
15から記憶制御部２に対してロードリクエストａが出さ
れ、記憶制御部２は記憶部３からデータをバッファ2aに
読込む処理を開始する。命令（１）が命令スタック12に
格納され、次に命令（２）が解読器15で解読されると、
演算命令なので単に命令スタック12に格納される。次に
命令（３）が解読されると、ベクトルロード命令なので
記憶制御部２に対し解読器15からロードリクエストｂが
出され、記憶制御部２は記憶部３からデータを読出して
バッファ2aに読込む処理を開始する。次の命令（４）は
演算命令なので単に命令スタック12に格納される。
命令スタック12には、命令（１），命令（２），命令
（３），命令（４）の順で命令が格納され、先頭の命令
（１）から順に解読／競合チェック部13で処理される。
解読／競合チェック部13は命令（１）を解読し、命令
（１）がベクトルロード命令であることを認識すると、
ロード先のベクトルレジスタV1が使用可能か否かをリソ
ース状態管理部14からの情報に従ってチェックし、使用
可能であることにより、データ転送を指示するために記
憶制御部２にデータ転送可信号ｃを送出し、またベクト
ルレジスタV1の管理状態の変更を行なわせるために同じ
くデータ転送可信号ｃをリソース状態管理部14に送出す
る。
（３），命令（４）の順で命令が格納され、先頭の命令
（１）から順に解読／競合チェック部13で処理される。
解読／競合チェック部13は命令（１）を解読し、命令
（１）がベクトルロード命令であることを認識すると、
ロード先のベクトルレジスタV1が使用可能か否かをリソ
ース状態管理部14からの情報に従ってチェックし、使用
可能であることにより、データ転送を指示するために記
憶制御部２にデータ転送可信号ｃを送出し、またベクト
ルレジスタV1の管理状態の変更を行なわせるために同じ
くデータ転送可信号ｃをリソース状態管理部14に送出す
る。
解読／競合チェック部13は命令（１）の解読を終える
と次の命令（２）の解読を行なっており、命令（２）は
命令（１）でロードされるベクトルレジスタV1のデータ
を使用するものであり、且つベクトルレジスタV1には未
だ該当するデータが格納されていないことがリソース状
態管理部14からの情報で判明するので、命令（２）の起
動を待ち合わせる。
と次の命令（２）の解読を行なっており、命令（２）は
命令（１）でロードされるベクトルレジスタV1のデータ
を使用するものであり、且つベクトルレジスタV1には未
だ該当するデータが格納されていないことがリソース状
態管理部14からの情報で判明するので、命令（２）の起
動を待ち合わせる。
解読／競合チェック部13から出されたデータ転送可信
号ｃを受けた記憶制御部２は、バッファ2aに該当データ
が準備されることにより、演算実行部４内のベクトルレ
ジスタV1にデータを転送する。このとき同時にベクトル
レジスタV1の管理状態を更新させるために転送開始信号
ｄをリソース状態管理部14に出す。またその転送終了時
に、ベクトルレジスタV1の管理状態を更新させるために
その旨をリソース状態管理部14に通知する。
号ｃを受けた記憶制御部２は、バッファ2aに該当データ
が準備されることにより、演算実行部４内のベクトルレ
ジスタV1にデータを転送する。このとき同時にベクトル
レジスタV1の管理状態を更新させるために転送開始信号
ｄをリソース状態管理部14に出す。またその転送終了時
に、ベクトルレジスタV1の管理状態を更新させるために
その旨をリソース状態管理部14に通知する。
解読／競合チェック部13は、ベクトルレジスタV1に該
当データが準備されたことをリソース状態管理部14から
の情報で識別すると、待ち合わせていた命令（２）を起
動するために演算実行部４に実行指示を送出する。これ
によって、演算実行部４は命令（２）のベクトル加算演
算を開始し、結果をベクトルレジスタV2に格納する。な
お、ベクトルレジスタV1の管理情報を更新させる為に上
記の実行指示はリソース状態管理部14へも送出されてい
る。
当データが準備されたことをリソース状態管理部14から
の情報で識別すると、待ち合わせていた命令（２）を起
動するために演算実行部４に実行指示を送出する。これ
によって、演算実行部４は命令（２）のベクトル加算演
算を開始し、結果をベクトルレジスタV2に格納する。な
お、ベクトルレジスタV1の管理情報を更新させる為に上
記の実行指示はリソース状態管理部14へも送出されてい
る。
解読／競合チェック部13は、命令（２）を起動する
と、次の命令（３）がベクトルロード命令であることか
らロード先のベクトルレジスタV3が使用可能か否かをリ
ソース状態管理部14からの情報に基づいてチェックし、
使用可能であれば、データ転送可信号ｅを記憶制御部２
及びリソース状態管理部14に出す。
と、次の命令（３）がベクトルロード命令であることか
らロード先のベクトルレジスタV3が使用可能か否かをリ
ソース状態管理部14からの情報に基づいてチェックし、
使用可能であれば、データ転送可信号ｅを記憶制御部２
及びリソース状態管理部14に出す。
記憶制御部２は上記のデータ転送可信号ｅを受信する
ことにより、データを演算実行部４のベクトルレジスタ
V3に転送する処理を開始するが、第２図のタイムチャー
トでも明らかなように、先行するロードリクエストｂに
よって転送すべきデータの大部分が既にバッファ2aに格
納されているので、実行指示制御部１からデータ転送可
信号ｅが加えられてから実際に演算実行部４にデータ転
送が開始されるまでの時間は短くて済み、速やかに必要
なデータがベクトルレジスタV3に格納されることにな
る。なお、第２図においてｆは転送開始信号である。
ことにより、データを演算実行部４のベクトルレジスタ
V3に転送する処理を開始するが、第２図のタイムチャー
トでも明らかなように、先行するロードリクエストｂに
よって転送すべきデータの大部分が既にバッファ2aに格
納されているので、実行指示制御部１からデータ転送可
信号ｅが加えられてから実際に演算実行部４にデータ転
送が開始されるまでの時間は短くて済み、速やかに必要
なデータがベクトルレジスタV3に格納されることにな
る。なお、第２図においてｆは転送開始信号である。
解読／競合チェック部13は命令（３）の起動を終える
と、次の命令（４）が先行する命令（２），（３）で処
理されるベクトルレジスタV2,V3を使用する命令である
ことから、それらが準備されるまで命令（４）の起動を
待ち合わせ、準備できた時点で演算実行部４に対し命令
（４）の起動をかける。これにより、演算実行部４はベ
クトルレジスタV2のデータとベクトルレジスタV3のデー
タを乗算し、その結果をベクトルレジスタV4に格納す
る。
と、次の命令（４）が先行する命令（２），（３）で処
理されるベクトルレジスタV2,V3を使用する命令である
ことから、それらが準備されるまで命令（４）の起動を
待ち合わせ、準備できた時点で演算実行部４に対し命令
（４）の起動をかける。これにより、演算実行部４はベ
クトルレジスタV2のデータとベクトルレジスタV3のデー
タを乗算し、その結果をベクトルレジスタV4に格納す
る。
第３図は記憶制御部２の実施例の要部ブロック図であ
る。主記憶リクエスト制御回路200は、第１図の解読器1
5からロードリクエストを受信すると、処理中のロード
リクエストがあればその処理を終えてから、なければ速
やかに受信したロードリクエストを処理する為に主記憶
リクエスト及びアドレス等のアクセス情報を記憶部３に
送出すると共に書込み読出し制御回路201を起動する。
記憶部３は主記憶リクエストを受けることにより該当ア
ドレスのデータを含む情報を記憶制御部２に送出する。
記憶部３から送出されたデータは、書込み読出し制御回
路201で発生されるアドレスに従ってバッファ2aに格納
される。
る。主記憶リクエスト制御回路200は、第１図の解読器1
5からロードリクエストを受信すると、処理中のロード
リクエストがあればその処理を終えてから、なければ速
やかに受信したロードリクエストを処理する為に主記憶
リクエスト及びアドレス等のアクセス情報を記憶部３に
送出すると共に書込み読出し制御回路201を起動する。
記憶部３は主記憶リクエストを受けることにより該当ア
ドレスのデータを含む情報を記憶制御部２に送出する。
記憶部３から送出されたデータは、書込み読出し制御回
路201で発生されるアドレスに従ってバッファ2aに格納
される。
一方、主記憶リクエスト制御回路200から出された主
記憶リクエストは時間調整回路202を介してカウンタ203
のカウントアップ信号となる。時間調整回路202は主記
憶リクエストが出てから該当データがバッファ2aに格納
され始めるであろう時間経過後にカウンタ203を＋１す
るためのものである。従って、カウンタ203は該当デー
タがバッファ2aに準備されている処理済ロードリクエス
ト数を示すものとなる。
記憶リクエストは時間調整回路202を介してカウンタ203
のカウントアップ信号となる。時間調整回路202は主記
憶リクエストが出てから該当データがバッファ2aに格納
され始めるであろう時間経過後にカウンタ203を＋１す
るためのものである。従って、カウンタ203は該当デー
タがバッファ2aに準備されている処理済ロードリクエス
ト数を示すものとなる。
ゼロチェック回路204はカウンタ203の内容が「０」か
否かをチェックし、「０」でなければゲート205への出
力を例えば論理“1"とし、「０」であれば論理“0"とす
る。ゲート205はゼロチェック回路204の出力が“1"であ
り、且つタイミング信号208が“1"であるとき開くゲー
トである。
否かをチェックし、「０」でなければゲート205への出
力を例えば論理“1"とし、「０」であれば論理“0"とす
る。ゲート205はゼロチェック回路204の出力が“1"であ
り、且つタイミング信号208が“1"であるとき開くゲー
トである。
第１図の解読／競合チェック部13からのデータ転送可
信号はスタック206で受信される。読出し回路207はスタ
ック206にデータ転送可信号が格納されると、そこから
一つのデータ転送可信号を取出し、ゲート205に加え
る。従って、カウンタ203の内容が「０」でなければタ
イミング信号208のタイミングでデータ転送可信号がゲ
ート205を通り、転送開始信号として出力される。
信号はスタック206で受信される。読出し回路207はスタ
ック206にデータ転送可信号が格納されると、そこから
一つのデータ転送可信号を取出し、ゲート205に加え
る。従って、カウンタ203の内容が「０」でなければタ
イミング信号208のタイミングでデータ転送可信号がゲ
ート205を通り、転送開始信号として出力される。
データ転送可信号にはどのベクトルレジスタへの転送
が可能かについての情報も当然に含まれているので、転
送開始信号もどのベクトルレジスタが転送開始可能かに
ついての情報を含むものとなり、書込み読出し制御回路
201及びカウンタ203並びに第１図のリソース状態管理部
14に送出される。書込み読出し制御回路201はこのデー
タ転送可信号により、バッファ2aに格納された該当デー
タを読出す為のアドレスを逐次発生し、第１図の演算実
行部４の該当ベクトルレジスタへデータを転送する。ま
た、カウンタ203は上記データ転送可信号により内容を
−１する。
が可能かについての情報も当然に含まれているので、転
送開始信号もどのベクトルレジスタが転送開始可能かに
ついての情報を含むものとなり、書込み読出し制御回路
201及びカウンタ203並びに第１図のリソース状態管理部
14に送出される。書込み読出し制御回路201はこのデー
タ転送可信号により、バッファ2aに格納された該当デー
タを読出す為のアドレスを逐次発生し、第１図の演算実
行部４の該当ベクトルレジスタへデータを転送する。ま
た、カウンタ203は上記データ転送可信号により内容を
−１する。
ゲート205から出された転送開始信号は、時間調整回
路209にも加えられ、この時間調整回路209は転送開始信
号が書込み読出し制御回路201に加えられてから該当デ
ータが該当ベクトルレジスタに転送完了するであろう時
間経過後に転送開始信号をゲート210に送出する。ゲー
ト210は定期的に発生するタイミング信号211のタイミン
グで開くゲートであり、このゲート210を介して転送開
始信号が転送終了信号として第１図のリソース状態管理
部14に送出される。
路209にも加えられ、この時間調整回路209は転送開始信
号が書込み読出し制御回路201に加えられてから該当デ
ータが該当ベクトルレジスタに転送完了するであろう時
間経過後に転送開始信号をゲート210に送出する。ゲー
ト210は定期的に発生するタイミング信号211のタイミン
グで開くゲートであり、このゲート210を介して転送開
始信号が転送終了信号として第１図のリソース状態管理
部14に送出される。
第４図はリソース状態管理部14の実施例の要部ブロッ
ク図である。本実施例のリソース状態管理部14は、各演
算器が専用の複数個のベクトルレジスタに接続され、ベ
クトルレジスタのリソース管理を行なうことにより同時
に演算器のリソース管理も行なうようにしたものである
が、リソース管理の形態がこのようなものに限定されな
いことは勿論のことである。
ク図である。本実施例のリソース状態管理部14は、各演
算器が専用の複数個のベクトルレジスタに接続され、ベ
クトルレジスタのリソース管理を行なうことにより同時
に演算器のリソース管理も行なうようにしたものである
が、リソース管理の形態がこのようなものに限定されな
いことは勿論のことである。
第４図において、ロードウエイト管理フラグ群300,ロ
ードビジー管理フラグ群301,リードビジー管理フラグ群
302,ライトビジー管理フラグ群303は、それぞれベクト
ルレジスタ対応のフラグを有する。各フラグ群300,301,
302,303中のどのフラグを更新対象とするかは、解読／
競合チェック部13から送出されるデータ転送可信号，実
行指示中に含まれるリソース情報，記憶制御部２から送
出される転送開始信号，転送終了信号に含まれるリソー
ス情報に従って決定される。
ードビジー管理フラグ群301,リードビジー管理フラグ群
302,ライトビジー管理フラグ群303は、それぞれベクト
ルレジスタ対応のフラグを有する。各フラグ群300,301,
302,303中のどのフラグを更新対象とするかは、解読／
競合チェック部13から送出されるデータ転送可信号，実
行指示中に含まれるリソース情報，記憶制御部２から送
出される転送開始信号，転送終了信号に含まれるリソー
ス情報に従って決定される。
ロードウエイト管理フラグ群300はデータ転送可信号
によってセットされ、転送開始信号によってリセットさ
れる。ロードビジー管理フラグ群301はデータ転送可信
号によってセットされ、転送終了信号によってリセット
される。リードビジー管理フラグ群302はベクトル演算
の実行指示によってセットされ、読出し終了信号によっ
てリセットされる。ライトビジー管理フラグ群303はベ
クトル演算の実行指示によってセットされ、書込み終了
信号によってリセットされる。
によってセットされ、転送開始信号によってリセットさ
れる。ロードビジー管理フラグ群301はデータ転送可信
号によってセットされ、転送終了信号によってリセット
される。リードビジー管理フラグ群302はベクトル演算
の実行指示によってセットされ、読出し終了信号によっ
てリセットされる。ライトビジー管理フラグ群303はベ
クトル演算の実行指示によってセットされ、書込み終了
信号によってリセットされる。
時間管理回路304は、命令スタック12からの各命令の
ベクトル要素数等に基づき、ベクトル演算の実行指示の
受信時からベクトルレジスタの読出しが終了するまでの
時間、およびベクトル演算の実行指示の受信時からベク
トルレジスタの書込みが終了するまでの時間を計測し、
読出し終了時に読出し終了信号を発生し、書込み終了時
に書込み終了信号を発生する。
ベクトル要素数等に基づき、ベクトル演算の実行指示の
受信時からベクトルレジスタの読出しが終了するまでの
時間、およびベクトル演算の実行指示の受信時からベク
トルレジスタの書込みが終了するまでの時間を計測し、
読出し終了時に読出し終了信号を発生し、書込み終了時
に書込み終了信号を発生する。
上記の各フラグ群のセット，リセット状態を示す情報
（LDW,LDBSY,RBSY,WBSY）がリソース管理情報として解
読／競合チェック部13へ送出される。
（LDW,LDBSY,RBSY,WBSY）がリソース管理情報として解
読／競合チェック部13へ送出される。
第５図は解読／競合チェック部13の構成例を示すブロ
ック図であり、一部分の構成のみを示す。
ック図であり、一部分の構成のみを示す。
スタック先頭命令が例えばベクトルレジスタVRiにベ
クトルデータをロードするベクトルロード命令のとき、
解読器400からベクトルレジスタVRi対応の信号VLDiが出
され、ゲート401,402に加えられる。ゲート401にはリソ
ース状態管理部14からベクトルレジスタVRiがロードビ
ジー中か否かを示す信号LDBSYiが加えられ、ゲート402
にはベクトルレジスタVRiがライトビジー中か否かを示
す信号WBSYiが加えられており、ベクトルレジスタVRiが
ロードビジー中でなく且つライトビジー中でないとき、
信号VLDiがデータ転送可信号としてゲート403を介して
送出される。
クトルデータをロードするベクトルロード命令のとき、
解読器400からベクトルレジスタVRi対応の信号VLDiが出
され、ゲート401,402に加えられる。ゲート401にはリソ
ース状態管理部14からベクトルレジスタVRiがロードビ
ジー中か否かを示す信号LDBSYiが加えられ、ゲート402
にはベクトルレジスタVRiがライトビジー中か否かを示
す信号WBSYiが加えられており、ベクトルレジスタVRiが
ロードビジー中でなく且つライトビジー中でないとき、
信号VLDiがデータ転送可信号としてゲート403を介して
送出される。
また、スタック先頭命令が例えばベクトルレジスタVR
jの内容を読込んで演算し結果をベクトルレジスタVRkに
書込む演算命令の場合、解読器400からベクトルレジス
タVRjリード時用の信号VRrjが出されてゲート404,405に
加えられると共に、ベクトルレジスタVRkライト時用の
信号VRwkが出されてゲート406,407に加えられる。リソ
ース状態管理部14から、ゲート404にはベクトルレジス
タVRjがリードビジー中か否かを示す信号RBSYj、ゲート
405にはベクトルレジスタVRjがロードウエイト中か否か
を示す信号LDWj、ゲート406にはベクトルレジスタVRkが
ライトビジー中か否かを示す信号WBSYk、ゲート407には
ベクトルレジスタVRkがロードビジー中か否かを示す信
号LDBSYkがそれぞれ加えられており、何れもビジー中で
ないときに、ゲート408からベクトル演算の実行指示が
出される。
jの内容を読込んで演算し結果をベクトルレジスタVRkに
書込む演算命令の場合、解読器400からベクトルレジス
タVRjリード時用の信号VRrjが出されてゲート404,405に
加えられると共に、ベクトルレジスタVRkライト時用の
信号VRwkが出されてゲート406,407に加えられる。リソ
ース状態管理部14から、ゲート404にはベクトルレジス
タVRjがリードビジー中か否かを示す信号RBSYj、ゲート
405にはベクトルレジスタVRjがロードウエイト中か否か
を示す信号LDWj、ゲート406にはベクトルレジスタVRkが
ライトビジー中か否かを示す信号WBSYk、ゲート407には
ベクトルレジスタVRkがロードビジー中か否かを示す信
号LDBSYkがそれぞれ加えられており、何れもビジー中で
ないときに、ゲート408からベクトル演算の実行指示が
出される。
以上本発明の実施例について説明したが、本発明は以
上の実施例にのみ限定されず、その他各種の付加変更が
可能である。例えば、上記実施例では解読／競合チェッ
ク部13における各命令の起動をソフトウェアで指示され
た命令順に行なったが、起動待ちの命令がある場合、独
立して実行できる後続命令があれば先行して起動する方
式に対しても本発明は適用可能である。なお、前記命令
列（１）〜（４）において命令（３）は命令（１），
（２）と独立して実行できるので命令（２）を先行起動
することにより処理速度は向上する。しかし、若し命令
（３）がベクトルレジスタV3でなくベクトルレジスタV1
にデータをロードする命令であったとすると、命令
（３）は命令（２）が完了するまで起動できないので命
令（３）で必要なベクトルデータを先行して記憶制御部
２のバッファにロードしておく本発明を適用することに
より、処理速度を向上させることができる。
上の実施例にのみ限定されず、その他各種の付加変更が
可能である。例えば、上記実施例では解読／競合チェッ
ク部13における各命令の起動をソフトウェアで指示され
た命令順に行なったが、起動待ちの命令がある場合、独
立して実行できる後続命令があれば先行して起動する方
式に対しても本発明は適用可能である。なお、前記命令
列（１）〜（４）において命令（３）は命令（１），
（２）と独立して実行できるので命令（２）を先行起動
することにより処理速度は向上する。しかし、若し命令
（３）がベクトルレジスタV3でなくベクトルレジスタV1
にデータをロードする命令であったとすると、命令
（３）は命令（２）が完了するまで起動できないので命
令（３）で必要なベクトルデータを先行して記憶制御部
２のバッファにロードしておく本発明を適用することに
より、処理速度を向上させることができる。
以上説明したように、本発明は、ロードリクエストを
受けることにより記憶部をアクセスしてベクトルデータ
をバッファに格納し、データ転送可信号を受けることに
よりそのバッファからデータを演算実行部に送出する記
憶制御部を設け、またベクトルロード命令の場合、実行
指示制御部は記憶制御部に対し早期にロードリクエスト
を出すようにしているので、記憶部のベクトルデータを
記憶制御部がアクセスするのに要する時間によってベク
トル処理装置の性能が低下するのを防止することができ
る。更に、記憶制御部はバッファへ少なくとも一部のデ
ータが入り始めていれば、バッファから演算実行部への
データの送出を開始するので、ベクトルロード命令の実
行に先立って記憶部からデータをバッファにロードして
いる最中に、ベクトルロード命令の実行が開始されてデ
ータ転送可信号が発生した場合、全てのデータをバッフ
ァに一旦格納した後に読出して演算実行部に供給する場
合に比べて、転送時間を短縮することができる。
受けることにより記憶部をアクセスしてベクトルデータ
をバッファに格納し、データ転送可信号を受けることに
よりそのバッファからデータを演算実行部に送出する記
憶制御部を設け、またベクトルロード命令の場合、実行
指示制御部は記憶制御部に対し早期にロードリクエスト
を出すようにしているので、記憶部のベクトルデータを
記憶制御部がアクセスするのに要する時間によってベク
トル処理装置の性能が低下するのを防止することができ
る。更に、記憶制御部はバッファへ少なくとも一部のデ
ータが入り始めていれば、バッファから演算実行部への
データの送出を開始するので、ベクトルロード命令の実
行に先立って記憶部からデータをバッファにロードして
いる最中に、ベクトルロード命令の実行が開始されてデ
ータ転送可信号が発生した場合、全てのデータをバッフ
ァに一旦格納した後に読出して演算実行部に供給する場
合に比べて、転送時間を短縮することができる。
第１図は本発明を適用したベクトル処理装置の一例を示
すブロック図、 第２図は本発明の実施例のタイムチャート、 第３図は記憶制御部２の実施例の要部ブロック図、 第４図はリソース状態管理部14の実施例の要部ブロック
図、 第５図は解読／競合チェック部13の実施例の要部ブロッ
ク図および、 第６図は従来方式のタイムチャートである。 図において、 １……実行指示制御部、12……命令スタック ２……記憶制御部、13……解読／競合チェック部 2a……バッファ ３……記憶部、14……リソース状態管理部 ４……演算実行部、15……解読器 11……命令レジスタ
すブロック図、 第２図は本発明の実施例のタイムチャート、 第３図は記憶制御部２の実施例の要部ブロック図、 第４図はリソース状態管理部14の実施例の要部ブロック
図、 第５図は解読／競合チェック部13の実施例の要部ブロッ
ク図および、 第６図は従来方式のタイムチャートである。 図において、 １……実行指示制御部、12……命令スタック ２……記憶制御部、13……解読／競合チェック部 2a……バッファ ３……記憶部、14……リソース状態管理部 ４……演算実行部、15……解読器 11……命令レジスタ
Claims (1)
- 【請求項１】データを記憶する記憶部，ベクトル演算を
行なう演算実行部，前記記憶部のデータを前記演算実行
部に供給する記憶制御部，及び命令の解読，前記演算実
行部のリソース管理等を行ない前記記憶制御部および前
記演算実行部に制御情報を送出する実行指示制御部を含
むベクトル処理装置において、 前記実行指示制御部は、命令レジスタに格納された命令
を命令格納部に格納すると共に該命令がベクトルロード
命令であるときは前記記憶制御部に対しロードリクエス
トを出す第１の制御手段と、前記命令格納部に格納され
た命令を解読し、該命令がベクトルロード命令であると
きは前記演算実行部でリソースの競合が発生しないこと
を条件に前記記憶制御部に対しデータ転送可信号を送出
する第２の制御手段とを有し、 前記記憶制御部は、前記記憶部からのデータを一時格納
するバッファを有し、前記ロードリクエストに応答して
前記記憶部から前記バッファへのデータの読込みを開始
し、前記バッファへ少なくとも一部のデータが入り始め
ていることを条件に前記データ転送可信号に応答して前
記バッファから前記演算実行部へのデータの送出を開始
する構成を有することを特徴とするベクトル処理装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63255600A JP2531760B2 (ja) | 1988-10-11 | 1988-10-11 | ベクトル処理装置 |
| DE68927659T DE68927659T2 (de) | 1988-10-11 | 1989-10-10 | Vektorprozessor mit Puffer für Vektordaten-Vorbereitung |
| CA002000376A CA2000376C (en) | 1988-10-11 | 1989-10-10 | Vector processor using buffer for preparing vector data |
| EP89118776A EP0363889B1 (en) | 1988-10-11 | 1989-10-10 | Vector processor using buffer for preparing vector data |
| US07/419,734 US5237702A (en) | 1988-10-11 | 1989-10-11 | System for prefetching vector data based on the status of the vector registers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63255600A JP2531760B2 (ja) | 1988-10-11 | 1988-10-11 | ベクトル処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02101576A JPH02101576A (ja) | 1990-04-13 |
| JP2531760B2 true JP2531760B2 (ja) | 1996-09-04 |
Family
ID=17280979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63255600A Expired - Lifetime JP2531760B2 (ja) | 1988-10-11 | 1988-10-11 | ベクトル処理装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5237702A (ja) |
| EP (1) | EP0363889B1 (ja) |
| JP (1) | JP2531760B2 (ja) |
| CA (1) | CA2000376C (ja) |
| DE (1) | DE68927659T2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU1804645C (ru) * | 1991-03-27 | 1993-03-23 | Институт Точной Механики И Вычислительной Техники Им.С.А.Лебедева | Центральный процессор |
| FR2676845B1 (fr) * | 1991-05-23 | 1993-09-24 | Sextant Avionique | Dispositif pour la gestion de plusieurs files d'attente independantes dans un espace memoire commun et banalise. |
| US5809552A (en) * | 1992-01-29 | 1998-09-15 | Fujitsu Limited | Data processing system, memory access device and method including selecting the number of pipeline stages based on pipeline conditions |
| JPH06203057A (ja) * | 1992-09-28 | 1994-07-22 | Nec Corp | ベクトル演算処理装置とその並列制御方式と並列制御回路 |
| US5881302A (en) * | 1994-05-31 | 1999-03-09 | Nec Corporation | Vector processing unit with reconfigurable data buffer |
| US5689653A (en) * | 1995-02-06 | 1997-11-18 | Hewlett-Packard Company | Vector memory operations |
| WO1997036227A2 (en) * | 1996-03-28 | 1997-10-02 | Philips Electronics N.V. | Method and computer system for processing a set of data elements on a sequential processor |
| US7272703B2 (en) * | 1997-08-01 | 2007-09-18 | Micron Technology, Inc. | Program controlled embedded-DRAM-DSP architecture and methods |
| US6813701B1 (en) * | 1999-08-17 | 2004-11-02 | Nec Electronics America, Inc. | Method and apparatus for transferring vector data between memory and a register file |
| TWI250632B (en) * | 2003-05-28 | 2006-03-01 | Siliconware Precision Industries Co Ltd | Ground-enhancing semiconductor package and lead frame |
| US7447873B1 (en) * | 2005-11-29 | 2008-11-04 | Nvidia Corporation | Multithreaded SIMD parallel processor with loading of groups of threads |
| US7594095B1 (en) * | 2005-11-29 | 2009-09-22 | Nvidia Corporation | Multithreaded SIMD parallel processor with launching of groups of threads |
| JP4687729B2 (ja) | 2008-03-04 | 2011-05-25 | 日本電気株式会社 | キャッシュメモリ及びベクトル処理装置並びにベクトルデータ整列方法 |
| US9280474B2 (en) | 2013-01-03 | 2016-03-08 | Intel Corporation | Adaptive data prefetching |
| CN111651201B (zh) * | 2016-04-26 | 2023-06-13 | 中科寒武纪科技股份有限公司 | 一种用于执行向量合并运算的装置和方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5975365A (ja) * | 1982-10-22 | 1984-04-28 | Hitachi Ltd | ベクトル処理装置 |
| JPS62180470A (ja) * | 1986-02-04 | 1987-08-07 | Hitachi Ltd | ベクトル処理装置 |
| JPS62288974A (ja) * | 1986-06-09 | 1987-12-15 | Hitachi Ltd | ベクトル処理装置 |
| US5010477A (en) * | 1986-10-17 | 1991-04-23 | Hitachi, Ltd. | Method and apparatus for transferring vector data between parallel processing system with registers & logic for inter-processor data communication independents of processing operations |
| US4772049A (en) * | 1987-06-01 | 1988-09-20 | Ncr Corporation | Multiple ply document |
| US4949250A (en) * | 1988-03-18 | 1990-08-14 | Digital Equipment Corporation | Method and apparatus for executing instructions for a vector processing system |
-
1988
- 1988-10-11 JP JP63255600A patent/JP2531760B2/ja not_active Expired - Lifetime
-
1989
- 1989-10-10 DE DE68927659T patent/DE68927659T2/de not_active Expired - Fee Related
- 1989-10-10 CA CA002000376A patent/CA2000376C/en not_active Expired - Fee Related
- 1989-10-10 EP EP89118776A patent/EP0363889B1/en not_active Expired - Lifetime
- 1989-10-11 US US07/419,734 patent/US5237702A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5237702A (en) | 1993-08-17 |
| EP0363889A1 (en) | 1990-04-18 |
| EP0363889B1 (en) | 1997-01-15 |
| DE68927659T2 (de) | 1997-05-07 |
| JPH02101576A (ja) | 1990-04-13 |
| CA2000376C (en) | 1994-05-31 |
| DE68927659D1 (de) | 1997-02-27 |
| CA2000376A1 (en) | 1990-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2531760B2 (ja) | ベクトル処理装置 | |
| KR100335785B1 (ko) | 데이타처리명령의실행 | |
| JPH01131949A (ja) | 処理依頼機能を持つ並列計算機 | |
| JPH0778088A (ja) | プロセッサシステムで複数個の割込を処理するための装置、プロセッサシステムで複数個の割込トリガからの割込に応動する方法、ならびに複数個のプロセッサ間の同時タスクのための方法および装置 | |
| US20030120910A1 (en) | System and method of remotely initializing a local processor | |
| JPH0410102B2 (ja) | ||
| US6134642A (en) | Direct memory access (DMA) data transfer requiring no processor DMA support | |
| US7877533B2 (en) | Bus system, bus slave and bus control method | |
| US5542057A (en) | Method for controlling vector data execution | |
| JPS61110238A (ja) | マイクロプログラム式並列プロセツサ | |
| JP2702137B2 (ja) | ベクトル演算命令の処理方法 | |
| JP2564624B2 (ja) | スタック方式 | |
| JPH09218859A (ja) | マルチプロセッサ制御システム | |
| JPH02197961A (ja) | 情報処理装置 | |
| JPH0425581B2 (ja) | ||
| JP3139310B2 (ja) | ディジタル信号処理装置 | |
| JPS6134188B2 (ja) | ||
| JP2549410B2 (ja) | 主記憶参照順序制御方式 | |
| JP2806690B2 (ja) | マイクロプロセッサ | |
| JPH0192862A (ja) | データ処理装置 | |
| JPH05216808A (ja) | データ処理装置 | |
| JPH05173936A (ja) | データ転送処理装置 | |
| JPS6263362A (ja) | マルチプロセツサシステム | |
| JPH0279122A (ja) | 浮動小数点演算機構 | |
| JPH059818B2 (ja) |