JPH02254563A - ベクトルデータ処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はベクトルデータ処理方式に関し、特にベクトル
データのストア命令及びロード命令の実行制御方式に関
するものである。

従来技術 従来、この種のベクトルデータ処理方式におけるベクト
ル処理の命令列の例及びその処理の形を夫々第３図及び
第４図に示す。第３図に示す命令列の例において、演算
実行部のベクトルレジスタＶｌに記憶部ベクトルデータ
をロードするためのベクトルロード命令がＶＬＤ　　Ｖ
ｌであり、この命令が記憶制御部に送出されると、記憶
制御部は記憶部をアクセスしベクトルレジスタｖ１にデ
ータをロードする。

ｖｌにデータがロードされ始めると、スカラデータとベ
クトルレジスタｖ１との加算命令（ＶＡＤＤ）が演算実
行部に送出される。演算実行部で演算が開始されると、
その結果が格納されるベクトルレジスタｖ２のデータを
記憶部にストアする命令（ＶＳＴ　　Ｖ２）が、ベクト
ルレジスタＶ２に演算結果が書込まれるタイミングを見
て、記憶制御部に送出される。記憶制御部はこの命令が
送出されるとベクトルレジスタｖ２のデータを記憶部に
ストアする。

その次にＶＬＤ　　Ｖ５の指示が記憶制御部に送出され
、ベクトルレジスタｖ５にデータがロードされると、ス
カラデータとベクトルレジスタｖ５との乗算命令（ＶＭ
Ｆ’Ｙ）が演算実行部に送出される。演算実行部で演算
が開始されると、その結果が確定するタイミングを見て
、ＶＳＴ　　Ｖ７の指示が記憶制御部に送出され、乗算
命令の結果が記憶部にストアされる。

即ち、命令はプログラムで指定された順序で解読されて
リソース状態がチエツクされつつ実行指示が送出される
よう制御されている。

処理装置を構成する論理素子が高速になってくると、演
算器も高速になってくる。それと共に、処理装置に接続
される記憶容量は増大されるのが一般であり、よって、
記憶制御部から記憶部のデータをアクセスする絶対時間
は、演算実行部の高速化に比例しては高速化されない。

第５図は、演算器の処理速度が２倍になり、記憶部のデ
ータアクセスは変化しない場合において、第３図の命令
の実行状態を示したものである。

第４図と第５図とを比較すると、第５図の演算実行部の
リソース、即ち加算器や乗算器の使用割合は第４図に比
較して少なく、演算器等の高速化のメリットが生かされ
ないという欠点がある。

また、第４図、第５図の命令列のような場合、記憶部を
アクセスする命令の使用する記憶部のアドレスについて
は、−膜内に先行するベクトルストア命令と後続のベク
トルロード命令間では異なる領域を使用するケースも少
なくない。このような場合には、後続のベクトルロード
命令が先行するベクトルストア命令より先に記憶部をア
クセスして、データをベクトルレジスタヘロードしても
問題はない。

しかしながら、実際には、プログラムで指定される順番
で命令実行指示を送出するために、先行するベクトルス
トア命令の記憶部へのアクセスが終了するまで後続のベ
クトルロード命令の実行が待たされるようになっている
。よって、記憶制御部による記憶部の使用状況に無動作
状態が生じ、記憶部が効率よく使用されていないことに
なり、結果的にプログラムの実行時間が長くなってしま
うという欠点がある。

発明の目的 そこで、本発明はこの様な従来のものの欠点を解決すべ
くなされたものであって、その目的とするところは、記
憶部を効率良く使用してプログラムの実行時間を短縮す
るようにしたベクトルデータ処理方式を提供することに
ある。

発明の構成 本発明によれば、ベクトルロード命令に応答してベクト
ルデータを記憶部から読出してベクトルレジスタへロー
ドし、このロードされたデータを演算処理してこの演算
結果をベクトルストア命令に応答して前記記憶部へスト
アする処理を繰返し行うようにしたベクトルデータ処理
方式であって、前記ベクトルストア命令に応答してスト
ア先の記憶部のアドレスを一時記憶するアドレススタッ
ク手段と、前記ベクトルロード命令に応答してロード元
の記憶部のアドレスと前記アドレススタック手段に格納
されているストア先アドレスとを比較し両者が競合しな
い場合に、前記ロード元からベクトルデータを読出して
一時記憶するデータバッファ手段とを設け、このベクト
ルロード命令に続く演算命令にとって、前記データバッ
ファ手段の格納データが必要となった時に、前記データ
バッファ手段へデータ転送要求を発生するようにしたこ
とを特徴とするベクトルデータ処理方式が得られる。

実施例 次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を示すブロック図である。本
実施例は実行指示制御部１と、記憶制御部２と、記憶部
３と、演算実行部４とを有している。命令レジスタ１１
は実行すべき命令を保持するレジスタである。アドレス
レジスタ１２は当該命令で使用される記憶部３のアドレ
スを保持するレジスタである。

解読器１５は命令レジスタ１１の内容を解読し、第一の
グループの命令（本実施例では、ベクトルストア命令で
あり、以後ベクトルストア命令と記す）ならば、命令ス
タック１３に命令レジスタ１１の命令を格納し、アドレ
ススタック１４にアドレスレジスタ１２のアドレスを格
納する。

命令レジスタ１１の命令の第二のグループの命令（本実
施例では、ベクトルロード命令であり、以後ベクトルロ
ード命令と記す）ならば、アドレススタック１４内の、
先行するベクトルストア命令の使用する記憶部のアドレ
スとアドレスレジスタ１２のアドレス（ベクトルロード
命令の使用する記憶部のアト１／ス）とをアドレスチエ
ツク回路１６で比較する。この比較によりアドレスの競
合が発生しなければ、記憶制御部２へ第二の処理要求１
９（本実施例では、ロードリクエストであり、以後ロー
ドリクエストと記す）とアドレスレジスタ１２の内容を
送出すると共に、命令レジスタ１１の命令を命令スタッ
ク１３へ格納する。

記憶制御部２はロードリクエスト１９を受信すると、記
憶部３をアクセスし、ベクトルデータをデータバッファ
２１に格納する。

命令レジスタ１１の命令が演算命令であれば、その命令
を命令スタック１３に格納する。

命令スタック１３の先頭命令は解読器／競合チエツク回
路１７でリソース状態レジスタ１８と比較される。命令
スタック１３の先頭命令がベクトルストア命令ならば、
ストアするべきベクトルレジスタが先行する命令で読出
し中でないか、または書込みが開始前でなければ、記憶
制御部２に対し第一の処理要求ＩＡ（本実施例では、ス
トアリクエストであり、以後ストアリクエストと記す）
とアドレススタック１４の先頭アドレス（ベクトルスト
アで使用するアドレス）とを送出する。

記憶制御部２はこのストアリクエストＩＡを受信すると
、記憶部３をアクセスし、演算実行部４のベクトルレジ
スタのデータを記憶部３に格納すると共に、このことを
実行指示部１のリソース状態レジスタ１８に通知する。

命令スタック１３の先頭命令がベクトルロード命令なら
ば、ロードすべきベクトルレジスタが先行する命令で書
込み中でなければ、または読出しが開始されているなら
ば、記憶制御部２に対しデータ転送要求ＩＢを送出する
。

記憶制御部２はデータ転送要求ＩＢを受信すると、デー
タバッファ２１に、該当するデータが入り始めたか、あ
るいはすでにデータバッファ２１にデータが格納されて
いるならば、データを演算実行部４のベクトルレジスタ
に対し送り始めると共に、このことを実行指示制御部１
のリソース状態レジスタ１８に通知する。

命令スタック１３の先頭命令が演算命令であれば、解読
器／競合チエツク回路１７でリソース状態レジスタ１８
と比較され、競合がないか、あるいは演算データが準備
されているならば、演算実行部４に対して実行指示を送
出する。

第２図は第３図に示す命令シーケンスを本発明の実施例
で実行した場合のタイムチャートを示したものである。

すなわち、ストア命令（Ｖ　Ｓ　Ｔ）が発生したとき、
記憶部内のストア元のアドレスと、先行するロード命令
（Ｖ　Ｌ　Ｄ）のロード先アドレスとの競合をチエツク
して、競合がない場合に、ストア命令のストア元アドレ
スにより記憶部からベクトルデータを読出しデータバッ
ファ２］に一時格納しておくことにより、後に当該スト
ア命令が実行される際にこのデータバッファ２１よリベ
クトルデータを取出してベクトルレジスタへ転送するよ
うにしている。

こうすることによって、記憶部の空き領域を有効に利用
できるので、ベクトルデータの処理命令列の発生周期を
第２図に示す如く、第４図、５図の従来の発生周期に比
して短くすることが可能になるのである。

発明の効果 本発明によれば、ベクトルストア命令の場合に、記憶部
のストア元のアドレス領域が空いているときに、このア
ドレス領域のベクトルデータを読出して、データバッフ
ァに一時格納しておき、必要なタイミングでこのデータ
バッファからベクトルデータを取出してストア先のベク
トルレジスタへ格納するようにしているので、記憶部の
使用効率が向上し、実質的にメモリアクセスが短くなっ
て、ベクトル処理性能が良好となるという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は第１図
のブロックの動作を示すタイムチャート、第３図はベク
トルデータ処理の例を示す命令シーケンス図、第４図及
び第５図は従来のベクトルデータ処理方式のタイムチャ
ートである。 主要部分の符号の説明 １・・・・・・実行指示制御部 ２・・・・・・記憶制御部 ３・・・・・・記憶部 ４・・・・・・演算実行部 １３・・・・・・命令スタック １４・・・・・・アドレススタック １６・・・・・・アドレス比較器 ２１・・・・・・データバッファ

Claims (1)

【特許請求の範囲】
1. （１）ベクトルロード命令に応答してベクトルデータを
   記憶部から読出してベクトルレジスタへロードし、この
   ロードされたデータを演算処理してこの演算結果をベク
   トルストア命令に応答して前記記憶部へストアする処理
   を繰返し行うようにしたベクトルデータ処理方式であっ
   て、前記ベクトルストア命令に応答してストア先の記憶
   部のアドレスを一時記憶するアドレススタック手段と、
   前記ベクトルロード命令に応答してロード元の記憶部の
   アドレスと前記アドレススタック手段に格納されている
   ストア先アドレスとを比較し両者が競合しない場合に、
   前記ロード元からベクトルデータを読出して一時記憶す
   るデータバッファ手段とを設け、このベクトルロード命
   令に続く演算命令にとって、前記データバッファ手段の
   格納データが必要となった時に、前記データバッファ手
   段へデータ転送要求を発生するようにしたことを特徴と
   するベクトルデータ処理方式。