JPH07191908A - マイクロプロセッサとその制御方法 - Google Patents

Abstract

(57)【要約】 【目的】 レジスタファイルとバッファメモリの間を従
来に比べて広い転送バンド幅の転送手段により接続する
ことを可能とし、これにより高性能化を達成するマイク
ロプロセッサとその制御方法を提案する。 【構成】 本発明のマイクロプロセッサは、レジスタフ
ァイル１１０とバッファメモリ１５０を有し、レジスタ
ファイル１１０はレジスタバンク１２０から構成され
る。またバッファメモリ１５０はレジスタバンク１２０
と同じビット幅を持つバッファライン１６０から構成さ
れる。レジスタファイル１１０とバッファメモリ１５０
はレジスタバンク１２０と同じビット幅を持つ第１のデ
ータ転送手段１８０により接続される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は情報処理システムの中核
をなすマイクロプロセッサに関する。

【０００２】

【従来の技術】一般にマイクロプロセッサは複数個のレ
ジスタを備えており、メインメモリあるいはレジスタ内
のデータを用いて演算処理を施し、演算結果をメインメ
モリあるいはレジスタへ書き込むことによりプログラム
を実行していく。これら複数のレジスタを総称してレジ
スタファイルと呼ぶ。レジスタファイル内のレジスタの
総数は３２個、すなわち３２ワード程度とするのが普通
である。ＣＩＳＣ（Ｃｏｍｐｌｅｘ Ｉｎｓｔｒｕｃｔ
ｉｏｎ Ｓｅｔ Ｃｏｍｐｕｔｅｒ）アーキテクチャと
呼ばれるアーキテクチャを用いたプロセッサでは、メイ
ンメモリ内のデータを演算命令で指定し、指定されたメ
モリ上のデータを用いて直接演算を実行することが可能
である。一方、ＲＩＳＣ（Ｒｅｄｕｃｅｄ Ｉｎｓｔｒ
ｕｃｔｉｏｎ Ｓｅｔ Ｃｏｍｐｕｔｅｒ）アーキテク
チャもしくはＬｏａｄ／Ｓｔｏｒｅアーキテクチャと呼
ばれるアーキテクチャを用いたマイクロプロセッサは、
メインメモリとレジスタ間の処理をロードとストアに限
っている。すなわち、メインメモリ内のデータに対して
はロード／ストア命令でしかアクセスできない。演算処
理はレジスタ内にロードされたデータを演算命令で指定
して処理を施すことにより行なう。どちらの型のアーキ
テクチャであっても、メインメモリ上のデータへのアク
セスは命令で指定されるワードもしくはそれ以下の単位
で行なわれる。ここでワードとはそのアーキテクチャで
のレジスタの大きさであり、通常３２ｂｉｔないしは６
４ｂｉｔである。

【０００３】マイクロプロセッサのアーキテクチャの如
何を問わず、キャッシュメモリと一般に呼ばれる小規模
のバッファリング用のメモリ（以下バッファメモリと呼
ぶ）がメインメモリとレジスタの間に設けられるのが普
通である。バッファメモリは、小規模なメモリ装置の方
が大規模なメモリ装置よりも高速にアクセス可能である
ことと、メインメモリへのアクセスに局所性が存在する
ことを利用して、プログラムの実行を高速化するために
使用されるものである。これはメインメモリへのアクセ
ス時間がマイクロプロセッサの命令処理時間に比べて大
きく、メインメモリへのアクセス時間が性能低下要因に
なっているために考え出されたものである。一般に、バ
ッファメモリは複数のバッファラインからなっており、
メインメモリ上のあるデータが例えばロード命令などで
アクセスされると、そのデータを含むバッファライン分
の大きさの領域をメインメモリからコピーしてバッファ
メモリ内に保持する。このとき、ロード命令などで実際
にアクセスされたデータは、バッファメモリからレジス
タへロードされる。コピーされたメインメモリ領域をど
のバッファラインに保持するかはそのメインメモリアド
レスの一部を用いて決定される。バッファメモリとレジ
スタの間でのデータ転送の単位は、メインメモリへのア
クセスがワード単位以下に規定されているので、ワード
単位以下に限定される。

【０００４】実行するプログラムが幾つかの手続きから
なっており、それらの手続きの間で手続き呼び出しが行
なわれる場合、従来技術のマイクロプロセッサではレジ
スタファイルの使用にあたって次のような手順を実行す
る必要がある。なお、以下で親手続きとは呼び出す側の
手続き、子手続きとは呼び出された側の手続きを指す。
まず、手続き呼び出し時は、親手続きがレジスタに割り
付けて使用していた変数をメインメモリ内のスタック領
域に退避する必要がある。これは、これらの変数の値が
子手続きにより書き換えられてしまうのを避けるためで
ある。更に親手続きは子手続きに引き渡す引数をレジス
タファイル内、もしくは上記のスタック領域内に書き込
まねばならない。子手続きはこれらの引数を利用して処
理を行なう。手続き呼び出しの終了時には、スタック領
域に退避された親手続きの変数をレジスタに回復する。
このように手続き呼び出しにあたっては、メインメモリ
内のスタック領域へのアクセスが頻繁に生じる。多くの
場合、スタック領域はバッファメモリにコピーされてい
るので、バッファメモリへのアクセスが頻繁に生じるこ
とになる。

【０００５】

【発明が解決しようとする課題】従来技術のマイクロプ
ロセッサの第１の問題点は、レジスタファイルとバッフ
ァメモリ間のデータ転送の転送バンド幅に関するもので
ある。以下これを説明する。

【０００６】従来技術のマイクロプロセッサでは、既に
説明したように、レジスタファイルとバッファメモリ間
のデータの移動は命令で指定された１ワードもしくはそ
れ以下を単位として行なわれる。

【０００７】一方、半導体集積回路技術の進展により、
バッファメモリはマイクロプロセッサの一部としてレジ
スタファイルなどと一緒に一つの集積回路チップに集積
されるようになっている。一般に、ある二つの回路ブロ
ックが別々の集積回路チップに存在する場合と、一つの
集積回路チップに集積された場合とでは、これらの回路
ブロック間の信号転送の転送バンド幅に対する物理的な
制約条件が大きく異なる。別々の集積回路チップに集積
される場合は、これら回路ブロック間の接続経路は集積
回路チップ間の境界を通らなければならない。すなわ
ち、集積回路チップの外部入出力ピンを通らざるを得な
いため、一般にピンネックと呼ばれる問題で、広い転送
バンド幅を確保することは難しい。具体的にいうと、一
つの集積回路チップあたりの外部入出力ピンの本数は１
９９３年の時点で５００本程度であり、今後の実装技術
の進展により次第に多くなっていくことは予想されるも
のの、例えば１桁程度の向上は難しい問題である。ま
た、たとえ外部入出力ピンを増やすことが技術的に可能
であったとしても、これを増やすことにより実装コスト
や消費電力が増大することは避けられない。言い替える
と、別々の集積回路チップ間の転送バンド幅のコストは
非常に高い。一方、同一の集積回路チップ内に集積され
た回路ブロック同士の場合は、一つの集積回路チップ内
に相互の回路ブロック間の接続経路が閉じられるため、
半導体集積回路の微細配線技術を用いることにより、容
易に広い転送バンド幅を確保することが出来る。言い替
えると、同一の集積回路チップ内の信号転送の転送バン
ド幅のコストは非常に安い。より具体的に比較すると、
集積回路チップ内の配線間の間隔は１〜２ミクロン程度
であるのに対し、外部入出力ピン間の間隔は、１００〜
２００ミクロン程度であり、単位転送バンド幅あたりの
面積で二桁の違いがある。

【０００８】従来技術のマイクロプロセッサの第１の問
題点とは、バッファメモリとレジスタファイルが一つの
集積回路チップに集積できるようになり、既に説明した
ように両者の間のデータ転送の転送バンド幅を広げるこ
とが物理的には容易になっているにも関わらず、アーキ
テクチャの制約により転送バンド幅が１ワードの大きさ
に限られているという点である。言い替えると、従来の
マイクロプロセッサ技術は、集積回路技術が未だ未発達
であった時代のものであり、集積回路技術の進展をうま
く利用できないという問題を抱えている。メモリネック
という言葉で一般に言われているように、プロセッサの
性能の向上が、演算器の演算能力よりも、むしろメモリ
からレジスへデータをロードするデータ転送能力により
律速されていることを考え併せると、この問題点を解決
することはマイクロプロセッサをより高性能化する上で
非常に重要であると言える。

【０００９】従来技術のマイクロプロセッサの第２の問
題点は、手続き呼び出しの手順を実行するのに時間が掛
かるという問題である。既に説明した手続き呼びだしの
手順から分かるように、従来技術のマイクロプロセッサ
では、手続き呼びだし時に頻繁にバッファメモリにアク
セスする必要があり、これによりマイクロプロセッサの
性能が低下する。このような問題を解決するために、従
来技術の一つのしてレジスタウィンドウという方式が提
案されている。レジスタウィンドウについては、例え
ば、“Ｃｏｍｐｕｔｅｒ Ａｒｃｈｉｔｅｃｔｕｒｅ：
Ａ Ｑｕａｎｔｉｔａｔｉｖｅ Ａｐｐｒｏａｃｈ，
Ｊｏｈｎ Ｌ．Ｈｅｎｎｅｓｓｙ＆Ｄａｖｉｄ Ａ．Ｐ
ａｔｔｅｒｓｏｎ，Ｍｏｒｇａｎ Ｋａｕｆｍａｎｎ
Ｐｕｂｌｉｓｈｅｒｓ Ｉｎｃ．”等の文献に解説され
ている。以下簡単に説明する。レジスタウィンドウ方式
では、レジスタファイルは幾つかのレジスタウィンドウ
から構成されている。それぞれのレジスタウインドウは
次の４つの部分から構成される。すなわち、左隣のレジ
スタウィンドウと共有する部分、そのレジスタウィンド
ウに固有の部分、右隣のレジスタウィンドウと共有する
部分、レジスタファイル内の全てのレジスタウィンドウ
で共有する部分である。それぞれの手続きはそれぞれ違
ったレジスタウィンドウを使用する。レジスタウィンド
ウ毎に固有の部分が存在するので、この部分に固有の変
数を保持することにより、変数の退避／回復処理を行な
う必要はなくなる。また、隣合うレジスタウィンドウ同
士で共有する部分を用いて、この部分に引数を書き込
み、また読み出すことにより手続き呼び出しにおける引
数の引き渡しを行なうことができる。このようにレジス
タウィンドウ方式をとることにより、手続き呼びだし手
順を実行するにあたってバッファメモリもしくはメイン
メモリへのアクセスが頻繁に起こるという問題を解決す
ることが出来る。

【００１０】しかし、レジスタウィンドウ方式を用いた
手続き呼び出しの場合にも、レジスタウィンドウのオー
バーフロー、アンダーフローという問題が存在する。レ
ジスタファイル中に存在するレジスタウィンドウの数
は、ハードウエアとして実現された数に固定されてしま
う。手続き呼び出しの深さがこの数より深くなってしま
った場合は、レジスタウィンドウのオーバーフローとア
ンダーフローという問題が起きる。このような場合、レ
ジスタウィンドウ方式は、オペレーテイングシステムが
割り込みを起こし、オーバーフロー時にはレジスタウィ
ンドウの記憶内容をメインメモリに退避するという処理
を行ない、アンダーフロー時にはメインメモリに退避さ
れた記憶内容をレジスタウィンドウに回復するとう処理
を行なう。このようなオペレーテイングシステムによる
割り込みは、マイクロプロセッサの実行環境を、実行中
のプログラムからオペレーティングシステムに切替える
などの処理をオーバーヘッドが大きく、マイクロプロセ
ッサの性能低下要因となっている。

【００１１】本発明の目的は、以上のようなマイクロプ
ロセッサの従来技術におけるバッファメモリ及びレジス
タファイルの問題点を統一的に解決することにある。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、本発明によるマイクロプロセッサは、レジスタファ
イルとバッファメモリとを備えたマイクロプロセッサに
おいて、レジスタファイルが複数の互いに独立したレジ
スタバンクと、レジスタバンク選択手段とから構成さ
れ、レジスタバンクがそれぞれ同じ数の複数のレジスタ
から構成されていることと、バッファメモリが複数のバ
ッファラインと、バッファライン選択手段とから構成さ
れ、バッファラインがレジスタバンクと同じビット幅を
持つように構成されていることと、レジスタバンクもし
くはバッファラインのビット幅を持つデータとしてフレ
ームを規定し、またレジスタのビット幅を持つデータと
してワードを規定し、レジスタファイルとバッファメモ
リとの間でフレーム単位、もしくはワード単位以下でデ
ータを相互転送するための第１のデータ転送手段によ
り、バッファメモリとレジスタファイルとが接続されて
いることと、バッファメモリとマイクロプロセッサの外
部に存在するメインメモリとの間でフレーム単位、もし
くはワード単位以下でデータを相互転送するための第２
のデータ転送手段により、バッファメモリとメインメモ
リとが接続されていることを特徴とする。

【００１３】更に、本発明によるマイクロプロセッサ
は、上記のマイクロプロセッサにおいて、第１のデータ
転送手段を、フレームを一度に一括して転送できる転送
バンド幅を持った転送手段とすることを特徴とする。

【００１４】本発明によるマイクロプロセッサの制御方
法は、このような構成に基づくマイクロプロセッサにお
いて、フレームを一意に指定するアドレスとしてフレー
ムアドレスを規定し、またレジスタバンクを一意に指定
する番号としてレジスタバンク番号を規定し、フレーム
アドレスとレジスタバンク番号とを指示し、フレームア
ドレスをバッファライン選択手段に与えることにより指
定されたバッファメモリ内のフレームをバッファメモリ
よりロードし、レジスタバンク番号をレジスタバンク選
択手段に与えることにより選択された前記レジスタバン
クにロードされたフレームを格納することと、フレーム
アドレスとレジスタバンク番号とを指示し、レジスタバ
ンク番号をレジスタバンク選択手段に与えることにより
選択されたレジスタバンクからフレームを読みだし、フ
レームアドレスをレジスタバンク選択手段に与えること
により指定されたバッファメモリ内の前記フレームに読
み出されたフレームをストアすることと、ロードとスト
アの各動作において、フレームアドレスにより指定され
たフレームがバッファメモリ内に存在しない場合、第２
のデータ転送手段を介して、メインメモリからバッファ
メモリへフレームを転送することを特徴とする制御方法
を用いる。

【００１５】更に、本発明によるマイクロプロセッサの
制御方法は、上記のマイクロプロセッサの制御方法にお
いて、親手続きから子手続きを呼び出す手続き呼びだし
の際、親手続きが使用している変数のバッファメモリへ
の退避処理及びレジスタファイルへの回復処理を、フレ
ームを第１のデータ転送手段を介してバッファメモリと
レジスタファイル間でストアおよびロードすることによ
り行ない、前記バッファメモリを介して親手続きから子
手続きへの引数の引き渡しを、引数が書き込まれたフレ
ームを親手続きがバッファメモリにストアし、引数が書
き込まれたフレームを子手続きがレジスタファイルにロ
ードすることにより行なうことを特徴とする制御方法を
用いる。

【００１６】

【作用】本発明のマイクロプロセッサでは、レジスタフ
ァイルとバッファメモリは、同じビット幅を持つレジス
タバンクとバッファラインでそれぞれ構成されている。
レジスタに格納されたデータをワードと呼び、レジスタ
バンクもしくはバッファラインに格納されたデータをフ
レームと呼ぶことにする。同じビット幅を持つため、レ
ジスタバンクに格納されたフレームはそのままバッファ
ラインに格納できるし、またその逆も成り立つ。レジス
タファイルとバッファメモリとを接続する第１のデータ
転送手段は、フレームを一度に一括して転送できるかも
しくはそれに準ずる広い転送バンド幅を持った転送手段
である。本発明では、この第１のデータ転送手段を介し
てフレーム単位でバッファメモリとレジスタファイル間
でデータをロードもしくはストアすることにより、上述
の従来技術の第１の問題点を解決している。

【００１７】更に、本発明ではバッファメモリとレジス
タファイル間の広い転送バンド幅を利用して、手続き呼
び出し手順の高速化を実現できる。すなわち、親手続き
はあるレジスタバンクを指定し、このレジスタバンクに
格納されたフレームをレジスタファイルからバッファメ
モリにストアする。これにより親手続きが使用していた
変数のバッファメモリへの退避を行なう。退避した変数
の回復は、逆に変数を含むフレームをフレーム単位でバ
ッファメモリからレジスタフレームへロードすることに
より実行する。これにより、１ワードずつ退避／回復処
理を行なう従来技術と比べて、手続き呼びだし手順の高
速化を図ることが出来る。更に、この方式では、手続き
呼び出しの深さが深い場合でも従来のレジスタウィンド
ウ方式を用いた場合のような、オペレーティングシステ
ムによる割り込みという問題は生じない。なぜなら、バ
ッファメモリからメインメモリへの退避および回復は全
てハードウェアにより自動的に実行できるからである。
すなわち、変数を記憶したフレームは第１のデータ転送
手段を介してバッファメモリに退避され、このバッファ
メモリに格納し切れなくなったフレームは第２のデータ
転送手段を介してハードウェア管理の下でメインメモリ
に退避される。このように、バッファメモリとレジスタ
フレーム間を広いバンド幅を持つデータ転送手段で結合
し、これを利用して変数の退避／回復処理を行なうこと
により、従来技術の問題点を解決し、手続き呼びだし手
順の高速化を図ることが出来る。

【００１８】

【実施例】図１は本発明によるマイクロプロセッサの一
実施例に関して、本発明に関する部分を示したブロック
構成図である。図１において、本発明の実施例では、一
例として、レジスタファイル１１０は４つのレジスタバ
ンク１２０から構成され、一つのレジスタバンクは８ワ
ードから構成されるものとしている。すなわち、レジス
タファイル１１０を構成するレジスタの総数は一例とし
て３２個であるとしている。図１において、レジスタフ
ァイル１１０は４つのレジスタバンク１２０とレジスタ
バンク番号入力端子１１１から入力されたレジスタバン
ク番号を用いてレジスタバンク１２０を選択するレジス
タバンク選択手段１３０とから構成されており、レジス
タバンク１２０は８個のレジスタ１２５から構成されて
いる。また、バッファメモリ１５０はレジスタバンク１
２０と同じビット幅を持つ複数のバッファライン１６０
とバッファライン選択手段１７０とから構成されてい
る。本実施例では、バッファメモリ１５０としてダイレ
クトマップ方式と一般に呼ばれる方式を採用したものを
一例として示している。バッファライン選択手段１７０
は、フレームアドレス入力手段１５１から入力されるフ
レームアドレスを用いて、フレームを格納すべきもしく
は読み出すべきバッファライン１６０を一意に選択し、
選択されたバッファライン１６０に格納されたフレーム
がフレームアドレスで指定されたものか否かを判断す
る。レジスタファイル１１０とバッファメモリ１５０の
間は第１のデータ転送手段１８０により接続されてい
る。この第１のデータ転送手段１８０はフレームを一度
に一括して転送できるだけの転送バンド幅を持ち、フレ
ームもしくはワード以下を単位としてデータの相方向の
転送を行なう。ここでワード以下とは、一般にマイクロ
プロセッサの処理単位として指定される、ワード、ハー
フワード、バイトなどのことを指す。またバッファメモ
リ１５０とメインメモリ接続端子１９１は第２のデータ
転送手段１９０により接続されている。メインメモリ接
続端子１９１はマイクロプロセッサの外部に存在するメ
インメモリと接続される。

【００１９】図２は図１で示した一実施例のレジスタフ
ァイル１１０とバッファメモリ１５０、及び第１のデー
タ転送手段１８０により詳細な構成の実施例を示すブロ
ック構成図である。本実施例においては、レジスタファ
イル１１０を半導体集積回路のメモリアレイ、特にスタ
ティクＲＡＭを用いて構成している。また本実施例にお
いては１ワードを３２ビット構成としている。図２にお
いて、レジスタファイル１１０内のレジスタバンク１２
０は、ワードを構成する１ビットずつに対応する３２個
のレジスタサブバンク２２０ ０〜２２０ ３１から構
成される。一つのレジスタサブバンク２２０内には、一
つのレジスタバンク１２０を構成するワード数が８ワー
ドであることに対応して、８個のメモリセル２２５が存
在する。メモリセル２２５はワード線２２１とビット線
対２２２に接続されており、ワード線２２１はレジスタ
バンク選択手段１３０の出力につながっている。レジス
タバンク選択手段１３０の入力であるレジスタ番号はレ
ジスタ番号入力端子１１１から入力される。各ビット線
対２２は読みとり／書き込み回路２３５に接続される。
読みとり／書き込み回路２３５はビット線対２２２を介
してフレームもしくはワードを単位としてレジスタファ
イルの読みとり／書き込みを行う。読みとり／書き込み
をどちらの単位で行なうかは、レジスタ選択制御信号入
力端子２１３から入力されるレジスタ選択制御信号をデ
コーダ２３０によりデコードし、読みとり／書き込み回
路２３５に与えることにより指定される。ワード単位で
これを行なう場合、同じくデコーダ２３０からワードの
位置を読みとり／書き込み回路２３５に指定する。な
お、図中でビット線対２２２を太線で示しているが、こ
れは図面の冗長を避けるために細部を省略したことを示
すためのものである。

【００２０】バッファメモリ１５０において、バッファ
ライン１６０は、レジスタバンク１２０の場合と同様
に、３２個のバッファサブライン２６０ ０〜２６０
３１から構成される。一つのバッファサブライン２６０
を構成するメモリセル２６５の数は同様に８個である。
ワード線２６１はバッファライン選択手段１７０に接続
される。バッファライン選択手段１７０は、フレームア
ドレス入力端子１５１から入力されるフレームアドレス
を用いて一つのバッファライン１６０に対応するワード
線２６１を選択する。また、バッファライン選択手段１
７０は選択されたバッファライン１６０が真にフレーム
アドレスにより指定されるものであるかどうかを判断
し、その結果を制御信号として読みとり／書き込み回路
２７５に送る。読みとり／書き込み回路２７５はビット
線対２６２に接続されており、選択されたバッファライ
ン１６０が真にフレームアドレスにより指定されたもの
であった場合、ビット線対２６２を介してフレーム単位
もしくはワード単位でデータの読みとり／書き込みを行
なう。選択されたバッファライン１６０が真にフレーム
アドレスで指定されるものではなかった場合、正しいフ
レームがメインメモリからバッファメモリ１５０に転送
され、バッファライン選択手段１７０で選択されたバッ
ファライン１６０に格納され、その後上と同様な動作を
行なう。このフレームの転送には、図１で示した第２の
データ転送手段１９０が用いられる。 第１のデータ転
送手段１８０は、２５６本のビット転送線２８２により
レジスタファイル１１０内の読みとり／書き込み回路２
３５とバッファメモリ１５０内の読みとり／書き込み回
路２７５とを接続している。一本のビット転送線２８２
は、読みとり／書き込み回路２３５もしくは２７５で読
み出された１ビットの情報を読みとり／書き込み回路２
７５もしくは２３５にそれぞれ互いに転送する。１本の
ビット転送線が一組のビット線対２２２に対応する。こ
れにより、レジスタファイル１１０とバッファメモリ１
５０間で２５６ビットという広いバンド幅のデータ転送
手段を実現している。図２においてビット転送線２８２
はシフト回路２８０を経由している。シフト回路２８０
はフレームもしくはワード以下の単位のデータの転送に
関して以下のように機能する。フレーム単位でデータを
転送する場合は、ビット転送線２８２上の信号をそのま
ま転送する。ワード以下の単位のデータ転送の場合は、
要求されたワード以下のデータが要求された位置に転送
されるように横方向にビット転送線２８２上の信号をシ
フトして転送する。フレーム単位で転送するか否かと、
ワード以下の単位で転送を行なう場合のシフト方向とシ
フト幅とはシフト制御信号入力端子２８１から入力され
る。

【００２１】図３は図１に示した本発明によるマイクロ
プロセッサの一実施例を用いて、本発明によるマイクロ
プロセッサの制御方法の実施例を説明するための説明図
である。図３には本発明によるマイクロプロセッサの制
御方式の第１、第２の実施例で使用する命令の一覧と命
令の一覧に使用した略称とが示されている。第１の命令
であるｌｏａｄ ｆｒａｍｅ命令はバッファメモリ１５
０から一つのフレームをレジスタファイル１１０にロー
ドするための命令である。この命令の略称をｌｆとす
る。レジスタバンク番号をｌｆ命令の第１引数として指
定し、フレームアドレスを第２引数、第３引数の組で指
定する。第３引数はフレームアドレスのベースを格納し
たレジスタのレジスタ番号を指定し、このベースに第２
引数で指定される直値を加算してフレームアドレスを求
める。図３中では第３引数を［］でで囲んで示してい
る。このフレームアドレスで指定されたフレームをバッ
ファメモリ１５０からロードし、第１引数で指定された
レジスタバンク１２０に格納する。第２の命令であるｓ
ｔｏｒｅ ｆｒａｍｅ命令はレジスタファイル１１０か
ら一つのフレームをバッファメモリ１５０にストアする
ための命令である。この命令の略称をｓｆとする。ｓｆ
命令の引数の構成はｌｆ命令と同様である。第１引数で
指定されたレジスタバンク１２０に格納されたフレーム
を第２引数、第３引数で指定されたフレームアドレスに
対応するバッファライン１６０にストアする。第３から
第６の命令は従来技術のマイクロプロセッサにも存在す
る命令である。本実施例では、特に米国ＭＩＰＳ社が定
めているＭＩＰＳアーキテクチャと呼ばれるアーキテク
チャで定義されている命令形式にしたがって、これらの
命令を定めている。これらの命令の詳細は、既にあげた
文献“Ｃｏｍｐｕｔｅｒ Ａｒｃｈｉｔｅｃｔｕｒｅ：
Ａ Ｑｕａｎｔｉｔａｔｉｖｅ Ａｐｐｒｏａｃｈ”な
どの文献に記載されているので説明を省略する。なお、
ｊｕｍｐ ａｎｄ ｌｉｎｋ命令は、実行の際、命令の
引数として陽に指定されていない３１番のレジスタに戻
り命令アドレスを書き込むので注意が必要である。

【００２２】図３において、ｌｏａｄ ｆｒａｍｅ命
令、ｓｔｏｒｅ ｆｒａｍｅ命令は、本発明によるマイ
クロプロセッサの制御方法の特徴となる命令である。以
下、例として、ｌｏａｄ ｆｒａｍｅ命令のより詳細な
動作を図１、図２を参照しながら説明する。ｌｏａｄ
ｆｒａｍｅ命令が発行されると、第２引数と第３引数か
ら求められたフレームアドレスがバッファメモリ１５０
のフレームアドレス入力端子１５１から与えられ、バッ
ファライン選択手段１７０により一つのバッファライン
１６０が選択される。選択されたバッファライン１６０
が真にフレームアドレスで指定されたフレームを格納し
ているか否かがバッファライン選択手段１７０によりチ
ェックされ、もしそうであれば、読みとり／書き込み回
路２７５を介してフレームが読み出され、第１のデータ
転送手段１８０を介して一度に一括してレジスタファイ
ル１１０に転送される。指定されたフレームを格納して
いなかった場合は、メインメモリから第２のデータ転送
手段１９０を介してフレームが転送され、このフレーム
をバッファライン１６０に格納し、更にこのフレームを
第１のデータ転送手段１８０を介して一度に一括してレ
ジスタファイル１１０に転送する。一方、ｌｏａｄ ｆ
ｒａｍｅ命令の第１引数のレジスタバンク番号はレジス
タファイル１１０のレジスタバンク入力端子１１１から
入力され、レジスタバンク選択手段１３０によりレジス
タバンク１２０が選択される。この選択されたレジスタ
バンク１２０にバッファメモリ１５０から転送されたフ
レームが格納される。

【００２３】本発明によるマイクロプロセッサの制御方
法では、これらの命令の他にも従来技術のマイクロプロ
セッサで使用されている命令を併用してマイクロプロセ
ッサの制御を行なうが、これらの命令は従来技術により
十分に開示されているので本実施例では説明を省略す
る。

【００２４】図４は、図３に示した命令を用いて本発明
によるマイクロプロセッサの制御方法を示した第１の実
施例の説明図である。図４中左側に示したプログラムコ
ードに対し、既に説明した命令を用いた図中右側の命令
列を生成し、これを用いてマイクロプロセッサを制御す
ることによりプログラムコードを実行する。図４におい
て、プログラムコードはｃ言語で記述されている。この
プログラムコードはそれぞれ８個の要素を持つベクトル
ｘとｙを加算し、その結果をベクトルｚとするものであ
る。また、図４に示した命令列においてＲＢ３、ＲＢ２
等は、それぞれレジスタバンク番号２、レジスタバンク
番号３等を意味する。またＲ８、Ｒ２４等はそれぞれレ
ジスタ番号８、レジスタ番号２４等を意味する。なお、
以下ではレジスタバンク番号２により指定されるレジス
タバンクをレジスタバンク２、レジスタ番号８で指定さ
れるレジスタをレジスタ８などと記載する。更にＲ４は
ｘ［０］のアドレス、Ｒ５はｙ［０］のアドレス、Ｒ６
はｚ［０］のアドレスをそれぞれ保持しているのものと
し、ベクトルｘ、ｙ．ｚはそれぞれフレームの境界に整
列されているものとする。本命令列では、最初にベクト
ルｘとベクトルｙとをレジスタバンク３とレジスタバン
ク２にそれぞれｌｏａｄ ｆｒａｍｅ命令でロードして
いる。次にレジスタバンク３とレジスタバンク２に格納
されたフレームの各ワードに対してａｄｄ命令で加算を
行ない、その結果をレジスタバンク１内の各レジスタに
書き込んでいる。ここで、レジスタ番号とレジスタバン
ク番号との対応関係を、レジスタ０からレジスタ７はレ
ジスタバング０に、レジスタ８からレジスタ１５はレジ
スタバンク１に、レジスタ１６からレジスタ２３はレジ
スタバンク２に、レジスタ２４からレジスタ３１はレジ
スタバンク３に、それぞれ含まれるものとする。最後
に、ｓｔｏｒｅ ｆｒａｍｅ命令を用い、レジスタバン
ク１に記憶されたフレームをベクトルｚにストアする。
このように、本発明のマイクロプロセッサの制御方法
では、フレームを単位として一括してデータのロードも
しくはストアを行なうことにより、ワードを単位とする
場合に比べて、バッファメモリへのアクセスの回数を削
減することが出来る。図４の実施例では、従来技術のマ
イクロプロセッサの制御方法では計２４回のバッファメ
モリアクセスが必要であったのに対し、本発明では計３
回である。 図５は、図３に示した命令を用いて本発明
によるマイクロプロセッサの制御方法を示した第２の実
施例の説明図である。本実施例は、本発明によるマイク
ロプロセッサの制御方法による手続き呼びだし手順を示
したものである。図５中左側に示したｃ言語によるプロ
グラムコードは、ｍａｉｎという手続きからｆｏｏとい
う手続きを呼び出している。ｆｏｏの引数は二つの整数
であり、ｍａｉｎは外部整数変数ｘ、ｙの値をこの引数
として与えている。図中右側に対応する命令列を示し
た。この命令列では変数ｘとｙのアドレスがレジスタ１
６とレジスタ１７に格納されていると仮定する。またレ
ジスタバンク１に格納されたフレームはｍａｉｎが使用
する変数を格納するために使用されていると仮定する。
本命令列では、まずｘとｙをｌｏａｄ ｗｏｒｄ命令で
レジスタバンク２内のレジスタにそれぞれロードする。
次に、ｍａｉｎの使用している変数を退避するために、
レジスタバンク１に格納されたフレームを、Ｒ２９に格
納されたフレームアドレスで指定されるフレームにｓｔ
ｏｒｅ ｆｒａｍｅ命令を用いてストアする。更に、引
数をｆｏｏに引き渡すためにｘとｙが格納されているレ
ジスタバンク２のフレームをＲ３０に格納されたフレー
ムアドレスで指定されるフレームにｓｔｏｒｅ ｆｒａ
ｍｅ命令を用いてストアし、ｊｕｍｐ ａｎｄ ｌｉｎ
ｋ命令でｆｏｏを呼び出す。ｆｏｏはＲ２９で指定され
るフレームアドレスからｌｏａｄ ｆｒａｍｅ命令でフ
レームを呼び出してレジスタバンク１に格納し、ｍａｉ
ｎからの変数を受けとる。ｆｏｏは最後にｊｕｍｐ ｒ
ｅｇｉｓｔｅｒ命令でｍａｉｎに戻り、ｍａｉｎはバッ
ファメモリに退避されたフレームをレジスタバンク２に
ｌｏａｄ ｆｒａｍｅ命令を用いて回復する。なお、こ
こで引数の引り渡しをレジスタだけで行なえる場合は、
本実施例のようにレジスタバンク１に格納されたフレー
ムをバッファメモリにストアせずに、直接ｆｏｏが使用
することも可能である。

【００２５】このように、本発明のマイクロプロセッサ
の制御方法では、フレームを単位として一括してデータ
のロードもしくはストアを行なうことにより、ワードを
単位とする場合に比べて、手続き呼びだし手順を実行す
る際にバッファメモリへのアクセスの回数を減らすこと
が出来る。

【００２６】なお以上説明してきた実施例の中で、図１
で示した本発明によるマイクロプロセッサの構成の実施
例では、レジスタファイル１１０とマイクロプロセッサ
内の演算器間の接続について説明を省略したが、これは
接続方法が従来技術により十分に開示されているからで
ある。例えば、図２に示したレジスタファイル１１０の
構成例で、レジスタファイル１１０を構成するメモリを
マルチポートメモリとし、それぞれのポートを演算器へ
データを供給するための読みとりポート、演算結果を格
納するための書き込みポートなどとすれば良い。また、
バッファメモリ１５０の構成方式についても本発明に関
連する部分以外については詳しく触れなかったが、これ
も従来技術により十分に開示されているからである。更
に、図１の実施例では、バッファメモリ１５０の構成と
してダイレクトマップ、レジスタファイル１１０内のワ
ードの数として３２ワード、レジスタバンク１２０の数
として４レジスタバンクなどの例を上げたが、これらは
単なる例であり、他の種々の構成により本発明によるマ
イクロプロセッサを実現することが可能である。

【００２７】

【発明の効果】以上説明してきたように、本発明による
マイクロプロセッサ及びその制御方法により、マイクロ
プロセッサを構成するバッファメモリおよびレジスタフ
ァイル間を広い転送バンドを持つデータ転送手段で接続
し、レジスタバンクもしくはバッファラインのサイズを
持ち、複数のワードの集合からなるデータであるフレー
ムを単位としてロードおよびストアを行なうことによ
り、バッファメモリへのアクセス回数を減らし、マイク
ロプロセッサの性能を向上することが可能となる。特
に、手続き呼びだし手順の実行の際に、フレームを単位
として変数の退避／回復、引数の引り渡し等を行なうこ
とにより、バッファメモリアクセスの回数を減少させる
ことができ、また従来技術であるレジスタウィンドウ方
式の場合のようなウィンドウのオーバーフローに伴うオ
ーバーヘッドの問題もないという効果がある。

【００２８】本発明によるマイクロプロセッサの一実施
例として図２に示した第１のデータ転送手段の構成は、
レジスタファイルとバッファメモリが同一の集積回路チ
ップに集積される場合、如何に容易に広いバンド幅を確
保できるかを示している。図２において、第１の転送手
段１８０を構成するビット転送線２８２は、ビット線対
２２２あるいは２６２あたり一本の割合で配置される。
このように、レジスタファイル１１０とバッファメモリ
１５０を隣合わせに配置し、お互いの間を微細間隔な並
行配線で接続するだけで、第１のデータ転送手段１８０
は実現されている。

【図面の簡単な説明】

【図１】本発明によるマイクロプロセッサの一実施例に
関して、本発明に関わる部分を示したブロック構成図で
ある。

【図２】図１の実施例に示したマイクロプロセッサの、
レジスタファイルとバッファメモリ及びそれらの間の接
続手段のより詳細な構成を示したブロック構成図であ
る。

【図３】本発明によるマイクロプロセッサの制御方法を
説明するための説明図である。

【図４】本発明によるマイクロプロセッサの制御方法の
第１の実施例を示した説明図である。

【図５】本発明によるマイクロプロセッサの制御方法の
第２の実施例を示した説明図である。

【符号の説明】

１１０ レジスタファイル １２０ レジスタバンク １３０ レジスタバンク選択手段 １５０ バッファメモリ １６０ バッファライン １７０ バッファライン選択手段 １８０ 第１のデータ転送手段 １９０ 第２のデータ転送手段 １１１ レジスタバンク番号入力端子 １５１ フレームアドレス入力端子 １９１ メインメモリ接続端子

Claims (4)

【特許請求の範囲】
1. 【請求項１】 レジスタファイルとバッファメモリとを
   備えたマイクロプロセッサにおいて、前記レジスタファ
   イルが複数の互いに独立したレジスタバンクと、レジス
   タバンク選択手段とから構成され、前記レジスタバンク
   がそれぞれ同じ数の複数のレジスタから構成され、前記
   バッファメモリが複数のバッファラインと、バッファラ
   イン選択手段とから構成され、前記バッファラインが前
   記レジスタバンクと同じビット幅を持つよう構成され、
   前記レジスタバンクもしくは前記バッファラインのビッ
   ト幅を持つデータとしてフレームを規定し、また前記レ
   ジスタのビット幅を持つデータとしてワードを規定し、
   前記レジスタファイルと前記バッファメモリとの間で前
   記フレーム単位でデータを相互転送するための第１のデ
   ータ転送手段により、前記バッファメモリと前記レジス
   タファイルとが接続され、前記バッファメモリと前記マ
   イクロプロセッサの外部に存在するメインメモリとの間
   で前記フレーム単位、もしくはワード単位以下でデータ
   を相互転送するための第２のデータ転送手段により、前
   記バッファメモリと前記メインメモリとが接続されてい
   ることを特徴とするマイクロプロセッサ。
2. 【請求項２】 請求項１に記載のマイクロプロセッサに
   おいて、更に、前記第１のデータ転送手段を、前記フレ
   ームを一度に一括して転送できる転送バンド幅を持った
   転送手段とすることを特徴とするマイクロプロセッサ。
3. 【請求項３】 請求項１もしくは２に記載のマイクロプ
   ロセッサにおいて、前記フレームを一意に指定するアド
   レスとしてフレームアドレスを規定し、また前記レジス
   タバンクを一意に指定する番号としてレジスタバンク番
   号を規定し、前記フレームアドレスと前記レジスタバン
   ク番号とを指示し、前記フレームアドレスを前記バッフ
   ァライン選択手段に与えることにより指定された前記バ
   ッファメモリ内の前記フレームを前記バッファメモリよ
   りロードし、前記レジスタバンク番号を前記レジスタバ
   ンク選択手段に与えることにより選択された前記レジス
   タバンクにロードされた前記フレームを格納すること
   と、前記フレームアドレスと前記レジスタバンク番号と
   を指示し、前記レジスタバンク番号を前記レジスタバン
   ク選択手段に与えることにより選択された前記レジスタ
   バンクから前記フレームを読みだし、前記フレームアド
   レスを前記レジスタバンク選択手段に与えることにより
   指定された前記バッファメモリ内の前記フレームに読み
   出された前記フレームをストアすることと、前記ロード
   と前記ストアの各動作において、前記フレームアドレス
   により指定された前記フレームが前記バッファメモリ内
   に存在しない場合、前記第２のデータ転送手段を介し
   て、前記メインメモリから前記バッファメモリへ前記フ
   レームを転送することを特徴とするマイクロプロセッサ
   の制御方法。
4. 【請求項４】 請求項３記載のマイクロプロセッサの制
   御方法において、更に、親手続きから子手続きを呼び出
   す手続き呼びだしの際、前記親手続きが使用している変
   数の前記バッファメモリへの退避処理及び前記レジスタ
   ファイルへの回復処理を、前記フレームを前記第１のデ
   ータ転送手段を介して前記バッファメモリと前記レジス
   タファイル間でストアおよびロードすることにより行な
   い、前記バッファメモリを介した前記親手続きから前記
   子手続きへの引数の引き渡しを、前記引数が書き込まれ
   た前記フレームを前記親手続きが前記バッファメモリに
   ストアし、前記引数が書き込まれた前記フレームを前記
   子手続きが前記レジスタファイルにロードすることによ
   り行なうことを特徴とするマイクロプロセッサの制御方
   法。