JPH01175053A - セグメンテーション方式のデータ処理装置 - Google Patents
セグメンテーション方式のデータ処理装置Info
- Publication number
- JPH01175053A JPH01175053A JP62334743A JP33474387A JPH01175053A JP H01175053 A JPH01175053 A JP H01175053A JP 62334743 A JP62334743 A JP 62334743A JP 33474387 A JP33474387 A JP 33474387A JP H01175053 A JPH01175053 A JP H01175053A
- Authority
- JP
- Japan
- Prior art keywords
- segment
- register
- loaded
- base
- base register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000011218 segmentation Effects 0.000 title claims description 12
- 238000000034 method Methods 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 2
- 210000003127 knee Anatomy 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的コ
（産業上の利用分野）
本発明は二次元のセグメンテーション方式のデータ処理
装置に関する。
装置に関する。
（従来の技術）
まず、第２図を参照して従来のセグメンテーション方式
について説明する。通常、ブタ処理装置において処理さ
れる仕事は、主記憶内の複数個のセグメントを使用して
行われる。ここで、セグメントはプログラムの論理的な
単位で、処理手順命令を含む手続きセグメントや、デー
タのまとまりを含むデータセグメント等がある。各セグ
メントはセグメント記述子により主記憶内のセグメント
の位置と大きさやその他の属性が記述される。
について説明する。通常、ブタ処理装置において処理さ
れる仕事は、主記憶内の複数個のセグメントを使用して
行われる。ここで、セグメントはプログラムの論理的な
単位で、処理手順命令を含む手続きセグメントや、デー
タのまとまりを含むデータセグメント等がある。各セグ
メントはセグメント記述子により主記憶内のセグメント
の位置と大きさやその他の属性が記述される。
各セグメント及びこれを記述するセグメント記述子には
一連のセグメント番号が付与されている。
一連のセグメント番号が付与されている。
ところで、セグメンテーション方式における二次元アド
レス方式とは、上記セグメント番号１１と該セグメント
内のオフセットアドレス１２とのニ元の対となる情報を
与えることにより、該セグメント番号に対応するセグメ
ント記述子１４により与えられるペースアドレスの内容
と上記セグメント内アドレス１２が加算器５２で加算さ
れることにより、メモリアドレスが算出される。これに
より、該メモリアドレスで指定されるアドレスがアクセ
スされる。また、セグメント記述子１４はセグメント番
号順にリスト形式でセグメントテーブル内に格納されて
いるものである。また、セグメント内アドレス１２と上
記セグメント記述子１４に記載されるセグメントのサイ
ズは比較器５３で比較される。そして、セグメント内ア
ドレス１２が上記セグメント記述子１４に記載されるセ
グメントのサイズより大きいと判別された場合にはエラ
ー処理が行われる。
レス方式とは、上記セグメント番号１１と該セグメント
内のオフセットアドレス１２とのニ元の対となる情報を
与えることにより、該セグメント番号に対応するセグメ
ント記述子１４により与えられるペースアドレスの内容
と上記セグメント内アドレス１２が加算器５２で加算さ
れることにより、メモリアドレスが算出される。これに
より、該メモリアドレスで指定されるアドレスがアクセ
スされる。また、セグメント記述子１４はセグメント番
号順にリスト形式でセグメントテーブル内に格納されて
いるものである。また、セグメント内アドレス１２と上
記セグメント記述子１４に記載されるセグメントのサイ
ズは比較器５３で比較される。そして、セグメント内ア
ドレス１２が上記セグメント記述子１４に記載されるセ
グメントのサイズより大きいと判別された場合にはエラ
ー処理が行われる。
また、プログラムからセグメントのアクセスをするには
、セグメント情報をベースレジスタにロードした後、該
ベースレジスタをアドレス修飾に使用してアクセスする
。従って、プログラムが直接指定するセグメント情報と
は、セグメント番号とオフセットアドレスであり、セグ
メント記述子は間接的に参照される。
、セグメント情報をベースレジスタにロードした後、該
ベースレジスタをアドレス修飾に使用してアクセスする
。従って、プログラムが直接指定するセグメント情報と
は、セグメント番号とオフセットアドレスであり、セグ
メント記述子は間接的に参照される。
（発明が解決しようとする問題点）
上記セグメント記述子１４はメモリアクセスのためには
得ておかなければならない情報であるので、データ処理
装置内に連想メモリを設けてセグメント記述子を管理す
る方式もある。しかし、セグメント番号からセグメント
記述子を連想して参照する場合でも、連想メモリの参照
分だけ時間がかかり、高速処理には向かなくなるという
問題点がある。
得ておかなければならない情報であるので、データ処理
装置内に連想メモリを設けてセグメント記述子を管理す
る方式もある。しかし、セグメント番号からセグメント
記述子を連想して参照する場合でも、連想メモリの参照
分だけ時間がかかり、高速処理には向かなくなるという
問題点がある。
そこで、ベースレジスタに対応させてセグメント記述子
レジスタを設けて、ベースレジスタへのセグメント情報
のロード時に対応するセグメント記述子をセグメントテ
ーブルから読み出して該セグメント記述子レジスタにロ
ードする方式がある。
レジスタを設けて、ベースレジスタへのセグメント情報
のロード時に対応するセグメント記述子をセグメントテ
ーブルから読み出して該セグメント記述子レジスタにロ
ードする方式がある。
しかし、この方式では、ベースレジスタのロードには余
計な時間がかかるが、後のアドレス生成時間のロスを減
らす効果があるという問題点もある。
計な時間がかかるが、後のアドレス生成時間のロスを減
らす効果があるという問題点もある。
一般には、デ−タ処理装置内に設けるベースレジスタは
複数個あるため、同数の対応するセグメント記述子レジ
スタが設けられている。
複数個あるため、同数の対応するセグメント記述子レジ
スタが設けられている。
また、セグメント記述子レジスタを持つ場合、頻繁なベ
ースレジスタのロード操作は処理性能の低下をきたす恐
れがある。また、セグメント番号が同一でオフセットの
みが異なる情報のロードが行われたり、サブルーチンコ
ールからの戻りで不必要に退避されていたベースレジス
タ情報が復元されるためにロードされる場合などでは、
同一情報が復元される場合もある。このような場合にも
、ベースレジスタへのロードに附随するセグメント記述
子のロード処理が実行されると、処理効率が悪くなると
いう問題点がある。
ースレジスタのロード操作は処理性能の低下をきたす恐
れがある。また、セグメント番号が同一でオフセットの
みが異なる情報のロードが行われたり、サブルーチンコ
ールからの戻りで不必要に退避されていたベースレジス
タ情報が復元されるためにロードされる場合などでは、
同一情報が復元される場合もある。このような場合にも
、ベースレジスタへのロードに附随するセグメント記述
子のロード処理が実行されると、処理効率が悪くなると
いう問題点がある。
本発明は上記の点に鑑みてなされたもので、その目的は
一５不必要なセグメント記述子を抑制して二次元アドレ
シングの処理効率を向上させることができるセグメンテ
ーション、方式のデータ処理装置を提供することにある
。
一５不必要なセグメント記述子を抑制して二次元アドレ
シングの処理効率を向上させることができるセグメンテ
ーション、方式のデータ処理装置を提供することにある
。
［発明の構成］
（問題点を解決するための手段及び作用）少なくともセ
グメント番号情報を有するベースレジスタを使用してメ
モリのアクセスを行なうベースレジスタへのロード命令
により与えられたセグメント番号により主記憶上に配置
されたセグメントテーブルからセグメント記述子を読み
出し、該ベースレジスタに対応して設けられたセグメン
ト記述子レジスタにロードするように構成されたセグメ
ンテーション方式のデータ処理装置において、ロードさ
れるべきベースレジスタが既に保持しているセグメント
番号部と、命令により新たにロードすべく与えられたセ
グメント番号部とを比較して、該比較器が一致した場合
には上記セグメントテーブルの読み出し処理を省略する
ようにしたセグメンテーション方式のデータ処理装置で
ある。
グメント番号情報を有するベースレジスタを使用してメ
モリのアクセスを行なうベースレジスタへのロード命令
により与えられたセグメント番号により主記憶上に配置
されたセグメントテーブルからセグメント記述子を読み
出し、該ベースレジスタに対応して設けられたセグメン
ト記述子レジスタにロードするように構成されたセグメ
ンテーション方式のデータ処理装置において、ロードさ
れるべきベースレジスタが既に保持しているセグメント
番号部と、命令により新たにロードすべく与えられたセ
グメント番号部とを比較して、該比較器が一致した場合
には上記セグメントテーブルの読み出し処理を省略する
ようにしたセグメンテーション方式のデータ処理装置で
ある。
（実施例）
以下図面を参照して本発明の一実施例に係わるセグメン
テーション方式のデータ処理装置にっいて説明する。第
１図において、２０はベースレジスタのロード命令によ
って与えられるオペランドを保持するレジスタ、３０は
複数のベースレジスタの集合であり、ベースレジスタ番
号でアドレスされるレジスタファイルで構成される。こ
のレジスタ２０はセグメント番号部２１とオフセット部
２２で構成され、ベースレジスタ３０もセグメント番号
部３１とオフセット部３２により構成されている。ここ
で、ベースレジスタのロード命令によって、該命令によ
って指定されたオペランド、すなわちセグメント番号と
オフセット情報がレジスタ２０のセグメント番号部２１
及びオフセット部２２にセットされる。そして、ベース
レジスタのロード命令によってレジスタ２０のセグメン
ト番号部３１にセットされたロードされようとするセグ
メント番号は、ベースレジスタ番号で選択されたレジス
タファイル３０のセグメント番号部３１で保持されてい
るセグメント番号は比較器６０において比較される。こ
の比較器６０の出力が不一致を示せば、メモリ内のセグ
メントテーブル（図示せず）が読み出される処理に起動
が駆けられる。
テーション方式のデータ処理装置にっいて説明する。第
１図において、２０はベースレジスタのロード命令によ
って与えられるオペランドを保持するレジスタ、３０は
複数のベースレジスタの集合であり、ベースレジスタ番
号でアドレスされるレジスタファイルで構成される。こ
のレジスタ２０はセグメント番号部２１とオフセット部
２２で構成され、ベースレジスタ３０もセグメント番号
部３１とオフセット部３２により構成されている。ここ
で、ベースレジスタのロード命令によって、該命令によ
って指定されたオペランド、すなわちセグメント番号と
オフセット情報がレジスタ２０のセグメント番号部２１
及びオフセット部２２にセットされる。そして、ベース
レジスタのロード命令によってレジスタ２０のセグメン
ト番号部３１にセットされたロードされようとするセグ
メント番号は、ベースレジスタ番号で選択されたレジス
タファイル３０のセグメント番号部３１で保持されてい
るセグメント番号は比較器６０において比較される。こ
の比較器６０の出力が不一致を示せば、メモリ内のセグ
メントテーブル（図示せず）が読み出される処理に起動
が駆けられる。
また、図示しないセグメントテーブルから読み出された
セグメント記述子はセグメント記述子レジスタ４０に記
憶される。セグメント記述子レジスタ４０に記憶される
データとしてはベースアドレス、セグメントのサイズ、
属性がそれぞれベースアドレス部４１．サイズ部４２．
属性部４３に記憶される。
セグメント記述子はセグメント記述子レジスタ４０に記
憶される。セグメント記述子レジスタ４０に記憶される
データとしてはベースアドレス、セグメントのサイズ、
属性がそれぞれベースアドレス部４１．サイズ部４２．
属性部４３に記憶される。
そして、上記レジスタファイル３０のオフセット部３２
に記憶されるオフセット及び命令のアドレス部やインデ
ックスレジスタ（図示せず）の内容は加算器５１におい
て加算されてセグメント内アドレス５４が算出される。
に記憶されるオフセット及び命令のアドレス部やインデ
ックスレジスタ（図示せず）の内容は加算器５１におい
て加算されてセグメント内アドレス５４が算出される。
そして、上記セグメント内アドレス５４及び上記ベース
アドレス部４１に記憶されるベースアドレスは加算器５
２において加算されて命令によりアクセスしようとする
メモリアドレスが算出される。さらに、上記セグメント
内アドレス５４及びサイズ部４２に記憶されるセグメ、
ントのサイズは比較器５３において比較され、上記セグ
メント内アドレス５４がセグメントのサイズより大きい
場合にはニー処理が行われる。
アドレス部４１に記憶されるベースアドレスは加算器５
２において加算されて命令によりアクセスしようとする
メモリアドレスが算出される。さらに、上記セグメント
内アドレス５４及びサイズ部４２に記憶されるセグメ、
ントのサイズは比較器５３において比較され、上記セグ
メント内アドレス５４がセグメントのサイズより大きい
場合にはニー処理が行われる。
次に、上記のように構成された本発明の一実施例の動作
について説明する。まず、ベースレジスタのロード命令
において、ロードされるべきベースレジスタの番号がレ
ジスタファイル３０の選択信号３３として与えられる。
について説明する。まず、ベースレジスタのロード命令
において、ロードされるべきベースレジスタの番号がレ
ジスタファイル３０の選択信号３３として与えられる。
該命令で指定されたオペランド、すなわちセグメント番
号とオフセット情報がレジスタ２０にセットされる。そ
して、ロードされようとするセグメント番号２１とロー
ドされるべく選択されたベースレジスタの保持している
セグメント番号とが比較器６０において比較される。こ
こで、この比較器６０により両者が不一致であると判定
された場合には、メモリ内のセグメントテーブルが読み
出されてレジスタファイル３０及びセグメント記述子レ
ジスタ４０の対応するレジスタにロードされる。
号とオフセット情報がレジスタ２０にセットされる。そ
して、ロードされようとするセグメント番号２１とロー
ドされるべく選択されたベースレジスタの保持している
セグメント番号とが比較器６０において比較される。こ
こで、この比較器６０により両者が不一致であると判定
された場合には、メモリ内のセグメントテーブルが読み
出されてレジスタファイル３０及びセグメント記述子レ
ジスタ４０の対応するレジスタにロードされる。
一方、上記比較器６０において、両者が不一致、である
と判定された場合には、該セグメント番号のセグメント
記述子レジスタ４０に既にロードされているため、セグ
メントテーブルの読み出しは省略され、レジスタ２０の
情報が対応するベースレジスタがロードされるだけで、
その命令は終了される。
と判定された場合には、該セグメント番号のセグメント
記述子レジスタ４０に既にロードされているため、セグ
メントテーブルの読み出しは省略され、レジスタ２０の
情報が対応するベースレジスタがロードされるだけで、
その命令は終了される。
［発明の効果］
以」二詳述したように本発明によれば、同一セグメント
番号をもつ情報がベースレジスタにロードされる場合に
、セグメントテーブルへのアクセスを省略するようにし
たので、メモリのアクセス処理の効率を大幅に向上させ
ることができるセグメンテーション方式のデータ処理装
置を提供することができる。
番号をもつ情報がベースレジスタにロードされる場合に
、セグメントテーブルへのアクセスを省略するようにし
たので、メモリのアクセス処理の効率を大幅に向上させ
ることができるセグメンテーション方式のデータ処理装
置を提供することができる。
第１図は本発明の一実施例に係わるセグメンテーション
方式のデータ処理装置を示すブロック図、第２図は従来
のセグメンテーション方式のデータ処理装置を示すブロ
ック図である。 ２０・・・レジスタ、２１・・・セグメント番号部、２
２・・・オフセット部、３０・・・レジスタファイル、
４０・・・セグメ、ント記述子レジスタ、６０・・・比
較器。 出願人代理人 弁理士 鈴江武彦
方式のデータ処理装置を示すブロック図、第２図は従来
のセグメンテーション方式のデータ処理装置を示すブロ
ック図である。 ２０・・・レジスタ、２１・・・セグメント番号部、２
２・・・オフセット部、３０・・・レジスタファイル、
４０・・・セグメ、ント記述子レジスタ、６０・・・比
較器。 出願人代理人 弁理士 鈴江武彦
Claims (1)
- 少なくともセグメント番号情報を有するベースレジスタ
を使用してメモリのアクセスを行なうベースレジスタへ
のロード命令により与えられたセグメント番号により主
記憶上に配置されたセグメントテーブルからセグメント
記述子を読み出し、該ベースレジスタに対応して設けら
れたセグメント記述子レジスタにロードするように構成
されたセグメンテーション方式のデータ処理装置におい
て、ロードされるべきベースレジスタが既に保持してい
るセグメント番号部と、命令により新たにロードすべく
与えられたセグメント番号部とを比較して、該比較器が
一致した場合には上記セグメントテーブルの読み出し処
理を省略するようにしたセグメンテーション方式のデー
タ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62334743A JPH01175053A (ja) | 1987-12-28 | 1987-12-28 | セグメンテーション方式のデータ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62334743A JPH01175053A (ja) | 1987-12-28 | 1987-12-28 | セグメンテーション方式のデータ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01175053A true JPH01175053A (ja) | 1989-07-11 |
Family
ID=18280727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62334743A Pending JPH01175053A (ja) | 1987-12-28 | 1987-12-28 | セグメンテーション方式のデータ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01175053A (ja) |
-
1987
- 1987-12-28 JP JP62334743A patent/JPH01175053A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0148478B1 (en) | A data processor with control of the significant bit lenghts of general purpose registers | |
| JPH0414385B2 (ja) | ||
| US3754218A (en) | Data handling system with relocation capability comprising operand registers adapted therefor | |
| US7404064B2 (en) | Method and device for calculating addresses of a segmented program memory | |
| US4816992A (en) | Method of operating a data processing system in response to an interrupt | |
| JPH01175053A (ja) | セグメンテーション方式のデータ処理装置 | |
| US5819081A (en) | Method of executing a branch instruction of jumping to a subroutine in a pipeline control system | |
| KR960012354B1 (ko) | 마이크로 프로세서 | |
| EP0787326B1 (en) | System and method for processing of memory data and communication system comprising such system | |
| JPH0552539B2 (ja) | ||
| JPH0377137A (ja) | 情報処理装置 | |
| JPS59218569A (ja) | マイクロ・コンピユ−タ | |
| JPH07152574A (ja) | プログラムローディング方式 | |
| JPH0248733A (ja) | 情報処理装置 | |
| JPS61194566A (ja) | ベクトルデ−タ参照制御方式 | |
| JP2576589B2 (ja) | 仮想記憶アクセス制御方式 | |
| JPH03127126A (ja) | 情報処理装置 | |
| JPH05113888A (ja) | マイクロプロセツサユニツト | |
| JPH02173828A (ja) | 割込み処理方式 | |
| JP2000194554A (ja) | 演算処理装置 | |
| JPH03185539A (ja) | データ処理装置 | |
| JPS58215779A (ja) | デ−タ処理装置 | |
| JPH0442328A (ja) | 情報処理装置の割り込み制御方式 | |
| JPS629436A (ja) | マイクロプログラム制御装置 | |
| JPH03158943A (ja) | バッファ記憶・転送方式 |