JPS5969845A - デ−タ駆動制御方式 - Google Patents
デ−タ駆動制御方式Info
- Publication number
- JPS5969845A JPS5969845A JP18110282A JP18110282A JPS5969845A JP S5969845 A JPS5969845 A JP S5969845A JP 18110282 A JP18110282 A JP 18110282A JP 18110282 A JP18110282 A JP 18110282A JP S5969845 A JPS5969845 A JP S5969845A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- processing
- arithmetic
- registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデータ駆動制御方式の情報処′ｆ！Ｊｌ装置に
おける演算結果全格納するレジスタを有する演算器に関
する。
おける演算結果全格納するレジスタを有する演算器に関
する。
いわゆるデータ、駆動制御方式とは演算の対象であるオ
ペランドすなわちデータが全て使用可能になった時その
演算が実行できる、という規則で演算の実行全制御する
ものである。また、演算処理部に入出力するデータには
、そのデータが処理されるべき演算命令、及び処理され
たデータが次に処理されるべき演算に関する情報が含ま
れている。
ペランドすなわちデータが全て使用可能になった時その
演算が実行できる、という規則で演算の実行全制御する
ものである。また、演算処理部に入出力するデータには
、そのデータが処理されるべき演算命令、及び処理され
たデータが次に処理されるべき演算に関する情報が含ま
れている。
これによって、演算処理部にデータが入力された時にそ
のデータ中に含まれた命令に応じた処理全行ない、処理
終了時点で処理されたデータに、次の演算情報を付加し
て出力データとすることの繰り返しで演算が実行されて
いく。
のデータ中に含まれた命令に応じた処理全行ない、処理
終了時点で処理されたデータに、次の演算情報を付加し
て出力データとすることの繰り返しで演算が実行されて
いく。
また、データ１駆動制御方式による演算は入力バスから
演算処理部へのデータ入力に同期して開始され、演算に
関する命令情報は入力データ内に含まれているので演算
を中央で集中制御する必要がない。このため、複数の演
算処理部をバスに接続することにより、多重処理（並列
処理、並行処理）全複雑な制御をせずに行なうことがで
きる。
演算処理部へのデータ入力に同期して開始され、演算に
関する命令情報は入力データ内に含まれているので演算
を中央で集中制御する必要がない。このため、複数の演
算処理部をバスに接続することにより、多重処理（並列
処理、並行処理）全複雑な制御をせずに行なうことがで
きる。
このような従来のデータ駆動制御方式による２項演算は
次のようにして行なわれていた。
次のようにして行なわれていた。
（人手Ｂ）ｘＣ全例として考える。ただし、Ｎ。
Ｂ、Ｃはそれぞれ複数のデータ、いわゆるデータ流であ
るとする。すなわち、（ＡＩ 十Ｂ１） Ｘ Ｃ４゜
Ａ２ 十Ｂ２ ）×Ｃ２・・・・・という演算を行なう
。データ流人、テータ流Ｂが２項待ち合わせによって共
に使用可能になると、加算金あられす命令コード、及び
次の演算情報（Ｃと乗算を行なう）を付方■した入力デ
ータが演算処理部に入力される。命令コードに従って（
Ａ＋Ｂ）が演算されると、演算結果と次の命令情報が出
力される。この（Ａ＋１３）とＣの乗算全行なうには（
Ａ＋Ｂ）全フィードバックするか否かによって次の２つ
の方法が考えられる。
るとする。すなわち、（ＡＩ 十Ｂ１） Ｘ Ｃ４゜
Ａ２ 十Ｂ２ ）×Ｃ２・・・・・という演算を行なう
。データ流人、テータ流Ｂが２項待ち合わせによって共
に使用可能になると、加算金あられす命令コード、及び
次の演算情報（Ｃと乗算を行なう）を付方■した入力デ
ータが演算処理部に入力される。命令コードに従って（
Ａ＋Ｂ）が演算されると、演算結果と次の命令情報が出
力される。この（Ａ＋１３）とＣの乗算全行なうには（
Ａ＋Ｂ）全フィードバックするか否かによって次の２つ
の方法が考えられる。
第１１−ｊ：（Ａ十Ｂ ）を行なった演算処理部の出力
がバスを介して人力に直結されているもう１つの演算処
理部で乗算を行なう方法、第２は同一演算処理部で（Ａ
十Ｂ）ｉフィードバックしてＣと２項待ち合わせして乗
算を行なう方法である。第１の方法の場合、２個の演算
処理部を直結して使用しているために、フィードバック
がなく、データ流の制御のオーバーヘッドが最少で済ん
でいるが、第２の方法の場合、（Ａ十Ｂ）のデータ流を
フィードバックしているために、第１の方法の４／３倍
のデータ流に対する２項待ち合わせ制御が必要となりこ
の制御の能力が処理装置全体の性能に直接影響する。
がバスを介して人力に直結されているもう１つの演算処
理部で乗算を行なう方法、第２は同一演算処理部で（Ａ
十Ｂ）ｉフィードバックしてＣと２項待ち合わせして乗
算を行なう方法である。第１の方法の場合、２個の演算
処理部を直結して使用しているために、フィードバック
がなく、データ流の制御のオーバーヘッドが最少で済ん
でいるが、第２の方法の場合、（Ａ十Ｂ）のデータ流を
フィードバックしているために、第１の方法の４／３倍
のデータ流に対する２項待ち合わせ制御が必要となりこ
の制御の能力が処理装置全体の性能に直接影響する。
また、一般に広く用いられるｎ項の蓄積加算（Ａ１”Ａ
２ ”Ａ２ ”Ａ４−・・＋Ａｎ ） ｋ実行させよう
とすると上記の第１の方法ではｎ−１個もの演算処理部
が必要となり、第２の方法でも第１の方法の２（ｎ−１
）／ｎ倍のデータ流の２項待ち合わせ制御金髪するとい
うようにそれぞれ欠点全有している。
２ ”Ａ２ ”Ａ４−・・＋Ａｎ ） ｋ実行させよう
とすると上記の第１の方法ではｎ−１個もの演算処理部
が必要となり、第２の方法でも第１の方法の２（ｎ−１
）／ｎ倍のデータ流の２項待ち合わせ制御金髪するとい
うようにそれぞれ欠点全有している。
本発明は上記の欠点を克服することを目的としている。
不発明ではデータ内に演算命令と被演算データを有し該
データの到着により演算を開始するように構成された演
算器以外に、複数個のレジスタ並びに前記レジスタ全操
作する操作データを備え、前記演算器に前記操作データ
が到着すると、前記レジスタの内容と前記操作データ内
の被演算データとを処理した後、演算結果を前記レジス
タに格納すること全特徴とする。
データの到着により演算を開始するように構成された演
算器以外に、複数個のレジスタ並びに前記レジスタ全操
作する操作データを備え、前記演算器に前記操作データ
が到着すると、前記レジスタの内容と前記操作データ内
の被演算データとを処理した後、演算結果を前記レジス
タに格納すること全特徴とする。
次に本発明の実廁例について詳細に説明する。
第１図は本発明の一実施例である演算結果待避用レジス
タ全一つだけ用いた２項演算処理装置の概略ブロック図
、第２図は前記処理装置の演算処理の分類を示す図であ
る。
タ全一つだけ用いた２項演算処理装置の概略ブロック図
、第２図は前記処理装置の演算処理の分類を示す図であ
る。
第１図に於いて、０は演算処理部、１は２項待ち合わせ
制御部、２は入力ラッチ、３は命令デコーダ、４及び５
はマルチプレクサ、６は演算器、７は演算結果待避レジ
スタ、８は出方ラッチ、２０から３２はバス、４０から
４４は制御信号線である。
制御部、２は入力ラッチ、３は命令デコーダ、４及び５
はマルチプレクサ、６は演算器、７は演算結果待避レジ
スタ、８は出方ラッチ、２０から３２はバス、４０から
４４は制御信号線である。
不処理装置の動作について次に説明する。
バス２０を介して入力されたデータは２項待ち合わせ制
御部１に於いて、演算の対象となるもう一方のデータと
待ち合わせを行°なう。２つのデータが揃った時点でバ
ス２１を介して、ラッチ信号４０により入力ラッチにラ
ッチされる。ラッチされたデータの構成要素は、次の演
算情報に相当する識別番号（ＩＤ）、命令コード（ＯＰ
Ｃ）、データＮ及びデータＢである。この内、識別番号
は何も処理されずにバス２２を介して通過する。命令コ
ードはバス２３を介して命令デコーダ３に入力され、そ
こでコード解析の結果、命令制御信号線４１から４４が
出力される。信号線４１ば、演算をほどこすデータがバ
ス２５の入力データが、演算結果待避レジスタ７からバ
ス２６を介してフィード・バックされるデータかを選択
するマルチプレクサ４の切りかえ信号である。また、信
号線４２は演算器６に対する演算選択信号、信号線４３
は待避レジスタ７のラッチ信号、信号線４４は、出方す
るデータが演算器６から出力される演算結果（バス２８
）か、待避レジスタの内容（バス３ｏ）がを選択するマ
ルチプレクサ５の切りかえ信号である。
御部１に於いて、演算の対象となるもう一方のデータと
待ち合わせを行°なう。２つのデータが揃った時点でバ
ス２１を介して、ラッチ信号４０により入力ラッチにラ
ッチされる。ラッチされたデータの構成要素は、次の演
算情報に相当する識別番号（ＩＤ）、命令コード（ＯＰ
Ｃ）、データＮ及びデータＢである。この内、識別番号
は何も処理されずにバス２２を介して通過する。命令コ
ードはバス２３を介して命令デコーダ３に入力され、そ
こでコード解析の結果、命令制御信号線４１から４４が
出力される。信号線４１ば、演算をほどこすデータがバ
ス２５の入力データが、演算結果待避レジスタ７からバ
ス２６を介してフィード・バックされるデータかを選択
するマルチプレクサ４の切りかえ信号である。また、信
号線４２は演算器６に対する演算選択信号、信号線４３
は待避レジスタ７のラッチ信号、信号線４４は、出方す
るデータが演算器６から出力される演算結果（バス２８
）か、待避レジスタの内容（バス３ｏ）がを選択するマ
ルチプレクサ５の切りかえ信号である。
この処理装置で行なわれる処理は２項待ち合わせに着目
すると３種類に分けられる。第１は、通常の２項演算、
すなわち２項待ち合わせ制御部１で２つのデータの待ち
合わせを行々い、その２つのデータに対して２項演算を
行なうものである。
すると３種類に分けられる。第１は、通常の２項演算、
すなわち２項待ち合わせ制御部１で２つのデータの待ち
合わせを行々い、その２つのデータに対して２項演算を
行なうものである。
この場合、演算器６のＢ個入力バス２７はマルチプレク
サ４によってバス２５が選択される。
サ４によってバス２５が選択される。
第２の処理は、待避レジスタ７の内容を使用して演算を
行なうものである。この処理の場合、２項待ち合わせ制
御部１に於ける待ち合わせが不要となり、待避レジスタ
７の内容と処理を行なうべきデータが到着次第演算を行
なうことができる。
行なうものである。この処理の場合、２項待ち合わせ制
御部１に於ける待ち合わせが不要となり、待避レジスタ
７の内容と処理を行なうべきデータが到着次第演算を行
なうことができる。
すなわち、入力ラッチ２のデータＢはダミーで演算器７
の１３側入力バス２７にはバス２６が選択される。この
処理は２項待ち合わせ不要であることがら疑似的に単項
演算とみなすことができる。
の１３側入力バス２７にはバス２６が選択される。この
処理は２項待ち合わせ不要であることがら疑似的に単項
演算とみなすことができる。
第３の処理は、単項演算である。２項待ち合わせが不要
なのは第２の処理と同じであるが、演算器６のＢ個入力
そのものがダミーとなる処理で、待避レジスタ７の読み
書きあるいはこの演算処理部を無処理で通過させる場合
である。
なのは第２の処理と同じであるが、演算器６のＢ個入力
そのものがダミーとなる処理で、待避レジスタ７の読み
書きあるいはこの演算処理部を無処理で通過させる場合
である。
上記の分類は２項待ち合わせ１ｃ７ｉｆ目したものであ
るが待避レジスタ７の扱いを含めて処理全体の内容を考
えると第２図のように記述できる。第２図に於ける○印
は、２項演算、擬似単項演算及び単項演算の各演算の入
出力データの種類全示している。入力データは前述した
ように、待ち合わせの要、不要等で異なる。出力データ
の有無及び待避レジスタへの書き込みの有無によって各
演算はさらにタイプＡ、Ｂ、Ｃに分類される。各演算タ
イプＡの処理は演算器出力をそのま筐出力するものであ
る。各演算のタイプＢの処理は演算器出力を待避レジス
タに書き込むのみで、出力バス上の出力データはダミー
である。タイプＣの処理は演算器出力を出力データとし
て出力すると同時に待避レジスタにも書き込むものであ
る。さらに単項演算タイプＤの処理は待避レジスタの内
容ヲ絖みだすもので、データＡの内容もダミーである。
るが待避レジスタ７の扱いを含めて処理全体の内容を考
えると第２図のように記述できる。第２図に於ける○印
は、２項演算、擬似単項演算及び単項演算の各演算の入
出力データの種類全示している。入力データは前述した
ように、待ち合わせの要、不要等で異なる。出力データ
の有無及び待避レジスタへの書き込みの有無によって各
演算はさらにタイプＡ、Ｂ、Ｃに分類される。各演算タ
イプＡの処理は演算器出力をそのま筐出力するものであ
る。各演算のタイプＢの処理は演算器出力を待避レジス
タに書き込むのみで、出力バス上の出力データはダミー
である。タイプＣの処理は演算器出力を出力データとし
て出力すると同時に待避レジスタにも書き込むものであ
る。さらに単項演算タイプＤの処理は待避レジスタの内
容ヲ絖みだすもので、データＡの内容もダミーである。
以上が不発明の動作説明であるが、ｎ項の蓄積加算（Ａ
！＋Ａ２ ＋Ｎａ動・・・・・十Ａｎ）の処理を例に効
果を述べる。２項待ち合わせ制御部１にデータＡ１．デ
ータＡ２がそろうと、２項演算タイプＢの加算命令であ
ることを表わす命令コード及び識別番号とともに入力ラ
ッチ２にラッチされる。命令デコーダからの制御信号に
よってマルチプレクサ４はバス２５側を開き、演算結果
はバス２９を介して待避レジスタ７に格納される。これ
で、（Ａ、、−＋４２）の１直がセットされたことにな
り、Ａ３以降の加算は疑似単項演算タイプＢｉ用いるこ
とができる。すなわち（Ａ＋十・・・・・＋Ａｉ−ｔ
）＋Ａｉ（ただしｉ＝３．４． ・ｏｎ−１） の
処理は、データＮ１が到着次第開始され、マルチプレク
サ４はバス２６側を開き、加算結果はその度待避レジス
タ７上に更新される。そして最後にデータＡｎの加算は
疑似単項演算タイプへを用いて演算結果を出力バス３２
に出力するようにする。こうして、蓄積加算が実行され
るわけだが、従来技術に於ける（ｎ−１）個の演算処理
部を使用した場合と同じ処理時間で演算が終了すること
ができた。また、従来１個の演算処理部で行なった場合
のｎ／２（ｎ−１）倍の処理時間ですむ。
！＋Ａ２ ＋Ｎａ動・・・・・十Ａｎ）の処理を例に効
果を述べる。２項待ち合わせ制御部１にデータＡ１．デ
ータＡ２がそろうと、２項演算タイプＢの加算命令であ
ることを表わす命令コード及び識別番号とともに入力ラ
ッチ２にラッチされる。命令デコーダからの制御信号に
よってマルチプレクサ４はバス２５側を開き、演算結果
はバス２９を介して待避レジスタ７に格納される。これ
で、（Ａ、、−＋４２）の１直がセットされたことにな
り、Ａ３以降の加算は疑似単項演算タイプＢｉ用いるこ
とができる。すなわち（Ａ＋十・・・・・＋Ａｉ−ｔ
）＋Ａｉ（ただしｉ＝３．４． ・ｏｎ−１） の
処理は、データＮ１が到着次第開始され、マルチプレク
サ４はバス２６側を開き、加算結果はその度待避レジス
タ７上に更新される。そして最後にデータＡｎの加算は
疑似単項演算タイプへを用いて演算結果を出力バス３２
に出力するようにする。こうして、蓄積加算が実行され
るわけだが、従来技術に於ける（ｎ−１）個の演算処理
部を使用した場合と同じ処理時間で演算が終了すること
ができた。また、従来１個の演算処理部で行なった場合
のｎ／２（ｎ−１）倍の処理時間ですむ。
また、上述した蓄積加算のように演算結果全中間演算値
として保存しておき、後で取りだして何らかの演算を行
ないたい場合、定数を用いた演算を連続して行なう場合
等に非常に有効なものになってくる。さらに本発明の実
施例には待避レジスタを１つ使用したものを掲げたが、
このレジスタ全複数個使用し、それぞれのレジスタを操
作する命令をもつことによって、レジスタを使用するこ
とを必要とする処理をレジスタの数だけ並列に実。
として保存しておき、後で取りだして何らかの演算を行
ないたい場合、定数を用いた演算を連続して行なう場合
等に非常に有効なものになってくる。さらに本発明の実
施例には待避レジスタを１つ使用したものを掲げたが、
このレジスタ全複数個使用し、それぞれのレジスタを操
作する命令をもつことによって、レジスタを使用するこ
とを必要とする処理をレジスタの数だけ並列に実。
行することが可能になることは明白である。
以上の説明から明らかがように、演算結果をフィードバ
ックしてさらに演算器はどこすような処理を行なう場合
には、本発明によって、フィードバックに伴う２項待ち
合わせ制御が省略され、それに伴って処理時間も短縮で
き、これによって情報処理装置の性能全大幅に改善する
ことができる。
ックしてさらに演算器はどこすような処理を行なう場合
には、本発明によって、フィードバックに伴う２項待ち
合わせ制御が省略され、それに伴って処理時間も短縮で
き、これによって情報処理装置の性能全大幅に改善する
ことができる。
第１図は本発明の実施例を示すブロック図、第２図は演
算処理の分類を示す図である。 Ｏ・・・演算処理部、１・・・・・・２項待ち合わせ制
御部、２ ・・・・入力ラッチ、３・・・・・・命令デ
コーダ、４゜５・・・・・・マルチプレクサ、６・川・
・演算器、７・旧・・待避レジスタ、８・・・・・・出
力ラッチ、２０〜３２・・印・データバス、４０〜４４
・・川・制御信号線。 第 ｆ 図 第２図
算処理の分類を示す図である。 Ｏ・・・演算処理部、１・・・・・・２項待ち合わせ制
御部、２ ・・・・入力ラッチ、３・・・・・・命令デ
コーダ、４゜５・・・・・・マルチプレクサ、６・川・
・演算器、７・旧・・待避レジスタ、８・・・・・・出
力ラッチ、２０〜３２・・印・データバス、４０〜４４
・・川・制御信号線。 第 ｆ 図 第２図
Claims (1)
- データ内に演算命令と被演算データ全有し、該データの
到着により演算を開始するように構成された演算器を有
するデータ駆動型の情報処理装置に於いて、前記演算器
以外に複数個のレジスタ並びに前記レジスタ全操作する
操作データを備え、前記演算器に前記操作データが到着
すると、前記レジスタの内容と前記操作データ内の被演
算データとを演算した後演算結果全前記レジスタに格納
すること全特徴とするデータ駆動制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18110282A JPH0227709B2 (ja) | 1982-10-15 | 1982-10-15 | Deetakudoseigyohoshiki |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18110282A JPH0227709B2 (ja) | 1982-10-15 | 1982-10-15 | Deetakudoseigyohoshiki |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5969845A true JPS5969845A (ja) | 1984-04-20 |
| JPH0227709B2 JPH0227709B2 (ja) | 1990-06-19 |
Family
ID=16094871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18110282A Expired - Lifetime JPH0227709B2 (ja) | 1982-10-15 | 1982-10-15 | Deetakudoseigyohoshiki |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0227709B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61235945A (ja) * | 1985-04-12 | 1986-10-21 | Nec Corp | 乗算器 |
| JPS61235944A (ja) * | 1985-04-12 | 1986-10-21 | Nec Corp | 加減算器 |
| JPH05233853A (ja) * | 1992-02-24 | 1993-09-10 | Sharp Corp | 演算処理装置 |
| WO2007094787A1 (en) | 2006-02-15 | 2007-08-23 | Sensormatic Electronics Corporation | Rf switched rfid multiplexer |
| AU2012216814B2 (en) * | 2006-02-15 | 2015-05-07 | Sensormatic Electronics Llc | RF switched RFID multiplexer |
-
1982
- 1982-10-15 JP JP18110282A patent/JPH0227709B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61235945A (ja) * | 1985-04-12 | 1986-10-21 | Nec Corp | 乗算器 |
| JPS61235944A (ja) * | 1985-04-12 | 1986-10-21 | Nec Corp | 加減算器 |
| JPH05233853A (ja) * | 1992-02-24 | 1993-09-10 | Sharp Corp | 演算処理装置 |
| WO2007094787A1 (en) | 2006-02-15 | 2007-08-23 | Sensormatic Electronics Corporation | Rf switched rfid multiplexer |
| AU2012216814B2 (en) * | 2006-02-15 | 2015-05-07 | Sensormatic Electronics Llc | RF switched RFID multiplexer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0227709B2 (ja) | 1990-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4658355A (en) | Pipeline arithmetic apparatus | |
| EP0205809A2 (en) | Vector processing | |
| JPS6028015B2 (ja) | 情報処理装置 | |
| JPS6313215B2 (ja) | ||
| JPH06124352A (ja) | データ駆動型情報処理装置 | |
| JPH03286332A (ja) | デジタルデータ処理装置 | |
| JPH05150979A (ja) | 即値オペランド拡張方式 | |
| JPS6057467A (ja) | ベクトルデ−タ処理装置 | |
| JPS6142308B2 (ja) | ||
| JPS5969845A (ja) | デ−タ駆動制御方式 | |
| JP2518293B2 (ja) | デ−タフロ−プロセツサ | |
| JPS59114677A (ja) | ベクトル処理装置 | |
| JPS59163671A (ja) | ベクトル処理装置 | |
| JP3088956B2 (ja) | 演算装置 | |
| JPH0588893A (ja) | 並列演算処理装置 | |
| JPS60144874A (ja) | ベクトルデ−タ処理装置 | |
| JPS622363A (ja) | 演算装置 | |
| JPH0354632A (ja) | 演算命令処理装置 | |
| JPH04116726A (ja) | 情報処理装置 | |
| JPH0248770A (ja) | 情報処理装置 | |
| JPS61296435A (ja) | マイクロプログラム制御方式 | |
| JPH0275066A (ja) | ベクトル演算装置 | |
| JPH0752416B2 (ja) | マイクロコンピユ−タ・システム | |
| JPH027139A (ja) | ストアデータレジスタ選択方式 | |
| JPS62102333A (ja) | マイクロプログラム制御方式 |