JPS61296435A - マイクロプログラム制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 マイクロプログラムで制御される１バス構成の演算装置
において、マイクロ命令に外部レジスタ格納フィールド
を設けることにより、同一データを演算回路（ＡＬＵ）
へのソース入力とすると同時に外部レジスタへも格納し
、又は、演算結果をマイクロ命令のディスティネーショ
ンレジスタへ格納すると同時に、外部レジスタへも格納
可能としたものである。

〔産業上の利用分野〕

本発明はマイクロプログラムで制御される１バス構成の
演算装置におけるマイクロ命令の制御方式に関する。

最近のマイクロプロセッサ技術の著しい発展に伴って、
パソコンレベルの小型コンピュータにも、例えば浮動小
数点演算ユニット等の複雑な制御ど。

高速の処理を必要とする機能（演算装置）を付加するこ
とが行われるようになってきた。

この場合、同一データを演算回路（ＡＬＩＩ）へのソー
ス入力とすると同時に、外部レジスタへも格納したり、
又は、演算結果をマイクロ命令のディスティネーション
レジスタへ格納すると同時に、外部レジスタへも格納す
ることが良く行われる。

第３図は、浮動小数点演算における、上記のような演算
例を示した図で、（ａ）は同一データを演算回路（ＡＬ
ＩＪ）へのソース入力とすると同時に７．外部レジスタ
へも格納する例を示しており、（ｂ）は演算結果をマイ
クロ命令のディスティネーションレジスタ、例えば作業
用レジスタへ格納すると同時に、外部１／ジスタへも格
納する例を示している。

本図の（ａ）の例においては、例えば、ソースオペラン
ドである浮動小数点データの加減算等を行う場合、最初
、該データが正規化数か否かは不明であるので、該演算
装置のフローティングレジスタ（ＰＲ）　１１に置数さ
れているソースオペランドを内部バス３．及び、演算部
の演算回路（ＡＬＵ）　２を通して、ワークレジスタ　
（内部レジスタ）（ＷＲ）　２１にフェッチし、該演算
回路（ＡＬＵ）　２において、該オペランドが正規化数
か否がをチェックしまた後２、外部レジスタであるシフ
トレジスタ（ＳＲＯ，５ＲＩ）　１２に転送する方法で
は時間がかがると云う問題がある。

そこで、演算対象のソースオペランドを、該演算部のワ
ークレジスタ（ＷＲ）　２１にフェッチする　（■で示
す）と同時に、シフトレジスタ（ＳＲＯ，５ＲＩ）１２
にも格納する（■で示す）ことにより、正規化数か否か
のチェックの後、シフトレジスタにセットするマイクロ
命令（例えば、ムーブ命令）が削除できることが期待で
きる。

本図（ｂ）の例は、浮動小数点データの乗算を行う場合
を示している。

一般に、ソースオペランドの仮数部は、その最上位ビッ
トの上位に小数点があり、該小数点の上位にある隠れた
ピッｌ−’１’　（これを、Ｈｉｄｄｅｎビットと云う
）があるものとして、このＨｉｄｄｅｎビットを含めた
仮数を用いて乗算を行う必要がある。

従って、上記演算部のワークレジスタ（ＷＲ）　２１に
、該オペランドの仮数部データと、上記旧ｄｄｅｎビッ
トとを、（例えば、イミディエート命令等を用いて）、
ヤめ置数しておき、演算回路（ＡＬＵ）　２で論理和を
とって、以後の乗算処理に使用するオペランドの仮数デ
ータを、マイクロ命令のディスティネーションレジスタ
である作業用レジスタ１４に格納する（■で示す）と同
時に、乗算器の入力レジスタ（Ｘ、Ｙ）　１３にセット
する　（■で示す）ことにより、該作業用レジスタ１４
から１乗算器用の入力レジスタ（Ｘ、Ｙ）　１３へ転送
する為のマイクロステップが削除できることが期待でき
る。

このよ・うに、１バス方式の演算装置においては。

内部レジスタを含む演算部に対して、複数個の外部レジ
スタが接続されており、一般には、該演算部へのソース
オペランドの入力の後で、該外部レジスタに転送したり
、逆に、該演算部での演算結果を、マイクロ命令のディ
スティネーションレジスタに格納した後、外部レジスタ
に転送するよ・うなケースが多いことから、これらの演
算を１オペレーションで行うことができると、該演算装
置での処理能力を、少ないハードウェアで向、Ｊ−させ
ることができる。

〔従来の技術］ マイクロプログラムで制御され１バス構成の演算装置に
おいて、従来の、演算回路（ΔＬＵ）　２へのソースデ
ータの入力と、同じデータの外部レジスタへの格納、又
は演算回路（ＡＬＵ）　２での演算結果の、該マイクロ
命令のディステイネ−シコンレジスタへの格納と、同じ
データの外部レジスタへの格納は、それぞれ２つのオペ
Ｌ／−ジョン（即ち、２つのマイクロ命令の実行）で行
っていた。

上記の従来のマイクロ命令の動作例を模式的に示した図
が第２図であり、（ａ）は１つのデータを演算回路（Ａ
ＬＩＩ）へソース入力する例を示し、（ｂ）は演算結果
を該ディステイネニージョンレジスタへ格納する例を示
している。即ち、 即ち、（ａ）の例においては、マイクロ命令４の外部レ
ジスタアドレスフィールド４１が指定するフローティン
ブレジス、り（ＰＲ）　１１から演算ソースデータを読
み出Ｕ２、演算部に入力して、演算回路（ＡＬＩＪ）　
２．及びワークレジスタ（ｌＴｉｐ）　２１で、当該マ
イク［Ｓ１命令４が指定する演算を実行していた。

（ｂ）の例においては、演算部の演算回路（ＡＬＵ）２
によって１、ワークレジスタ（ＷＲ）　２１から読み出
された内容に対して、当該マイクロ命令４が指定する演
算を実行し、その演算結果を内部バス３を通して、該マ
イクロ命令４の外部レジスタアドレスフィールド４１が
指定するディスティネーションレジスタ、例えば作業用
レジスタ１４に格納していた。

〔発明が解決しようとする問題点〕

従って、従来方式においては、」二記（ａ）の例におい
て、該演算ソースデータを、シフトレジスタ（ＳＲ）　
１２に転送する為には、別の転送の為の専用のマイクロ
命令ステップを実行する必要があった。

又、（ｂ）の例において、演算結果を乗算器のレジスタ
（ＸＹ）　１３にセントする為には、別の転送の為の専
用の”マイクロ命令ステップを実行する必要があった。

本発明は上記従来の欠点に鑑み、４同一デ　タ４演算部
へのソース入力とすると同時に、夕（部１／ジスタへも
格納する。又は演算結果を該マイクＩＩ］命令のディス
ティネーションレジスタへ格納すると同時に、外部レジ
スタへも格納する方法を掃供することを目的とするもの
である。

〔問題点を解決するための手段〕

第１図は本発明の一実施例を模式的に示１７だ図である
。

本発明においては、マイクロ命令４に、従来から設けら
れている外部１／ジスタアドレスフイールド４１の他に
、外部レジスタ格納フィールド４２を設け、該外部レジ
スタ格納フィールド４２が指定する外部レジスタに、演
算のソースデータ、又は演算結果を、同じマイクロ命令
４で同時に格納するように構成する。

〔作用〕

即ち、本発明によれば、マイクロプログラムで制御され
るｌハス構成の演算装置において、マイクロ命令に外部
レジスタ格納フィールドを設けることにより、同一デー
タを演算回路（ＡＬＩＪ）　−のソース入力とすると同
時に外部レジスタへも格納し、又は、演算結果を該マイ
クロ命令のディスティネーション１／ジスタヘ格納する
と同時に、外部レジスタへも格納可能としたものである
ので、転送の為の専用のマイクロ命令ステップを必要と
せず、又、処理のオーハラツブが可能な為、マイクロプ
ログラムステツブ数の削減、及び処理の高速化ができる
効果がある。

〔実施例〕

以下本発明の実施例を図面によって詳述する。

前述の第１図が本発明の一実施例を模式的に示した図で
あって、（ａ）は同一データを演算部へのソース入力と
すると同時に、外部レジスタへ格納する例を示し、（ｂ
）は演算結果を、該マイクロ命令のディスティネーショ
ンレジスタに格納すると同時に外部レジスタへも格納す
る例を示しており、第３図、第２図と同じ符号は同じ対
象物を示し、マイクロ命令４における外部レジスタ格納
フィールド４２．及びその関連回路が本発明を実施する
のに必要な機能ブロックである。

（ａ）同一データを演算部へのソース入力とすると同時
に、外部レジスター、格納する場合。

マイクロ命令４を実行すると、該マイクロ命令４の外部
レジスタアドレスフィールド４１が指定するフローティ
ングレジスタ（１’Ｒ）　１１の内容が読み出され、内
部バス３を通して、演算部の演算回路（ＡＬＵ）　２．
及びワークレジスタ（ＷＲ）　２１に入力され、該ワー
クレジスタ（ＷＲ）　２１　と演算回路（Δ１．Ｕ）２
との間で、当該マイクロ命令４が指示するマイクロ処理
が実行される。

この時、本発明においては、演算ソースデータを、フロ
ーティングレジスタ（ＦＲ）　１１から演算部にソース
入力する時、該マイクロ命令４の外部１／ジスタ格納フ
イールド４２が示す外部レジスタ、例えばシフトレジス
タ（Ｓｌ’ｌ）にも、１オペレーションで格納されるよ
°うに機能する。

従って、前述のように、当該演算装置が浮動小数点演算
装置（フローティングユニット）の場合、演算ソースデ
ータが正規化数か否かが不明であっても、該演算部での
チェック動作と、チェックした後の正規化処理に必要な
シフト動作を行う為のシフトレジスタへの転送動作が、
１つのマイクロ命令で実行できることになる。・ （ｂ）演算結果を、該マイクロ命令のディスティネーシ
ョンレジスタ、例えば作業用レジスタへ格納すると同時
に、外部レジスタへも格納する場合。

マイクロ命令４を実行すると、演算部の演算回路（ＡＬ
ＩＪ）　２によって、ワークレジスタ（ＷＲ）　２１か
ら読み出された内容に対して、当該マイクロ命令４が指
示するマイクロ処理が実行され、その演算結果が、内部
ハス３を通して、該マイクロ命令の外部レジスタアドレ
スフィールド４１が指定する作業用レジスタ１４に格納
される。

この時、本発明においては、該演算結果が、上記マイク
ロ命令４の外部レジスタアドレスフィールド４１が指定
する作業用レジスタ１４のディスティネーションレジス
タ領域に格納されると同時に、外部レジスタ格納フィー
ルド４２が指定する外部レジスタ、例えば、乗算器の入
力レジスタ（ＸＹ）　１３に格納される。

従って、前述のように、浮動小数点データの乗算等の演
算を行う場合、その仮数部データに、Ｈｉｄｄｅｎビッ
トがあるものとして演算する必要があるが、上記のマイ
クロ命令によって、該旧ａｄｅｎビ・７トを含む仮数部
のデータを生成した結果を、該マイクロ命令のディステ
ィネーションレジスタ、例えば作業用レジスタに格納す
る動作と、該仮数部データを乗算処理の為に、乗算器の
入力レジスタ（ＸＹ）　１３へ転送する動作とが、上記
１つのマイクロ命令によって実行できることになる。

このように、本発明においては、マイクロ命令に、外部
レジスタ格納フィールドを設け、そこで指示する外部レ
ジスタに、演算ソースデータ、又は演算結果を、該マイ
クロ命令の本来の処理と同時に１オペレーションで格納
するようにした所に特徴がある。

尚、本発明を実施すると、マイクロ命令に同時格納を必
要とする外部レジスタを指定する為の外部レジスタ格納
フィールドを設ける必要があるが、同時格納の必要があ
る外部レジスタは限られているので、上記フィールドの
幅が大きくなることはなく、本発明を妨げる要因とはな
らない。

〔発明の効果〕

以上、詳細に説明したように、本発明のマイクロプログ
ラム制御方式は、マイクロプログラムで制御される１パ
ス構成の演算装置において、マイクロ命令に外部レジス
タ格納フィールドを設けることにより、同一データを演
算回路（ＡＬＵ）へのソース入力とすると同時に外部レ
ジスタへも格納し、又は、演算結果をディスティネーシ
ョンレジスタへ格納すると同時に、外部レジスタへも格
納可能としたものであるので、転送の為の専用のマイク
ロ命令ステップを必要とせず、又、処理のオーバラップ
が可能な為、マイクロプログラムステップ数の削減、及
び処理の高速化ができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を模式的に示した図。 第２図は従来のマイクロ命令の動作例を模式的に示した
図。 第３図は浮動小数点演算における演算例を示した図。 である。 図面において、 １１ハフローテイングレジスタ（ＦＲ）。 １２はシフトレジスタ（Ｓｉ２Ｏ，ＳＲ１，又は５Ｒ）
１３は乗算器の入力レジスタ（ＸＹ）。 １４は作業用レジスタ。 ２は演算回路（ΔＬＵ）、　　　２１はワークレジスタ
（ＷＲ）　。 ３は内部バス、　　　　４はマイクロ命令。 ４１は外部レジスタアドレスフィールド。 ４２は外部レジスタ格納フィールド。 ■〜■は浮動小数点演算における処理ルートをそれぞれ
示す。 ヘ　　　　Ｃ０ ｒ　　　　　　ｒｎ

Claims (1)

1. 【特許請求の範囲】 マイクロプログラムで制御される１バス構成の演算装置
   において、 該１バスに接続されている演算回路（ＡＬＵ）（２）へ
   の演算ソースデータの入力と、外部レジスタ（１２）へ
   の格納、又は、該演算回路（ＡＬＵ）（２）での演算結
   果の上記マイクロ命令のディスティネーションレジスタ
   への格納と、外部レジスタ（１３）への格納を行うのに
   、 マイクロ命令（４）に独立した外部レジスタ格納フィー
   ルド（４２）を新たに設け、マイクロ命令のディスティ
   ネーションレジスタと、該外部レジスタ格納フィールド
   （４２）で指定する外部レジスタ（１２、１３）に対し
   て、演算のソースデータ、又は演算結果を１オペレーシ
   ョンで格納するように制御することを特徴とするマイク
   ロプログラム制御方式。