JPH11353179A - パイプライン制御デ―タ処理装置における例外の処理 - Google Patents

パイプライン制御デ―タ処理装置における例外の処理

Info

Publication number
JPH11353179A
JPH11353179A JP11133322A JP13332299A JPH11353179A JP H11353179 A JPH11353179 A JP H11353179A JP 11133322 A JP11133322 A JP 11133322A JP 13332299 A JP13332299 A JP 13332299A JP H11353179 A JPH11353179 A JP H11353179A
Authority
JP
Japan
Prior art keywords
exception
instruction
data processing
register
execution unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11133322A
Other languages
English (en)
Inventor
Neal Hinds Christopher
ニール ヒンズ クリストファー
Vivien Jagger David
ビビアン ジャガー デビッド
Terrence Matheny David
ターレンス マシニイ デビッド
Paul Ellwood Matthew
ポール エルウッド マシュー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ARM Ltd
Original Assignee
ARM Ltd
Advanced Risc Machines Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ARM Ltd, Advanced Risc Machines Ltd filed Critical ARM Ltd
Publication of JPH11353179A publication Critical patent/JPH11353179A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
    • G06F9/3865—Recovery, e.g. branch miss-prediction, exception handling using deferred exception handling, e.g. exception flags
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
    • G06F9/3856—Reordering of instructions, e.g. using queues or age tags
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)

Abstract

(57)【要約】 【課題】 複数命令の同時実行時に発生する例外を処理
するデータ処理装置と方法を提供する。 【解決手段】 データ処理装置には実行ユニット２００
と１組の論理例外レジスタ２３０とがある。複数のパイ
プラインステージをもつ該実行ユニットは、第１の命令
の実行中に例外を検出すると、該命令に関連する例外属
性を第１の例外レジスタに格納し、該例外の検出時、パ
イプラインステージ内の残りの全命令の実行を続けると
ともに、前記残りの命令の実行中に例外を検出すると、
前記命令に関連する例外属性を例外レジスタに格納し、
該格納済み例外属性を例外処理ツールに供給して、該第
１の命令と該残りの命令との処理中に発生する例外の回
復時に使用する。起動された例外処理ツールは、パイプ
ラインで実行中の命令から発生する全例外を処理する。
データ処理装置は、前記残りの命令を再実行する必要な
しに、次の命令の実行を続ける。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、データ処理装置に
おける例外の処理方法に関し、より詳細には、実行ユニ
ットの複数のパイプライン・ステージで複数の命令を同
時に実行できる状態のもとで例外を処理するデータ処理
装置と方法に関する。
【０００２】
【発明が解決しようとする課題】データ処理装置では、
特定の処理タスクを実行する１つ以上の専用処理装置が
設けられていることは公知である。たとえば、乗算・累
積演算などの浮動小数点演算を実行するために浮動小数
点ユニットを設けることができる。このような専用処理
装置は、主プロセッサの一部であってもよいし、別のコ
プロセッサの内部に設けられてもよい。
【０００３】このような専用処理装置によって実行され
る演算がいくつかの個々のステップに分解できる場合、
一般に処理装置の内部にいくつかのパイプライン処理ス
テージを設ける。この方法によれば、処理装置の内部で
いくつかの命令を同時に実行することが可能である。命
令がパイプラインに転送されると、処理装置は、その命
令に必要なソースデータをデータ・レジスタファイルか
ら取り出すのが普通であり、その命令が終了すると、所
定のデスティネーション・レジスタに結果データを格納
する。
【０００４】このような命令を実行する場合、デスティ
ネーション・レジスタに適切な結果データが配置される
ことを保証するためには、処理装置によって例外条件を
検出できることが可能であり、そのような状態では、普
通、例外処理ツールを起動してその例外を処理すること
が必要である。
【０００５】しかし、パイプライン制御アーキテクチャ
の場合、パイプラインに後続命令の発行の停止を要求す
るよりも、例外条件が遅れて検出されることがある。そ
のような命令は、終了させるか、再スタートさせなけれ
ばならない。この問題に対処するために、従来技術にお
いていくつかの手法が提供されている。
【０００６】最初に、後続の命令のどれかがパイプライ
ンに入ることが可能になる前に、例外条件を発生するこ
とのあるパイプラインに入っている命令のどれもが終了
することを保証することによって、この問題を回避する
ことができる。このような方法は、モトローラ社のMC68
881チップに採用されたが、ＣＰＵは、現在の命令が終
了すると、次の命令を発行できるにすぎない。
【０００７】これに代わりうる別の方法は、状態フレー
ムと呼ばれるかなり大きい面積のメモリを設けることで
あり、このメモリには、必要に応じて、パイプラインの
中間状態をすべて格納することができる。したがって、
例外条件が検出されたため、その例外を回復するために
例外処理ツールを起動する必要がある場合、例外処理ツ
ールが回復処理を終了したとき、パイプラインが以前の
状態に回復することができるように、パイプラインの全
ステージの状態を状態フレームに格納することができ
る。このような方法は、モトローラ社のMC68040チップ
に採用されていた。この方法には、命令が例外になる
と、パイプラインで現在実行中の後続の命令すべての終
了を妨害するという欠点がある。その上、この手法は、
以前に考察された、命令を１つだけ発行する手法に比較
してかなり複雑であり、例外状態のメモリへのストア、
またはメモリからのロードを処理するため、かなりの時
間を必要とする。
【０００８】従来技術による処理装置で使用されていた
別の方法は、履歴バッファ、または再配置（reorder）
バッファを使用することであった。普通、再配置バッフ
ァは、データ処理装置の全命令ストリームを格納すると
ともに、データ処理装置の適切な処理装置に命令を送っ
た後、その命令と共同して、その命令が実行されたとき
に決定される結果データを再配置バッファに配置する論
理を備えている。各命令が再配置バッファの最低部に達
すると、たとえば、その結果データを適切なデスティネ
ーション・レジスタに格納することによって、各命令は
「用済み（retired）」になる。しかし、例外条件が用
済みになっている命令に関連していると、その例外を回
復するために例外処理ツールが起動される。回復処理の
後に、命令ストリームは、用済みになった命令の直後に
続く命令から再開する。
【０００９】例外条件が発生することはきわめて希なの
で、再配置バッファの性能は非常に良いが、例外が発生
すると、それ以降（その例外が発生した命令を処理中の
処理装置ではない）全処理装置で実行中の後続の命令す
べてが再実行されるので、性能にかなりの打撃があるこ
とは明らかである。その上、再配置バッファは非常に複
雑なので、前に考察した２つの手法のいずれよりもチッ
プ面積が大きい。
【００１０】本発明の目的は、専用処理装置で同時にい
くつかの命令を実行することができる状態で、例外条件
のより効率的な処理を可能にするデータ処理装置とその
方法を提供することである。
【００１１】
【課題を解決する手段】したがって、本発明は以下のデ
ータ処理装置、すなわち、実行ユニットで最高'ｎ'個の
命令が実行中でありうるように、複数の命令を実行する
複数のパイプライン・ステージを含む実行ユニットと、
各例外レジスタが、実行ユニットによる実行中に例外が
検出された命令に関連するいくつかの例外属性（attrib
utes）を格納することができる、少なくとも'ｎ'個の論
理例外レジスタの１組と、第１の命令の実行中に例外が
検出されている場合、（ｉ）前記第１の命令に関連する
前記例外属性を第１の前記例外レジスタに格納し、（i
i）例外が検出されたときにすでにパイプライン・ステ
ージに入っていた残りの命令のどれでもの実行を続ける
実行ユニットであって、前記残りの命令のどれかの実行
中に例外が検出されると、その命令に関連する例外属性
を前記例外レジスタに格納する実行ユニットとを含むデ
ータ処理装置であって、これによって、前記第１の命令
と前記残りの命令との処理中に発生する例外のどれでも
を回復する場合に使用するために、例外レジスタに格納
された例外属性を例外処理ツールに供給することができ
るデータ処理装置を提供する。
【００１２】本発明によれば、例外が検出されると、そ
の例外を発生した命令に関連する例外属性は例外レジス
タに格納されるので、パイプライン・ステージの中の残
りの命令を連続して実行することが可能である。これら
の残りの命令のどれかが例外を発生すると、それらの命
令に関連する例外属性も例外レジスタに格納される。こ
の方法によれば、例外処理ツールが起動すると、例外処
理ツールは、パイプラインで実行された命令から発生す
る例外のどれでもを処理することができる。この方法
は、例外が処理されてしまうと、第１の例外が検出され
たときにパイプラインに存在していた命令のどれでもを
再実行することを必要とせずに、データ処理装置が次の
命令の実行を続けるという利点がある。その上、データ
処理装置の他のどの処理装置も、第１の例外を発生した
命令の後に実行された全命令を再実行する必要がない。
それだけでなく、第１の例外が検出されたときのパイプ
ラインの状態をメモリに格納するためにかなりの時間を
かける必要がない。
【００１３】データ処理装置は、例外属性を格納するた
めに少なくとも'ｎ'個の論理例外レジスタを備えてい
る。これらの論理例外レジスタは、物理的に別のレジス
タに設けてもよいし、少数の大規模論理レジスタの一部
として設けてもよい。たとえば、４つの３２ビット例外
レジスタを、４つの別々の３２ビット・レジスタで設け
てもよいし、あるいは、２つの６４ビット・レジスタに
中に設けてもよい。
【００１４】例外処理ツールは、データ処理装置の一部
として設けてもよいし、別に設けてもよい。好適実施例
では、データ処理装置は、例外レジスタから例外属性を
受信するためと、前記第１の命令と前記残りの命令の処
理中に発生する前記例外を回復するための所定の動作を
適用するために設けられた例外処理ツールを備えてい
る。
【００１５】例外を検出したとき例外処理ツールを起動
しうる方法が多数あることは、当業者には理解できるで
あろう。たとえば、データ処理装置は、例外処理ツール
を起動するために、例外が検出されると直ちに例外信号
を発行してもよい。しかし、好適実施例では、前記第１
の命令で例外が検出されたときに、処理のために別の命
令が実行ユニットに転送されると、データ処理装置は、
前記例外処理ツールを起動する例外信号を発行する。好
適実施例では、例外処理ツールが、前記第１の命令と前
記残りの命令との処理中に発生する例外を回復するため
に使用される所定の動作を終了すると、実行ユニット
は、前記別の命令に対して、命令の処理を開始する。
【００１６】好適実施例では、データ処理装置は、前記
命令を実行するため実行ユニットによって要求されるソ
ースデータと、前記命令の実行後に決定される結果デー
タとを格納する１組のデータ・レジスタをさらに含む。
このような好適実施例では、例外処理ツールは、命令を
実行するときに例外が検出されると、実行ユニットによ
って格納される結果データを、例外処理ツールによって
決定された訂正済みデータで上書きすることが望まし
い。
【００１７】データ処理装置は、実行ユニットによって
実行される命令を解読して、解読された命令を実行ユニ
ットに転送する復号器をさらに備えていることが望まし
い。
【００１８】データ処理装置のいくつかの異なる位置に
実行ユニットを設けることができることは理解できるで
あろう。たとえば、ＣＰＵの算術論理演算ユニット（Ａ
ＬＵ）のように、実行ユニットを主プロセッサの特定の
論理ユニットとして主プロセッサに設けてもよく、別の
コプロセッサに設けてもよい。好適実施例では、データ
処理装置は主プロセッサとコプロセッサとを備えてお
り、コプロセッサは、前記実行ユニットと前記１組の例
外レジスタとを含み、主プロセッサから受信した命令を
実行する。
【００１９】好適実施例では、前記第１の命令における
例外の検出に続いて、処理するために主プロセッサが次
の命令をコプロセッサに送ると、コプロセッサは、主プ
ロセッサに例外信号を発行するが、この例外信号によ
り、主プロセッサは前記例外処理ツールを起動する。
【００２０】例外処理ツールが、ソフトウエアまたはハ
ードウエアで、またはハードウエアおよびソフトウエア
の組み合わせで実現できることは、当業者には理解でき
るであろう。しかし、好適実施例では、例外処理ツール
は、主プロセッサによって実行される例外サポート・コ
ードで実現されている。
【００２１】本発明によれば、コプロセッサは、いかな
るパイプライン処理動作でも実行することができる。し
かし、好適実施例では、コプロセッサは浮動小数点ユニ
ットである。
【００２２】好適実施例では、実行ユニットによる命令
の実行中にいくつかの異なる例外を検出することができ
る。その例外は、たとえば、実行ユニットによって決定
される命令の結果データが所定の数値範囲を超過してい
ることを示すオーバーフロー例外でもよく、そのとき例
外レジスタに格納される例外属性は、少なくとも例外の
型と前記結果データを識別する。
【００２３】これに代わるものとして、その例外は、実
行ユニットによって決定される命令の結果データが、所
定の数値範囲以下であることを示すアンダーフロー例外
でもよく、そのとき例外レジスタに格納される例外属性
は、少なくとも例外の型、前記結果データおよびビット
を丸めるために必要な追加データを識別する。実行ユニ
ットによって適用される丸めを識別するため、または例
外処理ツールによって決定された結果に必要な丸めを計
算するために、これらの丸めビットを使用することがで
きる。
【００２４】別の例外は不当演算例外であり、例外レジ
スタに格納される例外属性は、少なくとも、例外の型、
命令の演算の型、および命令のソースデータを識別す
る。これに代わる例外としては、サポートされていない
オペランド（以下、未サポート・オペランド）例外であ
り、この場合も例外レジスタに格納される例外属性は、
少なくとも、例外の型、命令の演算の型、および命令の
ソースデータを識別する。
【００２５】検出できる例外の別の例は、命令がある数
をゼロで除算しようとしていることを示すゼロによる除
算の例外であり、この場合に例外レジスタに格納される
例外属性は、少なくとも例外の型と、その命令のための
ソースデータの符号情報とを識別する。
【００２６】第２の側面から見ると、本発明は、データ
処理装置を作動させるために以下に示すステップを含む
方法を提供する。すなわち、この方法は、実行ユニット
で同時に最高'ｎ'個の命令が実行中でありうるように、
実行ユニットの複数のパイプライン・ステージで複数の
命令を実行するステップと、各論理例外レジスタが、実
行ユニットによる実行中に例外が検出された命令に関連
するいくつかの例外属性を格納することができる、少な
くとも'ｎ'個の論理例外レジスタを設けるステップと、
第１の命令の実行中に例外が検出された前記第１の命令
に関連する前記例外属性を第１の前記例外レジスタに格
納するステップと、前記例外が検出されたときにすでに
パイプライン・ステージに入っていた残りの命令のどれ
でもの実行を続けるステップと、前記残りの命令のどれ
かの実行中に例外が検出されると、その命令に関連する
例外属性を、前記例外レジスタに格納するステップと、
前記第１の命令と前記残りの命令との処理中に発生する
例外のどれでもを回復するときに使用するために、例外
レジスタに格納された例外属性を例外処理ツールに供給
するステップとを含む。
【００２７】
【発明の実施の形態】添付の図面に示す本発明の好適実
施例を参照し、さらに例のみを示して本発明を説明す
る。
【００２８】図１は、本発明の好適実施例によるデータ
処理装置の各種要素を示すブロック図である。ＣＰＵコ
ア１００は、メモリ１３０またはキャッシュ１２０から
取り出した命令を実行し、これらの命令に必要なデータ
もメモリ１３０またはキャッシュ１２０から取り出され
る。さらにコプロセッサ浮動小数点ユニット（ＦＰＵ）
１１０が設けられているので、ＣＰＵコア１００は、浮
動小数点命令をＣＰＵコアで実行するのではなく、適切
な浮動小数点命令をＦＰＵ１１０に送る。実行された命
令から得られたデータは、ＣＰＵ１００またはＦＰＵ１
１０に設けられたレジスタに格納され、続いてキャッシ
ュ１２０および／またはメモリ１３０に書き込まれる。
さらにデータ処理装置は、入出力（Ｉ／Ｏ）システム１
４０を介して外部装置に接続可能である。
【００２９】次に図２を参照して、本発明の第１の実施
例によるＦＰＵ１１０を詳細に説明する。図示のとお
り、いくつかのパイプライン・ステージを備えた実行ユ
ニット２００が設けられており、この例では、４つのパ
イプライン・ステージＥ１、Ｅ２、Ｅ３、Ｅ４がある。
ＦＰＵ１１０によってＣＰＵ１００から各命令が受信さ
れると、各命令は復号器２１０によって解読された後、
実行ユニット２００に転送される。好適実施例では、Ｆ
ＰＵ１１０は、この段階でＣＰＵ１００に信号を送り返
し、命令がまだ実行されていなくても命令を受信したこ
とを示す。これでＣＰＵ１００は動作を続けることが可
能になる。
【００３０】解読された命令がパイプラインの第１ステ
ージＥ１に入ると、レジスタファイル２４０の適切なレ
ジスタから、その命令を実行するために必要なソースデ
ータが取り出され、命令を実行するために必要な各種ス
テップが実行ユニットのパイプライン・ステージで実行
される。ステージＥ４で命令が終了すると、レジスタフ
ァイル２４０の指定されたデスティネーション・レジス
タに結果データが格納される。好適実施例では、レジス
タファイル２４０に３２個のレジスタがあるが、必要に
応じて、これよりも多いか少ないレジスタを用意すれば
よいことは明らかである。
【００３１】本発明の第１の実施例によれば、実行ユニ
ット２００による実行中に例外が検出された命令に関連
する例外属性を格納するために、いくつかの例外状態レ
ジスタ２３０が設けられている。一例として、結果デー
タが所定の数値範囲を超過した場合、ステージＥ４でオ
ーバーフロー例外が検出される。実行ユニット２００
は、たとえば、仮数部と変更された指数部などのデータ
をデスティネーション・レジスタに格納することができ
るが、デスティネーション・レジスタに格納された結果
データは中間結果にすぎず訂正が必要であることを示す
ため、例外を発生する必要がある。
【００３２】例外が検出されると、いくつかの例外属性
が例外状態レジスタ２３０の第１のレジスタに格納され
る。好適実施例で格納される正確な例外属性については
後で詳細に考察する。
【００３３】例外が検出されてしまうと、別の命令がパ
イプラインに入ることはできないが、パイプライン（た
とえば、ステージＥ１、Ｅ２またはＥ３）ですでに処理
中であった命令はどれでも終了することができる。好適
実施例のＦＰＵ１１０は、復号器２１０でＣＰＵ１００
から別の命令が受信されると、ＣＰＵが例外処理ツール
を起動するように、ＣＰＵに例外信号を返す。好適実施
例では、この例外信号は、この別の命令の受信に応答し
て送られる中止信号（abort signal）の形をなしてい
る。この中止信号によって、ＣＰＵ１００は例外処理ツ
ールを起動する。
【００３４】パイプラインの残りの命令を実行中に、さ
らに例外が検出されると、後でこれらの例外を回復する
ために必要な例外属性も、別の例外状態レジスタ２３０
に格納される。この方法によれば、例外処理ツールが起
動されると、例外処理ツールは、パイプラインによって
実行される命令から発生するいかなる例外でも処理する
ことができる。これは、例外が処理されてしまうと、第
１の例外が検出されたときにパイプラインに存在してい
た命令、または実際にＣＰＵまたは他のプロセッサによ
って処理された別の命令のどれでもを再実行することを
必要とせず、さらに第１の例外が検出された後のパイプ
ラインの状態を格納するために長い遅れを必要とせず
に、データ処理装置が次の命令の実行を継続できるとい
う利点がある。
【００３５】 命令の処理中に検出される例外だでけで
なく、実際に命令が実行される前に、入力例外と呼ぶあ
る種の例外を検出することができる。このような入力例
外の一例が不当演算例外である。したがって、解読され
た命令がパイプラインの第１ステージＥ１に入ると、そ
の命令が例外を発生することが明らかであるか否かを決
定するために、実行ユニットがいくつかのチェックを実
行することが望ましい。このような入力例外が検出され
ると、適切な例外属性が例外状態レジスタ２３０に格納
される。その上、このような入力例外が例外処理ツール
によって処理されることを可能にするためには、その命
令が利用され得る必要がある。図２に示す第２の実施例
では、このことは、解読された命令が実行ユニット２０
０の第１のステージＥ１に転送されるのと同時に、入力
例外レジスタ２２０に格納されている解読された命令に
よって達成される。
【００３６】好適実施例では、ＦＰＵ１１０によって検
出できる例外には、６つの型があって、これらの例外は
例外処理ツールを起動する。これらの例外は、オーバー
フロー（ＯＦ）、アンダーフロー（ＵＦ）、不正確（in
exact：ＩＸ）、不当演算（ＩＯ）、ゼロによる除算
（ＤＺ）および未サポート・オペランド（ＵＯ）であ
る。ＩＯ例外、ＤＺ例外およびＵＯ例外は、命令が実行
される前に検出可能な入力例外であり、好適実施例で
は、ＯＦ例外、ＵＦ例外およびＩＸ例外は、普通、命令
の処理中にステージＥ４で検出されるのが普通である。
これに代わる方法として、たとえば、ソースデータの指
数部を見直すことによって、入力例外としてＯＦ例外お
よびＵＦ例外を検出することができる。
【００３７】例外処理ツールによりこれらの例外を処理
可能にするため、このような例外が検出されるたびに、
以下の情報、すなわち、例外の型（６つの例外の型を指
定するためには３ビットで十分である）と、デスティネ
ーション・レジスタに対するポインタ（３２個のレジス
タのどれかを指定するためには５ビットで十分である）
と、命令の精度の指示（単精度または倍精度を指定する
ために１ビットが必要である）と、ＵＦ例外に必要な丸
めビット（好適実施例では２ビットが必要である）と、
が例外状態レジスタ２３０に格納される。
【００３８】その上、入力例外の場合、入力例外を発生
する命令は入力例外レジスタ２２０に格納される。さら
にＦＰＵ１１０内の（示されていない）汎用制御レジス
タには、ＦＰＵ１１０の実行ユニット２００によって適
用される丸めモード（ＲＭ）の詳細が含まれるので、実
行ユニット２００によってデスティネーション・レジス
タに配置された中間果データを見直す場合、例外処理ツ
ールはＲＭ情報にアクセスするであろう。
【００３９】ＦＰＵ１１０の代替実施例が図３に示され
ているが、図２の実施例と共通の要素は同じ参照番号で
示されている。この実施例では、例外レジスタは、例外
レジスタ３２０の形となり、各例外レジスタは、命令を
格納するための第１の部分３１０と、追加される例外属
性（以下、追加例外属性）を格納するための第２の部分
３００を備えている。
【００４０】復号器２１０によって第１の命令が解読さ
れ、実行ユニット２００に転送されると、この命令は第
１の例外レジスタ３２０の部分３１０にコピーされる
が、図３に示すように、例外レジスタ３２０は、論理的
に最上部の例外レジスタであると考えてよい。第１の命
令がステージＥ１からステージＥ２に移ると、パイプラ
インを通る命令の進行を写像するため、第１の例外レジ
スタの論理的位置が変わり、パイプラインのステージＥ
１に転送される次の命令を格納するために、新しい最上
部の例外レジスタが使用される。例外が検出されずに第
１の命令がパイプラインを通過すると想定すると、レジ
スタファイル２４０の適切なデスティネーション・レジ
スタに結果データが格納され、新しい命令に第１の例外
レジスタを再使用することができる。
【００４１】どれでも特定の命令が例外を発生すると、
追加例外属性を格納するために、対応する例外レジスタ
３２０の第２の部分３００が使用される。図２の説明を
参照すると、同じ情報が必要である。しかし、第１の部
分３１０に格納された命令は、デスティネーション・レ
ジスタに対するポインタに、その命令の精度の指示と操
作符号とをすでに与えているので、第２の部分３００に
格納される必要があるものは、例外の型と、必要な場合
には、ＵＦ例外に必要な丸めビットである。
【００４２】好適実施例では、入力例外はステージＥ１
で検出され、他の例外は、ステージＥ４で検出されるの
が普通である。第１の例外が検出されると、対応する例
外レジスタ３２０の追加部分３００に、第１の例外が格
納される。このとき別の命令をパイプラインに入れるこ
とはできないが、すでにパイプラインに入っていた残り
の命令は終了することができる。命令の終了に成功する
と、どの追加例外属性も対応する例外レジスタ３２０の
追加部分３００に格納されずに、適切なデスティネーシ
ョン・レジスタに結果データが書き戻される。しかし、
これらの残りの命令のどれかが例外を発生すると、必要
な追加例外属性が対応する例外レジスタ３２０の追加部
分３００に格納される。ＦＰＵ１１０によって次の命令
が受信されると、ＣＰＵ１００に中止信号が転送されて
例外処理ツールが起動する。例外処理ツールは、これら
の命令から発生する例外のすべてを処理することができ
る。
【００４３】例外レジスタ３２０は、例外を含んでいる
例外レジスタが相互に隣接して論理的に配置されるよう
に、再配置されることが望ましい。この方法によれば、
例外レジスタ３２０のすべてが例外を含んでいないかぎ
り、例外処理ツールが例外レジスタ３２０をすべて読む
必要はない。その代わり、例外処理ツールが起動される
と、例外処理ツールが、例外を含んでいない例外レジス
タに到達するまで、例外処理ツールは、例外レジスタを
読むことを継続する必要があるにすぎない。残りの例外
レジスタのすべては、例外を含んでいないと想定する。
【００４４】図２または図３の装置のいずれかに適用で
きる第３の実施例として、残りの例外属性を格納する関
連例外レジスタを指定するために使用されているポイン
タを使用して、検出されたすべての例外に対する例外の
型を保持する例外レジスタに、例外の型に関する情報を
個別に格納してもよい。この例では、例外処理ツール
は、例外レジスタ内の各例外の型を交互に見て、必要に
応じて追加例外属性を取り出す。その例外レジスタの空
きフィールドに到達すると直ちに、すべての例外が処理
されてしまっていると考えられ、正規の処理が再開され
る。後で図５を参照して、例外処理ツールの動作を詳細
に考察する。
【００４５】好適実施例のＦＰＵ１１０によって実行さ
れる４ステージ・パイプライン処理の一例が図４に示さ
れている。図４に示されている論理は、結果＝Ｂ＋（Ａ
×Ｃ）のような乗算・累積演算を実行する。この論理
は、入力Ｃを'１'に設定することによって簡単な加算演
算を実行できるし、あるいは入力Ｂを'０'に設定するこ
とによって簡単な乗算演算を実行できる。さらにこのよ
うな論理を補足して除算も実行できるようにすること
は、当業者には理解できるであろう。しかし、説明を簡
単にするために、この追加論理は示されていない。
【００４６】図４に示すように、第１のステージＥ１は
乗算Ａ×Ｃを実行する乗算器２６から構成され、桁上げ
を退避する様式（carry save format）の出力を、ラッ
チ４１０、４２０にそれぞれ供給する。その間に入力Ｂ
がラッチ４００に格納される。次にステージＥ２で、加
算器２８がラッチ４１０、４２０に格納された値を加算
し、結果はラッチ４４０に格納される。また、ステージ
Ｅ２の実行中に入力Ｂがラッチ４３０に格納される。
【００４７】ステージＥ３では、ラッチ４３０、４４０
に格納された値は、両者の値の位置が相互に整列（alig
n）ことを可能にするため、それぞれ整列／シフト論理
３４を通過する。次にこれらの値は加算器３２によって
加算され、結果はラッチ４５０に格納される。次にステ
ージＥ４では、必要な正規化を実行できるようにするた
め、この結果は正規化／シフト論理を通過し、加算器３
６の１つの入力にこの値が供給される。加算器３６のも
う１つの入力は丸める値（rounding value）であり、こ
の丸める値が形成されると、加算器３６の出力はデータ
の丸められた値を表す。この丸める値が形成されるの
は、正規化／シフト論理３４の結果を訂正する調整が必
要な場合である。この加算器からの出力はラッチ４６０
にラッチされる。
【００４８】図５は、本発明の好適実施例による例外処
理ツールによって実行されるステップを示す流れ図であ
る。前述のとおり、例外処理ツールは、ソフトウエアま
たはハードウエアで、またはハードウエアとソフトウエ
アの組み合わせで実現される。しかし、好適実施例で
は、例外処理ツールは、ＣＰＵ１００上で実行するソフ
トウエア・サポート・コード（software support cod
e）で形成される。
【００４９】中止信号を受信すると、ＣＰＵ１００は、
ステップ５００でソフトウエア・サポート・コードを実
行する。サポート・コードは、ステップ５１０で第１の
例外状態レジスタ２３０、３２０を読む。次にステップ
５２０で、その第１の例外状態レジスタの内容によって
正当な例外が示されているか否かが決定される。これ
は、例外の型が例外レジスタに配置されていることを想
定した事例であり、これは少なくとも、第１の反復にお
ける事例である。
【００５０】正当な例外が存在していると想定すると、
ソフトウエア・サポート・コードは、ステップ５４０で
例外の型を決定し、ステップ５５０で適切な例外ルーチ
ンを適用する。好適実施例では、ソフトウエア・サポー
ト・コードは、「バイナリ浮動小数点演算に関するIEEE
規格」、ANSI/IEEE Std754-1985、米国電気電子学会（I
nstitute of Electrical and Electronic Engineers, I
nc.）, ニューヨーク, 100017（以下、IEEE 754-1985規
格と呼ぶ）に準拠しているので、ステップ５５０で適切
なルーチンが適用されIEEE 754-1985で指定された結果
を決定する。したがって、一例として例外がオーバーフ
ロー例外の場合、ソフトウエア・サポート・コードは、
丸めモードに依存してデスティネーション精度（destin
ationprecision）に対して正しく符号がつけられた大き
な数（correctly signedinfinity）、すなわち最大の有
限数（largest finite number）を発生する。
【００５１】次にステップ５６０で、処理中の例外の型
が、ユーザが可能にした（user-enabled）例外であるか
否かが決定される。好適実施例では、ＦＰＵ１１０のレ
ジスタには、（各例外に１つある）いくつかの例外イネ
ーブルビットがあるが、例外イネーブルビットは、浮動
小数点例外を処理するためのIEEE 754-1985仕様書の要
求条件に準拠している。これは、IEEE 754-1985仕様書
によって指定された結果を発生するのではなく、例外を
処理するためユーザ独自の処理コードをユーザが設ける
ことを可能にする。したがって、ユーザによって特定の
型の命令に対するイネーブルビットが設定されている
と、処理はステップ５７０に進み、ここでユーザの処理
コードが呼び出されて例外を処理する。しかし、イネー
ブルビットが設定されないと、処理はステップ５８０に
進み、ここで、ステップ５５０で決定されたIEEE 754-1
985準拠の結果が、デスティネーション・レジスタに書
き込まれる。
【００５２】IEEE 754-1985規格は、どんな特定の例外
の型が発生したか否かを、ユーザが決定できることを要
求している。ユーザが、レジスタで対応するイネーブル
ビットを設定していなかった場合は、事実上、このよう
な例外の処理はユーザに透明であるから、それぞれ特定
の型の例外をサポート・コードが処理する場合に設定さ
れる別の１組の例外状態ビットが、レジスタに与えられ
る。したがって、ステップ５９０で、対応する例外状態
ビットが設定される。たとえば、オーバーフロー例外が
サポート・コードによって処理され、IEEE 754-1985規
格による結果がデスティネーション・レジスタに格納さ
れると、オーバーフローに対する例外状態ビットがレジ
スタに設定される。したがって、後でユーザがレジスタ
を調べると、オーバーフローが発生していることが判
る。
【００５３】上記ステップが実行された後、処理はステ
ップ６００に進み、ここで次の例外状態レジスタが読ま
れる。次に処理はステップ５２０に戻り、ここで、正当
な例外が存在するか否かが決定される。正当な例外が存
在すると、例外状態レジスタに格納されたすべての例外
が処理されてしまうまで、処理が反復される。好適実施
例では、例外レジスタに正当な例外が１つもないことが
読まれると、直ちに処理はステップ５３０に進み、ここ
でソフトウエア・サポート・コード（softwaresupport
code）が出力され、正規の処理が再開される。好適実施
例では、前に考察したとおり、ＦＰＵに中止信号を発行
させる命令（すなわち、最初の例外が検出された後に到
着した第１の命令）を使用して、ＦＰＵは処理を再開す
る。
【００５４】本発明の特定の実施例を説明してきたが、
本発明は特定の実施例に限定されるものではなく、本発
明の範囲内で多数の修正や追加ができることは明らかで
あろう。たとえば、物理的に別のコプロセッサを備えた
ＣＰＵについて好適実施例を説明してきたが、これは必
要な事例ではない。たとえば、浮動小数点ユニットを主
プロセッサ内に設けてもよい。さらに上で考察したレジ
スタファイル、例外状態レジスタ、およびコプロセッサ
によって使用されるその他のレジスタを、コプロセッサ
内に配置する必要はないが、データ処理装置のどこか別
の適切な位置に設けてもよい。さらに、次に示す従属ク
レームの特徴の各種組み合わせは、本発明の範囲を逸脱
することなく、独立クレームの特徴を用いてつくること
ができる。
【図面の簡単な説明】
【図１】本発明の好適実施例によるデータ処理装置の要
素を示すブロック図。
【図２】本発明の第１の実施例によるコプロセッサの要
素を示すブロック図。
【図３】本発明の第２の実施例によるコプロセッサの要
素を示すブロック図。
【図４】いくつかのパイプライン・ステージを備えた実
行ユニットの例を示すブロック図。
【図５】本発明の好適実施例による例外処理ツールによ
って実行されるステップを示すフローチャート。
【符号の説明】
２６ 乗算器 ２８ 加算器 ３０ 整列／シフト論理 ３２ 加算器 ３４ 正規化／シフト論理 ３６ 加算器 １００ ＣＰＵ １１０ ＣＰＵコア １２０ キャッシュ １３０ メモリ １４０ 入出力システム ２００ 実行ユニット ２１０ 復号器 ２２０ 入力例外レジスタ ２３０、３２０ 例外状態レジスタ／例外レジスタ ２４０ レジスタファイル ３００ 例外レジスタの命令格納部 ３１０ 例外レジスタの追加例外属性格納部 ４００、４１０、４２０、４３０、４４０、４５０、４
６０ ラッチ
フロントページの続き (72)発明者 デビッド ターレンス マシニイ アメリカ合衆国 テキサス，オースチン, バックソーン ドライブ 10706 (72)発明者 マシュー ポール エルウッド アメリカ合衆国 テキサス，オースチン, スタッガーブラッシュ ロード 4701，ナ ンバー2034

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 データ処理装置であって、 実行ユニットで最高'ｎ'個の命令が実行中でありうるよ
    うに、複数の命令を実行する複数のパイプライン・ステ
    ージを含む実行ユニットと、 各例外レジスタが、実行ユニットによる実行中に例外が
    検出された命令に関連するいくつかの例外属性を格納す
    ることができる、少なくとも'ｎ'個の論理例外レジスタ
    の１組と、 第１の命令の実行中に例外が検出されている場合、
    （ｉ）前記第１の命令に関連する前記例外属性を第１の
    前記例外レジスタに格納し、（ii）例外が検出されたと
    きにすでにパイプライン・ステージに入っていた残りの
    命令のどれでもの実行を続ける実行ユニットであって、
    前記残りの命令のどれかの実行中に例外が検出される
    と、その命令に関連する例外属性を前記例外レジスタに
    格納する実行ユニットと、を含むデータ処理装置であっ
    て、 これによって、前記第１の命令と前記残りの命令との処
    理中に発生する例外のどれでもを回復する場合に使用す
    るために、例外レジスタに格納された例外属性を例外処
    理ツールに供給することができるデータ処理装置を提供
    する。
  2. 【請求項２】 請求項１記載のデータ処理装置であっ
    て、前記例外レジスタから例外属性を受信するととも
    に、前記第１の命令と前記残りの命令との処理中に発生
    する前記例外を回復するため所定の動作を適用する例外
    処理ツールをさらに含むデータ処理装置。
  3. 【請求項３】 請求項１記載のデータ処理装置におい
    て、前記第１の命令で例外が検出されたとき、実行のた
    め別の命令が実行ユニットに転送されると、前記データ
    処理装置が前記例外処理ツールを起動する例外信号を発
    行する、データ処理装置。
  4. 【請求項４】 請求項３記載のデータ処理装置であっ
    て、前記例外レジスタから前記例外属性を受信するとと
    もに、前記第１の命令と前記残りの命令との処理中に発
    生する前記例外を回復するため所定の動作を適用する例
    外処理ツールをさらに含むデータ処理装置において、前
    記例外処理ツールが前記所定の動作を終了すると、前記
    実行ユニットが前記別の命令を使用して命令を処理する
    ことを開始するデータ処理装置。
  5. 【請求項５】 請求項１記載のデータ処理装置であっ
    て、前記命令を実行するために前記実行ユニットによっ
    て要求されるソースデータと、前記命令を実行した後に
    決定される結果データとを格納する１組のデータ・レジ
    スタをさらに含むデータ処理装置。
  6. 【請求項６】 請求項２記載のデータ処理装置であっ
    て、前記命令を実行するために前記実行ユニットによっ
    て要求されるソースデータと、前記命令を実行した後に
    決定される結果データとを格納する１組のデータ・レジ
    スタと、例外が検出された命令を実行すると、前記実行
    ユニットによって格納された結果データを、例外処理ツ
    ールによって決定され訂正されたデータで上書きする例
    外処理ツールとを、さらに含むデータ処理装置。
  7. 【請求項７】 請求項１記載のデータ処理装置であっ
    て、前記実行ユニットによって実行される命令を解読す
    るとともに、解読された命令を前記実行ユニットに転送
    する復号器をさらに含むデータ処理装置。
  8. 【請求項８】 請求項１記載のデータ処理装置であっ
    て、主プロセッサと、前記実行ユニットと前記１組の例
    外レジスタとをさらに含むとともに、前記主プロセッサ
    から受信した命令を実行するコプロセッサとを、さらに
    含むデータ処理装置。
  9. 【請求項９】 請求項８記載のデータ処理装置におい
    て、前記第１の命令の前記例外の検出に続いて、次に前
    記主プロセッサが実行のため前記コプロセッサに命令を
    送ると、前記コプロセッサが、前記主プロセッサに例外
    信号を発行するデータ処理装置であって、前記例外信号
    により、前記主プロセッサが前記例外処理ツールを起動
    するデータ処理装置。
  10. 【請求項１０】 請求項９記載のデータ処理装置におい
    て、前記例外処理ツールが、前記主プロセッサによって
    実行される例外サポート・コードとして実現されるデー
    タ処理装置。
  11. 【請求項１１】 請求項８記載のデータ処理装置におい
    て、前記コプロセッサが浮動小数点ユニットであるデー
    タ処理装置。
  12. 【請求項１２】 請求項１記載のデータ処理装置におい
    て、前記例外が、前記実行ユニットによって決定される
    前記命令の結果データが所定の数値範囲を超過すること
    を示すオーバーフロー例外であると、前記例外レジスタ
    に格納された例外属性が、少なくとも例外の型と前記結
    果データとを識別するデータ処理装置。
  13. 【請求項１３】 請求項１記載のデータ処理装置におい
    て、前記例外が、前記実行ユニットによって決定される
    前記命令の結果データが所定の数値範囲以下であること
    を示すアンダーフロー例外であると、前記例外レジスタ
    に格納された例外属性が、少なくとも例外の型、前記結
    果データおよび追加的に要求される何らかの丸めビット
    を識別するデータ処理装置。
  14. 【請求項１４】 請求項１記載のデータ処理装置におい
    て、前記例外が不当演算例外であると、前記例外レジス
    タに格納された例外属性が、少なくとも例外の型、命令
    の演算の型および命令のソースデータを識別するデータ
    処理装置。
  15. 【請求項１５】 請求項１記載のデータ処理装置におい
    て、前記例外が不当演算例外であると、前記例外レジス
    タに格納された例外属性が、少なくとも例外の型、命令
    の演算の型および命令のソースデータを識別データ処理
    装置。
  16. 【請求項１６】 請求項１記載のデータ処理装置におい
    て、前記例外が、命令がゼロによる除算をしようとして
    いることを示すゼロによる除算の例外であると、前記例
    外レジスタに格納された前記例外属性が、少なくとも例
    外の型と、前記命令に対するソースデータの符号情報と
    を識別するデータ処理装置。
  17. 【請求項１７】 データ処理装置を作動させる方法であ
    って、 実行ユニットで同時に最高'ｎ'個の命令が実行中であり
    うるように、実行ユニットの複数のパイプライン・ステ
    ージで複数の命令を実行するステップと、 各論理例外レジスタが、実行ユニットによる実行中に例
    外が検出された命令に関連するいくつかの例外属性を格
    納することができる、少なくとも'ｎ'個の論理例外レジ
    スタを設けるステップと、 第１の命令の実行中に例外が検出された前記第１の命令
    に関連する前記例外属性を第１の前記例外レジスタに格
    納するステップと、 前記例外が検出されたときにすでにパイプライン・ステ
    ージに入っていた残りの命令のどれでもの実行を続ける
    ステップと、 前記残りの命令のどれかの実行中に例外が検出される
    と、その命令に関連する例外属性を、前記例外レジスタ
    に格納するステップと、 前記第１の命令と前記残りの命令との処理中に発生する
    例外のどれでもを回復するときに使用するために、例外
    レジスタに格納された例外属性を例外処理ツールに供給
    するステップと、を含む方法。
JP11133322A 1998-05-14 1999-05-13 パイプライン制御デ―タ処理装置における例外の処理 Pending JPH11353179A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/078,595 US6216222B1 (en) 1998-05-14 1998-05-14 Handling exceptions in a pipelined data processing apparatus
US078595 1998-08-31

Publications (1)

Publication Number Publication Date
JPH11353179A true JPH11353179A (ja) 1999-12-24

Family

ID=22145050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11133322A Pending JPH11353179A (ja) 1998-05-14 1999-05-13 パイプライン制御デ―タ処理装置における例外の処理

Country Status (3)

Country Link
US (1) US6216222B1 (ja)
JP (1) JPH11353179A (ja)
GB (1) GB2339312B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6505290B1 (en) * 1997-09-05 2003-01-07 Motorola, Inc. Method and apparatus for interfacing a processor to a coprocessor
US6374345B1 (en) * 1999-07-22 2002-04-16 Advanced Micro Devices, Inc. Apparatus and method for handling tiny numbers using a super sticky bit in a microprocessor
US6842849B2 (en) 2001-05-21 2005-01-11 Arm Limited Locking source registers in a data processing apparatus
US6687690B2 (en) 2001-06-14 2004-02-03 International Business Machines Corporation Employing a combined function for exception exploration in multidimensional data
US7269714B2 (en) * 2001-09-24 2007-09-11 Broadcom Corporation Inhibiting of a co-issuing instruction in a processor having different pipeline lengths
GB2382175A (en) * 2001-11-20 2003-05-21 Hewlett Packard Co Reconfigurable processor
JP2004062309A (ja) * 2002-07-25 2004-02-26 Fujitsu Ltd 不当命令処理方法及びプロセッサ
US7360070B1 (en) * 2003-08-13 2008-04-15 Apple Inc. Specialized processing upon an occurrence of an exceptional situation during the course of a computation
US20060156177A1 (en) * 2004-12-29 2006-07-13 Sailesh Kottapalli Method and apparatus for recovering from soft errors in register files
US20060174089A1 (en) * 2005-02-01 2006-08-03 International Business Machines Corporation Method and apparatus for embedding wide instruction words in a fixed-length instruction set architecture
US7996662B2 (en) * 2005-11-17 2011-08-09 Apple Inc. Floating point status/control register encodings for speculative register field
CN100495322C (zh) * 2006-05-18 2009-06-03 中国科学院计算技术研究所 对预处理微指令发生异常多层嵌套进行处理的设备及方法
CN100385391C (zh) * 2006-05-25 2008-04-30 西北工业大学 嵌入式实时精确异常机制的硬件实现方法
JP2008262437A (ja) * 2007-04-13 2008-10-30 Renesas Technology Corp プロセッサシステムおよび例外処理方法
US7861072B2 (en) * 2007-06-25 2010-12-28 Microsoft Corporation Throwing one selected representative exception among aggregated multiple exceptions of same root cause received from concurrent tasks and discarding the rest
US8146085B2 (en) * 2007-06-25 2012-03-27 Microsoft Corporation Concurrent exception handling using an aggregated exception structure
WO2016014081A1 (en) * 2014-07-25 2016-01-28 Hewlett-Packard Development Company, L.P. Exception handling predicate register
US11216280B2 (en) * 2019-11-26 2022-01-04 Arm Limited Exception interception

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5021945A (en) * 1985-10-31 1991-06-04 Mcc Development, Ltd. Parallel processor system for processing natural concurrencies and method therefor
US5341482A (en) * 1987-03-20 1994-08-23 Digital Equipment Corporation Method for synchronization of arithmetic exceptions in central processing units having pipelined execution units simultaneously executing instructions
US4879676A (en) * 1988-02-29 1989-11-07 Mips Computer Systems, Inc. Method and apparatus for precise floating point exceptions
US5237700A (en) * 1990-03-21 1993-08-17 Advanced Micro Devices, Inc. Exception handling processor for handling first and second level exceptions with reduced exception latency
JP2682232B2 (ja) * 1990-11-21 1997-11-26 松下電器産業株式会社 浮動小数点演算処理装置
US5692169A (en) 1990-12-14 1997-11-25 Hewlett Packard Company Method and system for deferring exceptions generated during speculative execution
US5559977A (en) * 1992-08-04 1996-09-24 Intel Corporation Method and apparatus for executing floating point (FP) instruction pairs in a pipelined processor by stalling the following FP instructions in an execution stage
CA2105806C (en) 1992-09-18 2001-11-20 Paul V. Jeffs Apparatus for implementing interrupts in pipelined processors
EP0649085B1 (en) 1993-10-18 1998-03-04 Cyrix Corporation Microprocessor pipe control and register translation
GB2284493B (en) 1993-12-01 1998-04-01 Intel Corp Exception handling in a processor that performs speculative out-of-order instruction execution
DE4434895C2 (de) * 1993-12-23 1998-12-24 Hewlett Packard Co Verfahren und Vorrichtung zur Behandlung von Ausnahmebedingungen
US5537559A (en) * 1994-02-08 1996-07-16 Meridian Semiconductor, Inc. Exception handling circuit and method
US6006030A (en) * 1995-02-17 1999-12-21 Vlsi Technology, Inc. Microprocessor with programmable instruction trap for deimplementing instructions
US5603047A (en) * 1995-10-06 1997-02-11 Lsi Logic Corporation Superscalar microprocessor architecture
US5740391A (en) 1996-03-01 1998-04-14 Hewlett-Packard Co. Preventing premature early exception signaling with special instruction encoding
US5774711A (en) * 1996-03-29 1998-06-30 Integrated Device Technology, Inc. Apparatus and method for processing exceptions during execution of string instructions
US5748936A (en) * 1996-05-30 1998-05-05 Hewlett-Packard Company Method and system for supporting speculative execution using a speculative look-aside table
US5826070A (en) * 1996-08-30 1998-10-20 International Business Machines Corporation Apparatus and method for maintaining status flags and condition codes using a renaming technique in an out of order floating point execution unit
US5983338A (en) * 1997-09-05 1999-11-09 Motorola, Inc. Method and apparatus for interfacing a processor to a coprocessor for communicating register write information
US5923892A (en) * 1997-10-27 1999-07-13 Levy; Paul S. Host processor and coprocessor arrangement for processing platform-independent code
US6128722A (en) 1998-02-13 2000-10-03 International Business Machines Corporation Data processing system having an apparatus for exception tracking during out-of-order operation and method therefor

Also Published As

Publication number Publication date
GB9907257D0 (en) 1999-05-26
US6216222B1 (en) 2001-04-10
GB2339312A (en) 2000-01-19
GB2339312B (en) 2003-04-02

Similar Documents

Publication Publication Date Title
JP2539199B2 (ja) デジタルプロセッサ制御装置
US4879676A (en) Method and apparatus for precise floating point exceptions
US4745547A (en) Vector processing
JPH11353179A (ja) パイプライン制御デ―タ処理装置における例外の処理
US8103858B2 (en) Efficient parallel floating point exception handling in a processor
US6098167A (en) Apparatus and method for fast unified interrupt recovery and branch recovery in processors supporting out-of-order execution
JPS59114641A (ja) 割込処理装置
JPH07248897A (ja) コンピュータ・システムにおける例外からの回復方法、及びそのための装置
JP2004145903A (ja) スーパースケーラマイクロプロセサ
JPH07160501A (ja) データ処理システム
JPH0792739B2 (ja) 浮動小数点データ正規化方式
US5053986A (en) Circuit for preservation of sign information in operations for comparison of the absolute value of operands
JP2633475B2 (ja) 選択的セーブ方法及びシステム
KR100864890B1 (ko) 데이터 처리장치에서의 소스 레지스터 록킹
US5469552A (en) Pipelined data processor having combined operand fetch and execution stage to reduce number of pipeline stages and penalty associated with branch instructions
US4631672A (en) Arithmetic control apparatus for a pipeline processing system
US6055628A (en) Microprocessor with a nestable delayed branch instruction without branch related pipeline interlocks
US6237076B1 (en) Method for register renaming by copying a 32 bits instruction directly or indirectly to a 64 bits instruction
US5678016A (en) Processor and method for managing execution of an instruction which determine subsequent to dispatch if an instruction is subject to serialization
US5784606A (en) Method and system in a superscalar data processing system for the efficient handling of exceptions
EP0212132A1 (en) Method and digital computer for recovering from errors
EP0306891A2 (en) Pipelined slave protocol for high performance CPU-FPU cluster
US4991130A (en) Normalization control system for floating point arithmetic operation
JP2000235489A (ja) プロセッサ
JP3240660B2 (ja) データ処理装置