JPH0343865A - ベクトル・データ処理装置 - Google Patents

ベクトル・データ処理装置

Info

Publication number
JPH0343865A
JPH0343865A JP17932189A JP17932189A JPH0343865A JP H0343865 A JPH0343865 A JP H0343865A JP 17932189 A JP17932189 A JP 17932189A JP 17932189 A JP17932189 A JP 17932189A JP H0343865 A JPH0343865 A JP H0343865A
Authority
JP
Japan
Prior art keywords
vector
scalar
register
result
summation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17932189A
Other languages
English (en)
Inventor
Chikayuki Katou
加藤 周志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP17932189A priority Critical patent/JPH0343865A/ja
Publication of JPH0343865A publication Critical patent/JPH0343865A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はベクトル・データ処理装置に関し、特にベクト
ル・データの総和演算を行うベクトル・データ処理装置
に関する。
〔従来の技術〕
従来のベクトル・データ処理装置は、数個のベクトル演
算器から成るベクトル演算部内よび選択回路並びに数個
のスカラ・レジスタとスカラ加算器とから成るスカラ演
算部によシ構成されている。
第3図は従来のベクトル・データ処理装置の一例を示す
ブロック図である。
次に従来の技術について第濠図を参照して説明する。
ベクトル演算部137ば、4つのベクトル演算器101
.102,103,104によシ構成されている。各ベ
クトル演算器は、すべて同一の構成なので、ここではベ
クトル演算器101を例にあげて説明する。ベクトル演
算器101内のベクトル・レジスター12,113に格
納されているペクトル・データが線116,117を通
じてベクトル加算器114に供給される。ベクトル加算
器114は、線116,117を通じて供給されたベク
トルデータの総和を行い、結果を線118を通じて出力
する。
ただし、lの総和演算によって出力される結果は、ベク
トル加算器114内で一つに絞られたもので線118を
通じてベクトル・レジスタ115の特定のアドレスに書
き込まれる。次にベクトル・レジスタ115に書き込ま
れた上記の総和演算の結果は、線119を通じて選択回
路105に出力される。
筐た、選択回路105は、線119,120゜121.
122を通じて入力されたベクトル演算器101.10
2,103,104の演算結果を、それぞれ線123,
124,125,126を通じて、ヌカ2演算部138
内のスカラ・レジスタ106゜107.108,109
に格納する。
スカラ演算部138では、スカラ・レジスタ106.1
07,108,109の内容の総和を行う。
筐ず、選択回路131が、線127を通じてスカラ・レ
ジスタ106の内容を入力し、線133を通じてスカラ
加算器110に供給する。同様に選択回路132は、線
130を通じてスカラ・レジスタ109の内容を入力し
、線134を通じてスカラ加算器110に供給する。
スカラ加算器iioは、線133,134を通じて供給
されたスカラ・データを加算し、線135ヲ通シてスカ
ラ・レジスタ111に出力する。続いて、選択回路13
1は、線128を通じてスカラ・レジスタ107の内容
を入力し、線133を通じてスカラ加算器110に供給
する。
選択回路132は、線136を通じてスカラ・レジスタ
111の内容を入力し、線134を通じてスカラ加算器
110に供給する。スカラ加算器110の動作は、前述
と同じで加算結果はスカラ・レジスタ111に出力され
る。最後に選択回路131ば、線129を通じて、スカ
ラ・レジスタ108の内容を入力し、線133を通じて
、スカラ加算器110に供給する。
選択回路132は、線136を通じて、スカ2・レジス
タ111の内容を入力し、線134を通じてスカラ加算
器110に供給する。ここでのスカラ加算器110の動
作も前述と同じで、この加算結果がスカラ◆レジスタ1
06,107,108゜109の内容を総和したもので
、線135を通じてスカラ・レジスタ111に出力され
る。
ベクトル・データが前記ベクトル演算器内のベクトル・
レジスタに入シきらない場合には、新たなベクトル・デ
ータをベクトル・レジスタにロードし、同様の処理を繰
シ返す。ただし、スカラ演算部にかける加算では、スカ
ラ・レジスタ111の内容も加算するよう選択回路13
1,132を制御する。
次にベクトル加算器114の動作の詳細を説明する。
第4図はベクトル加算器114の内部構成の一例を示す
ブロック図である。
ベクトル・レジスタ112,113は、それぞれn個の
ベクトル・データ(各ベクトル・データの要素番号を0
.1,2.・・・、n−1とする)を格納している。ま
ず、要素番号Oのベクトル・データが線116,117
を通じて加算器139に供給される。加算器139は、
線116,117を通じて供給されたデータを加算し、
線142を通じて結果を加算器140に出力する。この
とき選択回路141は、値セロを選択し、選択結果を線
143を通じて加算器140に出力する。
加算器140は、線142,143を通じて入力された
データを加算し、結果を線118を通じてベクトル・レ
ジスタ115$−よびレジスタ144に出力する。要素
番号l、〜n−1のベクトル・データについても同様に
処理する。ただし、選択回路141は、値ゼロではなく
線145を通じてレジスタ144の内容を選択し、選択
結果を線143を通じて出力する。
この選択回路141の動きによシ、ベクトル・レジスタ
112,113に格納されている要素番号i (i=1
 、2 、++、 n−1)のベクトル・データti、
l!素番号O9〜i−1のベクトル・データの総和結果
と足し合わされることとなF)、1=n−1にかいてベ
クトル・レジスタ112および113内のベクトル・デ
ータの総和が完了する。
(発明が解決しようとするl!@) 上述した従来のベクトル・データ処理装置は、演算実行
の度にベクトル演算結果をスカラ演算部へ転送してスカ
ラ演算を行っているので、ベクトル・データ長がベクト
ル演算器内のベクトル・レジスタの大きさよシも大きく
、総和演算を数回にわたって連続的に実行しなければな
らない場合(以下これを連続総和とよぶ)に、全体的逢
処理速度が低下するという欠点を有している。
その理由は、ベクトル演算結果のスカラ演算部への転送
およびスカラ演算に多くの処理時間を必要とするからで
ある。
なか、この欠点を補うために、選択回路、スカラ演算部
の処理中にベクトル演算部が並行してベクトル加算を行
うことで、選択回路、スカラ演算部の低速さの影響を小
さくするような並列処理法もある。しかし、一般に総和
演算では、ベクトル・データの数量と演算終了時間の関
係が複雑なために、ベクトル演算部9選択回路、スカラ
演算部間でのタイミングがと9に<<、このような並列
処理は困難である。
〔課題を解決するための手段〕
本発明のベクトル・データ処理装置は、ベクトル・デー
タの演算を行うベクトル演算部と、スカラ・データの演
算を行うスカラ演算部とを有し、前記ベクトル演算部内
でベクトル・データの総和演算を行う第一の演算手段と
、前記スカラ演算部内で前記第一の演算手段の結果をス
カラ・データとして演算を朽う第二の演算手段とを有す
るベクトル・データ処理装置にシいて、 前記第一の演算手段による演算結果を前記ベクトル演算
部内に保持する保持手段と、前記第一の演算手段の実行
時に前記保持手段の内容を前記第一の演算手段のデータ
の一つとして入力する入力手段とを有して構成されてい
る。
〔実施例〕
次に本発明の実施例について図面を参照して説明する。
第1図は本発明のベクトル・データ処理装置の一実施例
を示すブロック図である。ベクトル・データが一度にベ
クトル・レジスタに入シきらない場合で、連続総和の処
理を行う場合に、まず、通常の総和演算命令をベクトル
・データ処理装置に与える。そして、その総和演算と連
続して実行する総和演算の命令(以下、これを連続総和
命令とよぶ)を、ベクトル・データをすべて処理し終え
る筐でくシ返し与える。
本実施例では、総和演算の命令コードの特定フィールド
に値を与えることによシ、命令が連続総和命令であるこ
とをベクトル・データ処理装置に識別させている。
ベクトル演算部40は、4つのベクトル演算器1.2,
3,4によシ構成されている。各ベクトル演算器は、同
一の構成となっているので、ここではベクトル演算器1
を例にあげて説明する。
第2図はベクトル演算器1が有するベクトル加算器15
の内部構成の一例を示すブロック図である。
今m回の連続総和の処理が開始されたとすれば、ベクト
ル・レジスタ12.13には、それぞれn個のベクトル
・データ(各ベクトル・データの要素番号を0 、1 
、2 、−、 n−1とする)が、線52゜53を通じ
て主記憶0よシロードされる。第2図で、ベクトル・レ
ジスタ12.131d、筐ス、要素番号Oのベクトル・
データを、線19.20を通じてベクトル加算器15内
の加算器42に供給する。
加算器42は、線19.20を通じて供給されたベクト
ル・データを加算し、結果を線46を通じて選択回路4
3に出力する。このときの選択回路43は、線46を通
じて加算器42の結果を選択し、選択結果を、線47を
通じて加算器45に供給する。
一方、選択回路44は、値セロを選択し、選択結果を、
線48を通じて加算器45に供給する。
加算器45は、線47.48を通じて入力したデータを
加算し、加算結果を線22を通じてベクトル・レジスタ
16の特定のアドレスシよびレジスタ49に書き込む。
要素番号l、〜n−1のベクトル・データについても、
同様に処理する。ただし、選択回路44は、値ゼロでは
なく、線50を通じてレジスタ49の内容を選択し、選
択結果を、線48t−通じて加算器45に供給する。
この選択回路44の働きにより1ベクトル・レジスタ1
2.13から供給される要素番号1(i=1.2.・・
・、n−1)のベクトル・データは、要素番号Oから1
−11でのベクトル・データの総和結果と足し合わされ
ることとなり、+”n  1にかいてベクトル・レジス
タ12>よび13内のベクトル・データの総和が完了す
る。
ベクトル・レジスタ16の特定のアドレスに書き込まれ
たベクトル・レジスタ12しよび13内のベクトル・デ
ータの総和結果は、線23を通じて保持レジスタ14に
格納される。
第1図に戻って、ベクトル演算部4oでの処理が終了す
ると、ベクトル・レジスタ16内の総和結果は、線24
を通じて選択回路5に出力され、処理は、選択回路5.
スカラ演算部41へと移される。
選択回路5釦よびスカラ演算部41の動作は、前述の第
3図の選択回路105&よびスカラ演算部138に同じ
である。ただし、線119,120゜121.122,
123,124,125,126,127゜128.1
29,130,133,134,135,136は、線
24,25,26,27,28,29,30,31゜3
2.33,34,35,36,37,38.39にそれ
ぞれ対応する。また、スカラ・レジスタ106,107
゜108.109,111は、スカラ・レジスタ6.7
゜8.9.11に、選択回路131,132は、選択回
路17.18に、スカラ加算器110は、ヌカ2演算器
10にそれぞれ対応する。
ここで通常の総和演算命令と連続総和命令との相異点の
一つがあられれる。通常の総和演算命令では、命令発行
後にベクトル演算部2選択回路を経てスカラ演算部の処
理が終了する筐で、次の命令がベクトル演算部に対して
発行されないように、命令発行部が制御している。しか
し連続総和命令の場合には、前の命令が発行されベクト
ル演算部の処理が終了すれば、スカラ演算部の処理の終
了を待たずに、ベクトル演算部に次の命令を発行できる
したがって、連続総和のj回目(j=2.3゜・・・、
 m )にシけるベクトル演算部の処理は、3−1回目
のスカラ演算部の処理と並列的に行われることになる。
このとき、j−1回目のスカラ演算部の結果は、ベクト
ル演算部との処理のタイミングが不一致なために不定と
なるが、連続総和では、この結果を必要としないので問
題はない。
連続総和の第1回目にかけるベクトル演算部40の処理
が終了すると、新たなベクトル・データが主記憶0から
ベクトル・レジスタ12および13にロードされ、連続
総和の第2回目が実行される。
第2図に戻って、連続総和の2回目以降は連続総和命令
なので、ベクトル加算器15は、要素番号Oからn−1
1でのベクトルデータを第1回目と同様に処理した後に
、さらにもう−回加算を行う。
ただし、このときの選択回路43は、加算器42の出力
ではなく、線21を通じて保持レジスタ14の内容を選
択し、選択結果を線47を通じて加算器45に供給する
ベクトル・レジスタ16の特定のアドレスに格納された
加算結果は、線23を通じて保持レジスタ14に誓き込
まれる。一般的にいえば、連続総和のj回目(j=2.
3,4.・・1m)において、レジスタ49内のj回目
の総和結果が、保持レジスタ14に格納されている1回
目の総和結果から」−1回目の総和結果までの合計と足
し合わされることになる。
したがって、j=mにおいて、ベクトル演算器lは、自
分の担当するベクトル・データの総和が完了する。これ
が通常の総和演算命令と連続総和命令とのもう一つの相
異点である。
第1図に戻って、連続総和の第m回目を実行し、ベクト
ル演算部40に釦ける処理が終了すると、ベクトル・レ
ジスタ16の特定のアドレスに書き込まれたベクトル演
算器1が担当するベクトル・データの総和結果は、M2
4を通じて選択回路5に出力される。
選択回路5.スカラ演算部41の動作は、第一回目と同
様であるので省略する。スカラ演算部41にかける処理
の後に、スカラ・レジスタ11に格納されている内容が
、m回の連続総和の最終演算結果である。
〔発明の効果〕
以上説明したように、本発明のベクトル・データ処理装
置は、ベクトル・データの総和演算の連続実行にかいて
、ベクトル演算の結果をベクトル演算部内に保持するこ
とによう、ベクトル演算部とスカラ演算部との並列処理
を容易に実行できるという効果を有している。
したがって、本発明のベクトル・データ処理装置は、ベ
クトル・データの総和演算の連続実行にかける全体的な
演算速度を大幅に向上させることができるという効果を
有している。
4、
【図面の簡単な説明】
第1図は本発明のベクトル・データ処理装置の一実施例
を示すブロック図、第2図はベクトル加算器15の内部
構成の一例を示すブロック図、第3図は従来のベクトル
・データ処理装置の一例を示すブロック図、第4図はベ
クトル加算器114の内部構成の一例を示すブロック図
である。 0.100・・・主記憶、40,137・・・ベクトル
演算部、1,2,3,4,101,102,103,1
04−・・ペクトヶ演算器、12,13,16,112
,113.115・・・ベクトル・レジスタ、15,1
14・・・ベクトル加算器、5.17,18,105,
131,132・・・選択回路、41,138・・・ス
カラ演算部、6,7,8,9゜11.106,107,
108,109,111・・・スカラ・レジスタ、14
・・・保持レジスタ、10,110・・・スカラ加算器
、42,45,139,140・・・加算器、43.4
4,141・・・選択回路、49,144・・・レジス
タ。

Claims (1)

  1. 【特許請求の範囲】 ベクトル・データの演算を行うベクトル演算部と、スカ
    ラ・データの演算を行うスカラ演算部とを有し、前記ベ
    クトル演算部内でベクトル・データの総和演算を行う第
    一の演算手段と、前記スカラ演算部内で前記第一の演算
    手段の結果をスカラ・データとして演算を行う第二の演
    算手段とを有するベクトル・データ処理装置において、 前記第一の演算手段による演算結果を前記ベクトル演算
    部内に保持する保持手段と、前記第一の演算手段の実行
    時に前記保持手段の内容を前記第一の演算手段のデータ
    の一つとして入力する入力手段とを有することを特徴と
    するベクトル・データ処理装置。
JP17932189A 1989-07-11 1989-07-11 ベクトル・データ処理装置 Pending JPH0343865A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17932189A JPH0343865A (ja) 1989-07-11 1989-07-11 ベクトル・データ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17932189A JPH0343865A (ja) 1989-07-11 1989-07-11 ベクトル・データ処理装置

Publications (1)

Publication Number Publication Date
JPH0343865A true JPH0343865A (ja) 1991-02-25

Family

ID=16063793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17932189A Pending JPH0343865A (ja) 1989-07-11 1989-07-11 ベクトル・データ処理装置

Country Status (1)

Country Link
JP (1) JPH0343865A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100584253B1 (ko) * 2004-02-19 2006-05-29 주식회사 젠트로 타구 정확성이 우수한 퍼터
US8228498B2 (en) 2008-03-13 2012-07-24 Yoko Nakahana Sample storage

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6310263A (ja) * 1986-07-02 1988-01-16 Hitachi Ltd ベクトル処理装置
JPH01129359A (ja) * 1987-11-16 1989-05-22 Nec Corp 演算器とその駆動方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6310263A (ja) * 1986-07-02 1988-01-16 Hitachi Ltd ベクトル処理装置
JPH01129359A (ja) * 1987-11-16 1989-05-22 Nec Corp 演算器とその駆動方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100584253B1 (ko) * 2004-02-19 2006-05-29 주식회사 젠트로 타구 정확성이 우수한 퍼터
US8228498B2 (en) 2008-03-13 2012-07-24 Yoko Nakahana Sample storage

Similar Documents

Publication Publication Date Title
US4393468A (en) Bit slice microprogrammable processor for signal processing applications
US4228498A (en) Multibus processor for increasing execution speed using a pipeline effect
US5081573A (en) Parallel processing system
JPH03653B2 (ja)
US4954947A (en) Instruction processor for processing branch instruction at high speed
JPH03286332A (ja) デジタルデータ処理装置
JP2518293B2 (ja) デ−タフロ−プロセツサ
CN108255463B (zh) 一种数字逻辑运算方法、电路和fpga芯片
US4924377A (en) Pipelined instruction processor capable of reading dependent operands in parallel
JPH0343865A (ja) ベクトル・データ処理装置
JP3278441B2 (ja) ベクトル処理装置
JPS5969845A (ja) デ−タ駆動制御方式
JPH0535773A (ja) ベクトル除算方式とその装置
JPH0398163A (ja) ベクトルデータ処理装置
JPS61296435A (ja) マイクロプログラム制御方式
JP3180447B2 (ja) ディジタル信号処理装置
JPH0648499B2 (ja) プロセッシングユニット
JPH0320864A (ja) ファジィ計算用ベクトル命令セットを有する情報処理装置
JPH04149637A (ja) 情報処理装置
JPH02255916A (ja) データ処理システム
JPH04316127A (ja) 情報処理装置
JPH01147723A (ja) 情報処理装置のパイプライン処理方式
JPH09325953A (ja) プロセッサおよびデータ処理装置
JPH0212425A (ja) 演算装置及びそのデータバス
JPH0658671B2 (ja) ベクトル処理装置