JPH0212425A - 演算装置及びそのデータバス - Google Patents

演算装置及びそのデータバス

Info

Publication number
JPH0212425A
JPH0212425A JP63163411A JP16341188A JPH0212425A JP H0212425 A JPH0212425 A JP H0212425A JP 63163411 A JP63163411 A JP 63163411A JP 16341188 A JP16341188 A JP 16341188A JP H0212425 A JPH0212425 A JP H0212425A
Authority
JP
Japan
Prior art keywords
arithmetic
input
guard
bus
digits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63163411A
Other languages
English (en)
Inventor
Toshihisa Kamemaru
敏久 亀丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63163411A priority Critical patent/JPH0212425A/ja
Publication of JPH0212425A publication Critical patent/JPH0212425A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、電子計算機に用いられる演算装置及びその
データバスに係わり、特に浮動小数点演算に関するもの
である。
[従来の技術] 第2図は従来のこの種の演算装置を示す要部構成図であ
る。図において、1は浮動小数点加算器、2は浮動小数
点乗算器、3は」二記浮動小数点加算器19乗算器2に
データを供給する入力バス、4ば同じく浮動小数点加算
器12乗算器2からの演算結果を受は取る出力バス、5
は上記入出力バス3,4に接続され、入力データや演算
の中間結果、最終結果を格納しておくレジスタファイル
である。
次に動作について説明する。
先ず、レジスタファイル5から浮動小数点加算器1又は
乗算器2への入力データを取り出し、入力バス3を介し
て対応する加算器1又は乗算器2に人力する。データが
入力された浮動小数点加算器1又は乗算器2は内部で保
護桁を設けて演算(−回の加算又は乗算)を実行し、そ
の結果を出カバス4を介してレジスタファイル5に中間
結果として格納する。なお、演算を一回実行するだけで
所望の結果が得られるものについては、これが最終結果
となる。
以降、同様にして他の入力データや中間結果を用いて一
連の演算を実行することにより、レジスタファイル5に
最終結果が得られる。
[発明が解決しようとする課題] 従来のこの種の演算装置は以上のように構成されている
ので、各浮動小数点演算器の内部では保護桁を設けて演
算を実行しているが、演算器の外部に保護桁を出力した
り、外部から保護桁を演算器内部に人力する機能はない
。このため、結果が求まるまで多数回の浮動小数点演算
を実行しなければならない場合、演算器内部の保護桁の
情報が一回毎の演算で失われ、演算結果の精度が劣化す
るという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、多数回浮動小数点演算を実行しても精度の良
い演算結果が得られる演算装置及びそのデータバスを得
ることを目的とする。
[課題を解決するための手段] この発明に係る演算装置は、内部で保護桁を設けて浮動
小数点演算を実行するとともに保護桁の入出力機能を有
する浮動小数点演算器と、上記演算器への入力データ及
び演算器からの演算の中間結果や最終結果を格納する第
1の記憶部と、上記演算器に入出力される保護桁を格納
する第2の記憶部と、上記演算器と第1の記憶部間及び
演算器と第2の記憶部間の入出力用のデータバスとを備
えたものである。
また、この発明に係る演算装置のデータバスは、演算の
対象となるデータ及び演算の中間結果や最終結果を入出
力する第1の入出力バスと、浮動小数点演算における保
護桁を入出力する第2の入出力バスとから成るものであ
る。
[作用] この発明の演算装置においては、浮動小数点演算器から
演算結果(中間結果)が出力されるときにその保護桁も
出力され、データバスを介して演算結果が第1の記憶部
に、その保護桁が第2の記憶部に格納される。次にその
結果を使う演算を行うときに、第1の記憶部から演算結
果が、第2の記憶部から保護桁がデータバスを介して演
算器内部に取り込まれて浮動小数点演算が実行される。
従って、各演算時の保護桁の情報が失われないため実質
の有効桁数が増えたことになり、演算結果の精度が向上
する。
また、この発明のデータバスにおいては、保護桁用の第
2の入出力バスが付加されているので、浮動小数点演算
結果(中間結果)の保護桁をそのバスを介して取り出し
1次にその結果を使う演算を行うとき、その保護桁も同
様に上記バスを介して取り込み演算する。従って、精度
の高い演算結果が得られる演算装置を容易に構成できる
[実施例] 以下、この発明の一実施例を図について説明する。
第1図は実施例による演算装置を示す要部構成図であり
、図において、1aは入力データ及び演算結実用の本来
の入出力端子の他に、保護桁用の入出力端子を備え、保
護桁入出力機能を有する浮動小数点加算器、2aは同じ
く保護桁入出力機能を有する浮動小数点乗算器、3は入
力バス、4は出力バス、5はレジスタファイル、6は保
護桁入出力機能を有する上記浮動小数点加算器1a、乗
算器2aに保護桁の値を供給する保護桁用人力バス、7
は同じく上記浮動小数点加算器1a、乗算器2aから出
力される保護桁の値を受は取る保護桁用出力バス、8は
上記保護桁用入出力バス6゜7に接続され、保護桁の値
を格納しておく保護桁用レジスタ群である。
次に動作について説明する。
先ず、レジスタファイル5から浮動小数点加算器1a又
は乗算器2aへの入力データを取り出し、入力バス3を
介して対応する加算器1a又は乗算器2aに入力する。
ここで、考慮しなければならない保護桁がもし有れば、
保護桁用レジスタ群8から保護桁用人力バス6を介して
対応する加算器1a又は乗算器2aに保護桁が入力され
、そうでなければ、保護桁は入力されないか、あるいは
暗黙値(例えばO)が入力される。
浮動小数点加算器1a又は乗算器2aで一回の演算を実
行し、得られた結果が最終結果であれば結果を出力バス
4を介してレジスタファイル5に格納するのみであり、
得られた結果が中間結果であれば結果を出力バス4を介
してレジスタファイル5に格納するとともに、保護桁を
保護桁用量カバスフを介して保護桁用レジスタ群8に格
納し、次の演算に移る。
このようにして、最終結果が得られるまで、同様の操作
を繰り返す。従って、各演算時の保護桁の情報が失われ
ないため実質の有効桁数が増えたことになり、演算結果
の精度が向上する。
なお、上記実施例では、人力バス3と保護桁用人力バス
6.出力バス4と保護桁用量カバスフ。
レジスタファイル5と保護桁用レジスタ群8をハードウ
ェア上区別して構成したが、特に区別せずにまとめても
良い。
また、上記実施例では、演算器として加算器1個2乗算
器1個の例を示したが、その数は任意で良く、また除算
器等、他の演算器があっても良い。
更に、上記実施例では、入カバス、出力バス各1本とし
たが、入出力バスを共通にしたり、各バスを複数本設け
ても良い。
[発明の効果] 以上のように、この発明の演算装置によれば、内部で保
護桁を設けて浮動小数点演算を実行するとともに保護桁
の入出力機能を有する浮動小数点演算器と、上記演算器
への入力データ及び演算器からの演算の中間結果や最終
結果を格納する第1の記憶部と、上記演算器に入出力さ
れる保護桁を格納する第2の記憶部と、上記演算器と第
1の記憶部間及び演算器と第2の記憶部間の入出力用の
データバスとを備えたので、浮動小数点の演算結果の精
度が向上する効果が得られる。
また、この発明のデータバスは、演算の対象となるデー
タ及び演算の中間結果や最終結果を入出力する第1の入
出力バスと、浮動小数点演算における保護桁を入出力す
る第2の入出力バスとから成るので、精度の高い演算結
果が得られる演算装置が容易に構成できる効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例を示す要部構成図、第2図
は従来例を示す要部構成図である。 1a、、2aは浮動小数点加算器、浮動小数点乗算器(
浮動小数点演算器)、3.4は入力バス。 出力バス(第1の入出力バス)、5はレジスタファイル
(第1の記憶部)、6.7は保護桁用人カバス、保護桁
用出力バス(第2の入出力バス)、8は保護桁用レジス
タ群(第2の記憶部)。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人  大 岩  増 雄(ばか2名)、!yZ  
語 4 訴 J に 品

Claims (2)

    【特許請求の範囲】
  1. (1)内部で保護桁を設けて浮動小数点演算を実行する
    とともに保護桁の入出力機能を有する浮動小数点演算器
    と、上記演算器への入力データ及び演算器からの演算の
    中間結果や最終結果を格納する第1の記憶部と、上記演
    算器に入出力される保護桁を格納する第2の記憶部と、
    上記演算器と第1の記憶部間及び演算器と第2の記憶部
    間の入出力用のデータバスとを備えたことを特徴とする
    演算装置。
  2. (2)演算の対象となるデータ及び演算の中間結果や最
    終結果を入出力する第1の入出力バスと、浮動小数点演
    算における保護桁を入出力する第2の入出力バスとから
    成ることを特徴とする演算装置のデータバス。
JP63163411A 1988-06-30 1988-06-30 演算装置及びそのデータバス Pending JPH0212425A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63163411A JPH0212425A (ja) 1988-06-30 1988-06-30 演算装置及びそのデータバス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63163411A JPH0212425A (ja) 1988-06-30 1988-06-30 演算装置及びそのデータバス

Publications (1)

Publication Number Publication Date
JPH0212425A true JPH0212425A (ja) 1990-01-17

Family

ID=15773383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63163411A Pending JPH0212425A (ja) 1988-06-30 1988-06-30 演算装置及びそのデータバス

Country Status (1)

Country Link
JP (1) JPH0212425A (ja)

Similar Documents

Publication Publication Date Title
US6539368B1 (en) Neural processor, saturation unit, calculation unit and adder circuit
JPH10214176A (ja) 超越関数を迅速に計算する装置
JPS6347874A (ja) 算術演算装置
US6295597B1 (en) Apparatus and method for improved vector processing to support extended-length integer arithmetic
US6446193B1 (en) Method and apparatus for single cycle processing of data associated with separate accumulators in a dual multiply-accumulate architecture
US5363322A (en) Data processor with an integer multiplication function on a fractional multiplier
US5721697A (en) Performing tree additions via multiplication
CN108255463B (zh) 一种数字逻辑运算方法、电路和fpga芯片
JPS5939774B2 (ja) 指数関数の演算方式
JPH0212425A (ja) 演算装置及びそのデータバス
KR100481586B1 (ko) 모듈러 곱셈 장치
JP3579087B2 (ja) 演算器およびマイクロプロセッサ
JP2000020486A (ja) Simd型演算器
US10754648B2 (en) Microprocessor with circuit for series calculation
Thomas Fundamentals of digital computer programming
US7590677B2 (en) Processor with summation instruction using overflow counter
JP2605792B2 (ja) 演算処理装置
JPH0343865A (ja) ベクトル・データ処理装置
JPS6259828B2 (ja)
JPH0317738A (ja) 演算処理装置
Pinkert SAC-1 variable precision floating point arithmetic
JPS63254525A (ja) 除算装置
JPS6246369A (ja) 積和命令実行方式
JP3522387B2 (ja) パイプライン演算装置
JPH0439094B2 (ja)