JPS6246369A - 積和命令実行方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ２数の積に１数を加算する積和命令を実行する回路であ
って、乗算のキャリーセーブアダー（５）を使用する最
終サイクルで加算を実行し、２数の乗算サイクル内で積
和命令を実行することによって、計算機の演算速度を上
げることができる。

〔産業上の利用分野〕

本発明は乗算した値に加算を行う積和命令の実行方式に
関するものである。

情報処理装置の処理速度は、装置内で実行され’）？ｍ
ＷＷｊｊｊ＆Ｚ”８°ｔｌＯ）Ｔ：、　＊ｉＴ〜ｊ！！
！＊　　　　ｉ：。

の処理速度を向上する各種の方法が考えられてき　　　
　　　：また。

本発明は乗算した値に所要の数を加算する積和　　　　
　　１．′。

□０□、工や。よあり、ヵよ７、。。よう４　　　：□
１□１゜ヤ、。ｏ２．□、よアオ□あ６ｏより、７゜　
　　１：：］求められ、次いで加算回路によってその積
に所要の数が加算されていた。

即ち、この種の演算には２ステツプを要していたため、
ステップ数を減らして演算速度を上げる”′−ｏｖｙｔ
ｈ＜”＊　、ｔＬ”（１，％　、Ｂｏ　　　　　　　ｊ
’ｌ、’、ｌ’。

〔従来の技術〕

第２図は従来方式例を説明する図を示す。

以下、説明例として例えば被乗数Ａ、乗数Ｂ、加数Ｃと
して、ＡＸＢ＋Ｃの積和命令を実行する方式を説明する
。

１は被乗数Ａを格納する被乗数レジスタ、２は乗数Ｂを
格納する乗数レジスタ、３はデコーダ、４はシフタ、５
は３人力２出力のキャリーセーブアダーで３個のキャリ
ーセーブアダー５が入力口■を５端子とキャリー出力口
■と和出力口■とを有する木構造をなしている。

そして、６，７はレジスタ、８は２人力１出力のキャリ
ープロパゲートアダーである。

一般に乗算命令を実行する場合は、ブースのアルゴリズ
ムを用い、被乗数Ａを被乗数レジスタ１に、乗数Ｂを乗
数レジスタ２に格納する。

乗算命令が実行されると、乗算数Ｂの所定のビット数を
デコーダ３でデコードし、そのデータに基づいてシフタ
４で被乗数Ａをシフトし、その結果をまずそれぞれ３端
子の入力口のから木構造に入力する。　　　　　　　　
　　　　　　　　　　　　　　　　　１・゛３端子から
の入力はこの木構造をなす３人力２　　　　　　　［、
ド：ン。

８”０３□Ｏ−１”“７−′−７’７Ｇ”−５°°１°
７・　　　　　ｉ；、ＡＸＢの部分積のキャリーと部分
積の和とが出力　　　　　　　゛。

し、。

口■と■とから出力し、それぞれレジスタ６とし　　　
　　　　：、。

ジスタフに格納される。

コ（７）　［／　’；　Ｘ　タロ　−７１−Ｊｆｉ納す
ｈｆ：　ｔａＢ分積″・木　　　　　　　１．１＋ｍａ
（Ｄ’ｉ’ｉｃ　’）０））、ｂ　ＯＧ）ゝ１１゛１”
（Ｄ＆ＩｖＮ　　　　　。

定ビツト数をデコードした結果による部分積とを　　　
　　　　；゛〜キャリーセーブアダー５で累算し、その
結果をし　　　　　　　ｉ。

ジスタロ、７に格納する。　　　　　　　　　　　　　
　　　　　；；ｉ 以下乗数Ｂのすべてのビットがデコードされる　　　　
　　　：、１・ まで上記の動作を繰り返す。　　　　　　　　　　　　
　　　　　：最後の累算結果がレジスタ６．７に格納さ
れる　　　　　　　！。

う と、この２個のレジスタの内容は、キャリープロパゲー
トアダー８に入力しｔ処理され、ＡＸＢの　　　　　　
　１゛値が出力される・　　　　　　　　　　　　　　
　　　　　　　１１次いで、そのＡＸＢの値にラッチ回
路１２を介し　　　　　　　；、、・て加算レジスター
０に格納した所要の加数Ｃを加算器（例えばキャリープ
ロパゲートアダー）９で加算するか、あるいはキャリー
プロパゲートアダー８の出力、即ちＡＸＢの値をレジス
タ６に、所要の加数Ｃをレジスタ７に入力し、キャリー
プロパゲートアダー８で加算されて（第２図の点線の経
路）ＡＸＢ＋Ｃの値が出力されることになる。

〔発明が解決しようとする問題点〕

この従来の方式では乗算回路によって、乗数と被乗数の
積が求められ、次のステップで別の加算器あるいは乗算
回路の加算部分を用いて、所要の加数を求められた積の
値に加算する。

従って、積和命令を実行するためには２ステツプの演算
ステップを必要とすることになる。

本発明はこのような点に鑑みて創作されたもので、乗算
サイクル内で所要の加数の加算を実行する積和命令実行
方式を提供することを目的としている。

〔問題点を解決するための手段〕

上記問題点を解決するためには、第１図の本発明の実施
例が示すように、木構造のキャリーセーブアダー５にキ
ャリーセーブアダーを一個付設して入力幅を増やす。

即ち、入力口■を設け、加数レジスタ１０の出力をタイ
ミング回路１１を介して付設した入力口■に接続する。

〔作用〕

被乗数Ａ、乗数Ｂ、加数Ｃをそれぞれ被乗数レジスタ１
、乗数レジスタ２、加数レジスタ１０に入力し、Ａ　Ｘ
　Ｂ、＋　Ｃの積和命令を実行すると、レジスタ６．８
にはそれぞれＡＸＢ＋Ｃのキャリーと和が格納され、キ
ャリープロパゲートアダー８を介して計算結果が出力さ
れる。

〔実施例〕

第１図は本発明の一実施例の図であって、被乗数Ａ、乗
数Ｂ、加数Ｃをそれぞれ被乗数レジスタ１、乗数レジ・
スタ２、加数レジスタ１０に入力し、ＡＸＢ＋Ｃの積和
命令を実行する。

付設された入力口■は「０」を入力しておき、ＡＸＢの
乗算が実行され、乗算のキャリーセーブアダー５が動作
する最終サイクルで、タイミング回路１１にタイミング
信号が入力すると、加数レジスタ１０の内容Ｃが入力口
■に入力する。

これによって、木構造の末端キャリーセーブアダー５の
出力にはＡＸＢ＋Ｃのキャリーと和とが出力される。

このキャリーと和とをキャリープロパゲートアダー８が
処理して計算結果として出力される。

即ち、加数Ｃの加算は乗算のキャリーセーブアダー５を
使用する最終サイクルで実行されるので、通常の乗算サ
イクル内で演算処理されることになる。

以上、積和命令実行方式の実施例として２数積１数加算
を説明したが、キャリーセーブアダー５の入力口を増加
させることによって、加数を複数にしたＡＸＢ＋Ｃ＋Ｄ
＋Ｅ十・・・の型式の積和命令もＡＸＢの実行と同じ演
算サイクルで処理できることは云うまでもない。

〔発明の効果〕

以上述〜てきたように、本発明によれば、極め　　　　
　　：て簡易な付加回路によって積和命令の実行サイク
ルを短縮し乗算と同じサイクル内で実行でき、実用的に
は極めて有用である。

【図面の簡単な説明】

第１図は本発明の積和命令実行方式の実施例の図、 第２図は従来例を説明する図である。 図において、 １は被乗数レジスタ、　　　　　　　　　　　　　　　
　　　１２は乗数レジスタ、 ３はデコーダ、 ４はシック、 ５はキャリーセーブアダー、 ６．７はレジスタ、 ８はキャリープロパゲートアダー、 ９は加算器、 １０は加数レジスタ、 １１はタイミング回路、 １２はラッチ回路、 ■、■は木構造の入力口、 本搭明哨史城例内図 第１図

Claims (1)

1. 【特許請求の範囲】 複数のキャリーセーブアダー（５）が木構造をなすよう
   構成された被乗数と乗数との積の演算を行う乗算回路に
   おいて、 該木構造の入力口（［１］）に、所要の加数を入力する
   入力口（［４］）を付設し、 該入力口（［４］）に乗算のキャリーセーブアダー（５
   ）を使用する最終サイクルで前記加数を入力するよう制
   御することによって、前記被乗数と乗数との積に前記所
   要の加数を加算する積和命令を実行することを特徴とす
   る積和命令実行方式。