JPH0535773A - ベクトル除算方式とその装置 - Google Patents
ベクトル除算方式とその装置Info
- Publication number
- JPH0535773A JPH0535773A JP3189074A JP18907491A JPH0535773A JP H0535773 A JPH0535773 A JP H0535773A JP 3189074 A JP3189074 A JP 3189074A JP 18907491 A JP18907491 A JP 18907491A JP H0535773 A JPH0535773 A JP H0535773A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- intermediate result
- output
- divisor
- dividend
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】
【目的】1クロック毎に商が出力でき、かつ、全ベクト
ル要素の演算が終了するまでの時間も短くできるベクト
ル除算方式とその装置を提供する。 【構成】被除数格納領域12と、中間結果格納領域11
とを有するベクトルレジスタ1を備える。除数格納領域
21と中間結果格納領域22を有するベクトルレジスタ
2を備える。
ル要素の演算が終了するまでの時間も短くできるベクト
ル除算方式とその装置を提供する。 【構成】被除数格納領域12と、中間結果格納領域11
とを有するベクトルレジスタ1を備える。除数格納領域
21と中間結果格納領域22を有するベクトルレジスタ
2を備える。
Description
【0001】
【産業上の利用分野】本発明はベクトル除算方式とその
装置に関し、特に収束型除算法を用いたベクトル除算方
式とその装置に関する。
装置に関し、特に収束型除算法を用いたベクトル除算方
式とその装置に関する。
【0002】
【従来の技術】周知のように、収束型除算法では、N÷
D(0<N<D)の計算において、まず次式のように、
除数Dに乗算すると答が1に収束する数列P0 ,P1 ,
…,Pn-1 を探す。
D(0<N<D)の計算において、まず次式のように、
除数Dに乗算すると答が1に収束する数列P0 ,P1 ,
…,Pn-1 を探す。
【0003】
【0004】このとき、N×P0 ×P1 ×…×Pn-1 は
次式に示すように商Qに近ずく。
次式に示すように商Qに近ずく。
【0005】
【0006】今、除数Dが次式の範囲の数とすると、
【0007】
【0008】次のように表される。
【0009】
【0010】そこで、P0 =1+ηとすれば、次式によ
り次の除数D1 が求められる。
り次の除数D1 が求められる。
【0011】
【0012】次に、P1 =1+η2 とすると、次式によ
り次の除数D2 が求められる。
り次の除数D2 が求められる。
【0013】
【0014】以上のように、除数Di は一般に次式のよ
うに求められ、1に近ずく。
うに求められ、1に近ずく。
【0015】
【0016】ところで、Pi とDi とは次式の関係があ
るから、各Pi はDi の2の補数をとれば求められる。
るから、各Pi はDi の2の補数をとれば求められる。
【0017】
【0018】すると、上述のように、N×P0 ×P1 ×
…×Pn-1 は商Qに収束する。したがって、以下の計算
を行なうことで商が求められる。
…×Pn-1 は商Qに収束する。したがって、以下の計算
を行なうことで商が求められる。
【0019】
【0020】以上に説明した、従来のベクトル除算方式
は図3に示した従来のベクトル除算装置により実現でき
る。
は図3に示した従来のベクトル除算装置により実現でき
る。
【0021】従来のベクトル除算装置は、図3に示すよ
うに、2つのベクトルレジスタ14,15と除算装置1
3とを備えて構成されていた。
うに、2つのベクトルレジスタ14,15と除算装置1
3とを備えて構成されていた。
【0022】除算装置13は、図4に示すように、4つ
のセレクタ4,5,7,8と、補数生成器3と、乗算器
6と、2つのレジスタ9,10とを備えて構成されてい
た。
のセレクタ4,5,7,8と、補数生成器3と、乗算器
6と、2つのレジスタ9,10とを備えて構成されてい
た。
【0023】次に、従来のベクトル除算装置の動作につ
いて説明する。
いて説明する。
【0024】まず、除算装置13によるスカラデータに
対する除算について説明する。 (A)まず、N1 の計算について説明する。
対する除算について説明する。 (A)まず、N1 の計算について説明する。
【0025】被除数Nがデータ線L1から、除数Dがデ
ータ線L2からそれぞれ入力される。除数Dはセレクタ
5を介して補数生成器3に入力され、Dの補数P0 =2
−Dが出力される。セレクタ4とセレクタ7は、被除数
Nを選択的に乗算器6へ出力する。乗算器6は、N1 =
N×P0 を計算し、結果をレジスタ9に格納する。 (B)次に、D1 の計算について説明する。
ータ線L2からそれぞれ入力される。除数Dはセレクタ
5を介して補数生成器3に入力され、Dの補数P0 =2
−Dが出力される。セレクタ4とセレクタ7は、被除数
Nを選択的に乗算器6へ出力する。乗算器6は、N1 =
N×P0 を計算し、結果をレジスタ9に格納する。 (B)次に、D1 の計算について説明する。
【0026】除数Dがデータ線L2から入力され、セレ
クタ5を介して補数生成器3に入力されてDの補数P0
=2−Dが出力される。セレクタ7は、セレクタ5の出
力である除数Dを選択的に乗算器6へ出力する。乗算器
6は、D1 =D×P0 を計算し、結果をレジスタ10に
格納する。 (C)次に、N2 の計算について説明する。
クタ5を介して補数生成器3に入力されてDの補数P0
=2−Dが出力される。セレクタ7は、セレクタ5の出
力である除数Dを選択的に乗算器6へ出力する。乗算器
6は、D1 =D×P0 を計算し、結果をレジスタ10に
格納する。 (C)次に、N2 の計算について説明する。
【0027】次に、N1 がレジスタ9から読出される。
このN1 はセレクタ4,7を経由して乗算器6に入力さ
れる。また、D1 がレジスタ10から読出される。この
D1はセレクタ5を経由して補数生成器3に入力され
る。補数生成器3はD1 の補数P1 =2−D1 を出力す
る。P1 はセレクタ8を経由して乗算器6に入力され
る。乗算器6は、N2 =N1 ×P1を計算し、結果をレ
ジスタ9に格納する。 (D)次に、D2 の計算について説明する。
このN1 はセレクタ4,7を経由して乗算器6に入力さ
れる。また、D1 がレジスタ10から読出される。この
D1はセレクタ5を経由して補数生成器3に入力され
る。補数生成器3はD1 の補数P1 =2−D1 を出力す
る。P1 はセレクタ8を経由して乗算器6に入力され
る。乗算器6は、N2 =N1 ×P1を計算し、結果をレ
ジスタ9に格納する。 (D)次に、D2 の計算について説明する。
【0028】次に、D1 がレジスタ10から読出され
る。このD1 はセレクタ5,7を経由して乗算器6に入
力される。また、D1はセレクタ5を経由して補数生成
器3に入力される。補数生成器3はD1 の補数P1 =2
−D1 を出力する。P1 はセレクタ8を経由して乗算器
6に入力される。乗算器6は、D2 =D1 ×P1 を計算
し、結果をレジスタ10に格納する。
る。このD1 はセレクタ5,7を経由して乗算器6に入
力される。また、D1はセレクタ5を経由して補数生成
器3に入力される。補数生成器3はD1 の補数P1 =2
−D1 を出力する。P1 はセレクタ8を経由して乗算器
6に入力される。乗算器6は、D2 =D1 ×P1 を計算
し、結果をレジスタ10に格納する。
【0029】以下、Ni とDi の計算が上記の手順
(C),(D)と同様にして行なわれる。手順(C),
(D)を反復していくうちに、Ni は商Qに収束してい
く。商Qは最後にデータ線L3から出力される。
(C),(D)と同様にして行なわれる。手順(C),
(D)を反復していくうちに、Ni は商Qに収束してい
く。商Qは最後にデータ線L3から出力される。
【0030】次に、図3に示す従来のベクトル除算装置
により、ベクトルデータを処理する場合について説明す
る。ベクトルデータを処理する場合は、従来の除算方式
及び除算装置13を以下のように用いていた。
により、ベクトルデータを処理する場合について説明す
る。ベクトルデータを処理する場合は、従来の除算方式
及び除算装置13を以下のように用いていた。
【0031】第一要素に対して、式(1)a〜(2
n-1 )aを実行する。以下同様にして全部のベクトル要
素に対して繰返す。
n-1 )aを実行する。以下同様にして全部のベクトル要
素に対して繰返す。
【0032】図3において、ベクトルレジスタ14に
は、被除数のベクトルデータが格納されており、ベクト
ルレジスタ15には、除数のベクトルデータが格納され
ている。除算装置13のデータ線L1〜L3は、図4の
データ線L1〜L3にそれぞれ対応している。
は、被除数のベクトルデータが格納されており、ベクト
ルレジスタ15には、除数のベクトルデータが格納され
ている。除算装置13のデータ線L1〜L3は、図4の
データ線L1〜L3にそれぞれ対応している。
【0033】まず、第一要素について、被除数と除数と
がそれぞれベクトルレジスタ14,15から読出され、
これに対して上述のNi ,Diの繰返し計算を施して商
を出力する。次に、第二要素の被除数と除数とがそれぞ
れベクトルレジスタ14,15から読出され、商の計算
が行なわれる。以下同様にして、順番に最終要素までの
商計算が行なわれるというものであった。
がそれぞれベクトルレジスタ14,15から読出され、
これに対して上述のNi ,Diの繰返し計算を施して商
を出力する。次に、第二要素の被除数と除数とがそれぞ
れベクトルレジスタ14,15から読出され、商の計算
が行なわれる。以下同様にして、順番に最終要素までの
商計算が行なわれるというものであった。
【0034】図5は従来のベクトル除算装置の動作の一
例を示すタイムチャートである。
例を示すタイムチャートである。
【0035】図5の例は、ベクトル要素の数を4個と
し、各Ni ,Di の計算は2クロック周期で実行され、
商を求めるためには5回の乗算を必要とする場合のもの
である。
し、各Ni ,Di の計算は2クロック周期で実行され、
商を求めるためには5回の乗算を必要とする場合のもの
である。
【0036】通常のベクトル処理装置は、オペランドが
クロック周期毎にベクトルレジスタから読出され、加算
や乗算等の演算はパイプライン処理されるので、結果デ
ータもクロック周期毎に出力される。
クロック周期毎にベクトルレジスタから読出され、加算
や乗算等の演算はパイプライン処理されるので、結果デ
ータもクロック周期毎に出力される。
【0037】ところが、上述したように、除算処理にお
いては商を求めるために乗算を何回も繰返さなければな
らないので、計算結果をクロック周期毎に出力すること
はできない。同様に、オペランドの被除数と除数の読出
しも、クロック周期毎に行なうことはできない。
いては商を求めるために乗算を何回も繰返さなければな
らないので、計算結果をクロック周期毎に出力すること
はできない。同様に、オペランドの被除数と除数の読出
しも、クロック周期毎に行なうことはできない。
【0038】一般に、ベクトル長をv、1個のベクトル
要素の商を求るまでに必要な乗算回数をm、また、各N
i ,Di の計算に必要なクロック数、すなわち、図4の
除算装置13を構成するパイプラインの段数をpとす
る。従来のベクトル除算装置では、商はmpクロック周
期で出力され、また、v個のベクトル要素について演算
が終了するまでに要するクロック数は約vmpである。
一方、加算器や乗算器での和あるいは積は1クロック周
期で出力され、所要演算クロック数は約vであるという
ものであった。
要素の商を求るまでに必要な乗算回数をm、また、各N
i ,Di の計算に必要なクロック数、すなわち、図4の
除算装置13を構成するパイプラインの段数をpとす
る。従来のベクトル除算装置では、商はmpクロック周
期で出力され、また、v個のベクトル要素について演算
が終了するまでに要するクロック数は約vmpである。
一方、加算器や乗算器での和あるいは積は1クロック周
期で出力され、所要演算クロック数は約vであるという
ものであった。
【0039】
【発明が解決しようとする課題】上述した従来のベクト
ル除算方式とその装置は、1個の商に対し複数回の乗算
を行なう必要があるため、クロック周期毎の計算結果の
出力及び、オペランドの被除数と除数の読出しが不可能
であるので、パイプライン処理による高速化が実現でき
ないという欠点があった。
ル除算方式とその装置は、1個の商に対し複数回の乗算
を行なう必要があるため、クロック周期毎の計算結果の
出力及び、オペランドの被除数と除数の読出しが不可能
であるので、パイプライン処理による高速化が実現でき
ないという欠点があった。
【0040】本発明の目的は、1クロック毎に商が出力
でき、かつ、全ベクトル要素の演算が終了するまでの時
間も短くできるベクトル除算方式とその装置を提供する
ことにある。
でき、かつ、全ベクトル要素の演算が終了するまでの時
間も短くできるベクトル除算方式とその装置を提供する
ことにある。
【0041】
【課題を解決するための手段】本発明のベクトル除算方
式は、漸化式により与えられベクトルデータである複数
の収束因子をベクトルデータである除数とベクトルデー
タである被除数の両方に順次繰返し乗算を行ない、前記
除数側の前記繰返し乗算の結果を1に収束させ、前記被
除数側の前記繰返し乗算の結果を商に収束させて答を得
る収束型徐算法を用いたベクトル除算方式において、第
一の前記被除数と第一の前記収束因子との乗算をパイプ
ライン処理により1要素当り1クロック周期の速度で実
行して収束前の中間結果である第一の中間結果ベクトル
データを出力し、第一の前記除数と第一の前記収束因子
との乗算をパイプライン処理により1要素当り1クロッ
ク周期の速度で実行して収束前の中間結果である第二の
中間結果ベクトルデータを出力し、前記第一及び第二の
中間結果ベクトルデータをそれぞれ第一及び第二の中間
結果用ベクトルレジスタに格納し、前記第一及び第二の
中間結果用ベクトルレジスタから前記中間結果ベクトル
データを1クロック周期毎に読出し前記パイプライン処
理により次の前記収束因子である第二の前記収束因子と
の乗算を実行するという処理を繰返すことで最終の収束
結果である商ベクトルを1要素当り1クロック周期の速
度で出力することを特徴とするものである。
式は、漸化式により与えられベクトルデータである複数
の収束因子をベクトルデータである除数とベクトルデー
タである被除数の両方に順次繰返し乗算を行ない、前記
除数側の前記繰返し乗算の結果を1に収束させ、前記被
除数側の前記繰返し乗算の結果を商に収束させて答を得
る収束型徐算法を用いたベクトル除算方式において、第
一の前記被除数と第一の前記収束因子との乗算をパイプ
ライン処理により1要素当り1クロック周期の速度で実
行して収束前の中間結果である第一の中間結果ベクトル
データを出力し、第一の前記除数と第一の前記収束因子
との乗算をパイプライン処理により1要素当り1クロッ
ク周期の速度で実行して収束前の中間結果である第二の
中間結果ベクトルデータを出力し、前記第一及び第二の
中間結果ベクトルデータをそれぞれ第一及び第二の中間
結果用ベクトルレジスタに格納し、前記第一及び第二の
中間結果用ベクトルレジスタから前記中間結果ベクトル
データを1クロック周期毎に読出し前記パイプライン処
理により次の前記収束因子である第二の前記収束因子と
の乗算を実行するという処理を繰返すことで最終の収束
結果である商ベクトルを1要素当り1クロック周期の速
度で出力することを特徴とするものである。
【0042】また、第2の発明のベクトル除算装置は、
請求項1記載のベクトル除算方式を実行するベクトル除
算装置において、前記被除数を格納する領域と前記第一
の中間結果ベクトルデータを格納する領域とを備える第
一のベクトルレジスタと、前記除数を格納する領域と前
記第二の中間結果ベクトルデータを格納する領域とを備
える第二のベクトルレジスタと、前記第一および第二の
ベクトルレジスタのそれぞれの出力を入力していずれか
一方を選択的に出力する第一のセレクタと、前記第二の
ベクトルレジスタの出力を入力する補数生成器と、前記
第二のベクトルレジスタの出力と前記補数生成器の出力
とを入力していずれか一方を選択的に出力する第二のセ
レクタと、前記第一および第二のセレクタのそれぞれの
出力を入力して両者の積を前記第一および第二のベクト
ルレジスタにそれぞれ格納する乗算器とを備えて構成さ
れている。
請求項1記載のベクトル除算方式を実行するベクトル除
算装置において、前記被除数を格納する領域と前記第一
の中間結果ベクトルデータを格納する領域とを備える第
一のベクトルレジスタと、前記除数を格納する領域と前
記第二の中間結果ベクトルデータを格納する領域とを備
える第二のベクトルレジスタと、前記第一および第二の
ベクトルレジスタのそれぞれの出力を入力していずれか
一方を選択的に出力する第一のセレクタと、前記第二の
ベクトルレジスタの出力を入力する補数生成器と、前記
第二のベクトルレジスタの出力と前記補数生成器の出力
とを入力していずれか一方を選択的に出力する第二のセ
レクタと、前記第一および第二のセレクタのそれぞれの
出力を入力して両者の積を前記第一および第二のベクト
ルレジスタにそれぞれ格納する乗算器とを備えて構成さ
れている。
【0043】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【0044】図1は本発明のベクトル除算方式とその装
置の一実施例を示すブロック図である。
置の一実施例を示すブロック図である。
【0045】本実施例のベクトル除算方式とその装置
は、図1に示すように、2つのベクトルレジスタ1,2
と、補数生成器3と、2つのセレクタ4,5と、乗算器
6とを備えて構成されている。
は、図1に示すように、2つのベクトルレジスタ1,2
と、補数生成器3と、2つのセレクタ4,5と、乗算器
6とを備えて構成されている。
【0046】ベクトルレジスタ1は、中間結果格納領域
11と、被除数格納領域12とを有し、ベクトルレジス
タ2は、中間結果格納領域21と、除数格納領域22と
を有している。
11と、被除数格納領域12とを有し、ベクトルレジス
タ2は、中間結果格納領域21と、除数格納領域22と
を有している。
【0047】次に、本実施例の動作について説明する。
【0048】本実施例の除算方式は、次に示す2n-1 個
の式を処理することでベクトル除算を実行するものであ
る。なお次の各式はパイプライン処理されることで1ク
ロック周期毎に1要素ずつ連続して結果が出力される。
の式を処理することでベクトル除算を実行するものであ
る。なお次の各式はパイプライン処理されることで1ク
ロック周期毎に1要素ずつ連続して結果が出力される。
【0049】
【0050】図1に示すベクトル除算装置により、以下
のようにベクトル除算が実行される。
のようにベクトル除算が実行される。
【0051】なお、説明文中では、ベクトルデータを次
のようにVを後置することにより表す。
のようにVを後置することにより表す。
【0052】
【0053】(A)まず、被除数N1 のベクトルデータ
N1 Vの計算について説明する。
N1 Vの計算について説明する。
【0054】ベクトルレジスタ1の被除数格納領域12
に格納された被除数ベクトルデータNVと、ベクトルレ
ジスタ2の除数格納領域22に格納された除数ベクトル
データDVとが読出される。除数ベクトルDVは補数生
成器3に入力されて、DVの補数ベクトルP0 V=2−
DVが出力される。セレクタ4は被除数ベクトルNを選
択的に乗算器6へ出力する。また、セレクタ5は、補数
生成器3の出力P0 Vを選択的に乗算器6へ出力する。
乗算器6は、N1 V=NV×P0 Vを計算し、結果をベ
クトルレジスタ1の中間結果格納領域11に格納する。
以上の処理はパイペライン化することで1要素毎に連続
して、すなわち、1クロック周期毎に行なわれる。 (B)次に、除数ベクトルデータD1 Vの計算について
説明する。
に格納された被除数ベクトルデータNVと、ベクトルレ
ジスタ2の除数格納領域22に格納された除数ベクトル
データDVとが読出される。除数ベクトルDVは補数生
成器3に入力されて、DVの補数ベクトルP0 V=2−
DVが出力される。セレクタ4は被除数ベクトルNを選
択的に乗算器6へ出力する。また、セレクタ5は、補数
生成器3の出力P0 Vを選択的に乗算器6へ出力する。
乗算器6は、N1 V=NV×P0 Vを計算し、結果をベ
クトルレジスタ1の中間結果格納領域11に格納する。
以上の処理はパイペライン化することで1要素毎に連続
して、すなわち、1クロック周期毎に行なわれる。 (B)次に、除数ベクトルデータD1 Vの計算について
説明する。
【0055】除数ベクトルDVが再び読出され、補数生
成器3に入力されてDVの補数P0V=2−DVが出力
される。セレクタ4は、除数ベクトルDVを選択的に乗
算器6へ出力する。また、セレクタ5は、補数生成器3
の出力P0 Vを選択的に乗算器6へ出力する。乗算器6
は、D1 V=DV×P0 Vを計算し、結果をベクトルレ
ジスタ2の中間結果格納領域21に格納する。以上の処
理はパイペライン化することで1要素毎に連続して、す
なわち、1クロック周期毎に行なわれる。 (C)次に、N2 Vの計算について説明する。
成器3に入力されてDVの補数P0V=2−DVが出力
される。セレクタ4は、除数ベクトルDVを選択的に乗
算器6へ出力する。また、セレクタ5は、補数生成器3
の出力P0 Vを選択的に乗算器6へ出力する。乗算器6
は、D1 V=DV×P0 Vを計算し、結果をベクトルレ
ジスタ2の中間結果格納領域21に格納する。以上の処
理はパイペライン化することで1要素毎に連続して、す
なわち、1クロック周期毎に行なわれる。 (C)次に、N2 Vの計算について説明する。
【0056】次に、N1 Vがベクトルレジスタ1の中間
結果格納領域11から読出される。このN1 Vはセレク
タ4を経由して乗算器6に入力される。また、D1 Vが
ベクトルレジスタ2の中間結果格納領域21から読出さ
れる。このD1 Vは補数生成器3に入力される。補数生
成器3はD1 Vの補数P1 V=2−D1 Vを出力する。
P1 Vはセレクタ5を経由して乗算器6に入力される。
乗算器6は、N2 V=N1 V×P1 Vを計算し、結果を
ベクトルレジスタ1の中間結果格納領域11に格納す
る。以上の処理はパイペライン化することで1要素毎に
連続して、すなわち、1クロック周期毎に行なわれる。 (D)次に、D2 Vの計算について説明する。
結果格納領域11から読出される。このN1 Vはセレク
タ4を経由して乗算器6に入力される。また、D1 Vが
ベクトルレジスタ2の中間結果格納領域21から読出さ
れる。このD1 Vは補数生成器3に入力される。補数生
成器3はD1 Vの補数P1 V=2−D1 Vを出力する。
P1 Vはセレクタ5を経由して乗算器6に入力される。
乗算器6は、N2 V=N1 V×P1 Vを計算し、結果を
ベクトルレジスタ1の中間結果格納領域11に格納す
る。以上の処理はパイペライン化することで1要素毎に
連続して、すなわち、1クロック周期毎に行なわれる。 (D)次に、D2 Vの計算について説明する。
【0057】次に、D1 がベクトルレジスタ2の中間結
果格納領域21から読出される。このD1 Vはセレクタ
4を経由して乗算器6に入力される。また、D1 Vは補
数生成器3に入力される。補数生成器3はD1 Vの補数
P1 V=2−D1 Vを出力する。P1 Vはセレクタ5を
経由して乗算器6に入力される。乗算器6は、D2 V=
D1 V×P1 Vを計算し、結果をベクトルレジスタ2の
中間結果格納領域21に格納する。
果格納領域21から読出される。このD1 Vはセレクタ
4を経由して乗算器6に入力される。また、D1 Vは補
数生成器3に入力される。補数生成器3はD1 Vの補数
P1 V=2−D1 Vを出力する。P1 Vはセレクタ5を
経由して乗算器6に入力される。乗算器6は、D2 V=
D1 V×P1 Vを計算し、結果をベクトルレジスタ2の
中間結果格納領域21に格納する。
【0058】以下、Ni VとDi Vの計算が上記の手順
(C),(D)と同様にして行なわれる。手順(C),
(D)を反復していくうちに、Ni Vは商Qに収束して
いく。商Qは最後にデータ線L4から出力される。商ベ
クトルの各要素は1つずつ1クロック周期毎に出力され
る。
(C),(D)と同様にして行なわれる。手順(C),
(D)を反復していくうちに、Ni Vは商Qに収束して
いく。商Qは最後にデータ線L4から出力される。商ベ
クトルの各要素は1つずつ1クロック周期毎に出力され
る。
【0059】図2は、図1で示す本実施例のベクトル除
算装置によってベクトル除算を実行した場合のタイムチ
ャ―トである。ここで、Ni VとDi Vの各要素の計算
は2クロック周期で実行されるとしている。ただし、パ
イプライン処理によってNi VとDi Vの各要素の出力
は1クロック周期毎に行なわれる。また、従来例と同様
に、全ベクトル要素の個数を4個とし、さらに、商を求
めるための乗算回数は5回とする。図5に示す同条件の
従来例によるタイムチャートと比較すると、商を出力す
るためのスループット及び全要素について処理が終了す
るまでの時間の両者共に本発明による方が優れているこ
とが分る。
算装置によってベクトル除算を実行した場合のタイムチ
ャ―トである。ここで、Ni VとDi Vの各要素の計算
は2クロック周期で実行されるとしている。ただし、パ
イプライン処理によってNi VとDi Vの各要素の出力
は1クロック周期毎に行なわれる。また、従来例と同様
に、全ベクトル要素の個数を4個とし、さらに、商を求
めるための乗算回数は5回とする。図5に示す同条件の
従来例によるタイムチャートと比較すると、商を出力す
るためのスループット及び全要素について処理が終了す
るまでの時間の両者共に本発明による方が優れているこ
とが分る。
【0060】
【発明の効果】以上説明したように、本発明のベクトル
除算方式とその装置は、被除数を格納する領域と中間結
果とを格納する領域とを備えるベクトルレジスタと、除
数を格納する領域と中間結果を格納する領域を備えるベ
クトルレジスタとを備えているので、繰返し処理中の1
回の乗算処理毎にパイプライン処理した中間結果を一時
的に格納することにより、1クロック周期毎に商を出力
でき、また、全ベクトル要素の演算が終了するまでの時
間も短くできるという効果がある。
除算方式とその装置は、被除数を格納する領域と中間結
果とを格納する領域とを備えるベクトルレジスタと、除
数を格納する領域と中間結果を格納する領域を備えるベ
クトルレジスタとを備えているので、繰返し処理中の1
回の乗算処理毎にパイプライン処理した中間結果を一時
的に格納することにより、1クロック周期毎に商を出力
でき、また、全ベクトル要素の演算が終了するまでの時
間も短くできるという効果がある。
【図1】本発明のベクトル除算方式とその装置の一実施
例を示すブロック図である。
例を示すブロック図である。
【図2】本実施例のベクトル除算方式とその装置におけ
る動作の一例を示すタイムチャートである。
る動作の一例を示すタイムチャートである。
【図3】従来のベクトル除算方式とその装置の一例を示
すブロック図である。
すブロック図である。
【図4】図3に示す除算装置の一例を示すブロック図で
ある。
ある。
【図5】従来のベクトル除算方式とその装置における動
作の一例を示すタイムチャートである。
作の一例を示すタイムチャートである。
1,2,14,15 ベクトルレジスタ
3 補数生成器
4,5,7,8 セレクタ
6 乗算器
9,10 レジスタ
11,21 中間結果格納領域
12 被除数格納領域
13 除算装置
22 除数格納領域
Claims (2)
- 【請求項1】 漸化式により与えられベクトルデータで
ある複数の収束因子をベクトルデータである除数とベク
トルデータである被除数の両方に順次繰返し乗算を行な
い、前記除数側の前記繰返し乗算の結果を1に収束さ
せ、前記被除数側の前記繰返し乗算の結果を商に収束さ
せて答を得る収束型徐算法を用いたベクトル除算方式に
おいて、 第一の前記被除数と第一の前記収束因子との乗算をパイ
プライン処理により1要素当り1クロック周期の速度で
実行して収束前の中間結果である第一の中間結果ベクト
ルデータを出力し、 第一の前記除数と第一の前記収束因子との乗算をパイプ
ライン処理により1要素当り1クロック周期の速度で実
行して収束前の中間結果である第二の中間結果ベクトル
データを出力し、 前記第一及び第二の中間結果ベクトルデータをそれぞれ
第一及び第二の中間結果用ベクトルレジスタに格納し、 前記第一及び第二の中間結果用ベクトルレジスタから前
記中間結果ベクトルデータを1クロック周期毎に読出し
前記パイプライン処理により次の前記収束因子である第
二の前記収束因子との乗算を実行するという処理を繰返
すことで最終の収束結果である商ベクトルを1要素当り
1クロック周期の速度で出力することを特徴とするベク
トル除算方式。 - 【請求項2】 請求項1記載のベクトル除算方式を実行
するベクトル除算装置において、 前記被除数を格納する領域と前記第一の中間結果ベクト
ルデータを格納する領域とを備える第一のベクトルレジ
スタと、 前記除数を格納する領域と前記第二の中間結果ベクトル
データを格納する領域とを備える第二のベクトルレジス
タと、 前記第一および第二のベクトルレジスタのそれぞれの出
力を入力していずれか一方を選択的に出力する第一のセ
レクタと、 前記第二のベクトルレジスタの出力を入力する補数生成
器と、 前記第二のベクトルレジスタの出力と前記補数生成器の
出力とを入力していずれか一方を選択的に出力する第二
のセレクタと、 前記第一および第二のセレクタのそれぞれの出力を入力
して両者の積を前記第一および第二のベクトルレジスタ
にそれぞれ格納する乗算器とを備えることを特徴とする
ベクトル除算装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3189074A JPH0535773A (ja) | 1991-07-30 | 1991-07-30 | ベクトル除算方式とその装置 |
US07/917,389 US5309385A (en) | 1991-07-30 | 1992-07-23 | Vector division processing method and system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3189074A JPH0535773A (ja) | 1991-07-30 | 1991-07-30 | ベクトル除算方式とその装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0535773A true JPH0535773A (ja) | 1993-02-12 |
Family
ID=16234873
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3189074A Pending JPH0535773A (ja) | 1991-07-30 | 1991-07-30 | ベクトル除算方式とその装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5309385A (ja) |
JP (1) | JPH0535773A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5825680A (en) * | 1996-06-21 | 1998-10-20 | Digital Equipment Corporation | Method and apparatus for performing fast division |
US5862069A (en) * | 1996-07-12 | 1999-01-19 | Analog Devices, Inc. | Four quadrant multiplying apparatus and method |
JP3660075B2 (ja) * | 1996-10-04 | 2005-06-15 | 株式会社ルネサステクノロジ | 除算装置 |
US7007058B1 (en) | 2001-07-06 | 2006-02-28 | Mercury Computer Systems, Inc. | Methods and apparatus for binary division using look-up table |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6086671A (ja) * | 1983-10-19 | 1985-05-16 | Hitachi Ltd | 除算回路 |
JPH01321517A (ja) * | 1988-06-23 | 1989-12-27 | Nec Corp | 除算装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60164837A (ja) * | 1984-02-07 | 1985-08-27 | Nec Corp | 除算装置 |
JPS62118474A (ja) * | 1985-11-19 | 1987-05-29 | Hitachi Ltd | ベクトル除算装置の制御方式 |
US5140545A (en) * | 1991-02-13 | 1992-08-18 | International Business Machines Corporation | High performance divider with a sequence of convergence factors |
-
1991
- 1991-07-30 JP JP3189074A patent/JPH0535773A/ja active Pending
-
1992
- 1992-07-23 US US07/917,389 patent/US5309385A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6086671A (ja) * | 1983-10-19 | 1985-05-16 | Hitachi Ltd | 除算回路 |
JPH01321517A (ja) * | 1988-06-23 | 1989-12-27 | Nec Corp | 除算装置 |
Also Published As
Publication number | Publication date |
---|---|
US5309385A (en) | 1994-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4980834B2 (ja) | 算術プロセッサ | |
US5081573A (en) | Parallel processing system | |
US5226171A (en) | Parallel vector processing system for individual and broadcast distribution of operands and control information | |
EP0570359B1 (en) | Heuristic processor | |
US6782405B1 (en) | Method and apparatus for performing division and square root functions using a multiplier and a multipartite table | |
JP2511914B2 (ja) | 複素乗算器及び複素乗算方法 | |
US3746848A (en) | Fft process and apparatus having equal delay at each stage or iteration | |
JPS593790B2 (ja) | Fft エンサンシヨリソウチ | |
JPH03209561A (ja) | 連立一次方程式の解を求める計算装置及び方法 | |
JPH0368416B2 (ja) | ||
US4797849A (en) | Pipelined vector divide apparatus | |
JPH0474219A (ja) | 高速乗算器 | |
US3925646A (en) | Information and process control enhancement system employing series of square wave components | |
US3290493A (en) | Truncated parallel multiplication | |
US4740906A (en) | Digital lattice filter with multiplexed fast adder/full adder for performing sequential multiplication and addition operations | |
US4991132A (en) | Apparatus for executing division by high-speed convergence processing | |
JP2508784B2 (ja) | 指数関数演算装置 | |
JPH0535773A (ja) | ベクトル除算方式とその装置 | |
JPH06149861A (ja) | Dct及び逆dct演算装置並びにその演算方法 | |
JP2737933B2 (ja) | 除算装置 | |
US20030182339A1 (en) | Emod a fast modulus calculation for computer systems | |
JPS6310263A (ja) | ベクトル処理装置 | |
JPH10333883A (ja) | 乗算方法および乗算回路 | |
JPS6259828B2 (ja) | ||
JPH0343865A (ja) | ベクトル・データ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971028 |