JPH0227709B2 - Deetakudoseigyohoshiki - Google Patents
DeetakudoseigyohoshikiInfo
- Publication number
- JPH0227709B2 JPH0227709B2 JP18110282A JP18110282A JPH0227709B2 JP H0227709 B2 JPH0227709 B2 JP H0227709B2 JP 18110282 A JP18110282 A JP 18110282A JP 18110282 A JP18110282 A JP 18110282A JP H0227709 B2 JPH0227709 B2 JP H0227709B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- latch
- output
- arithmetic
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 description 24
- 238000007792 addition Methods 0.000 description 9
- 238000009825 accumulation Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000010365 information processing Effects 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
Description
【発明の詳細な説明】
本発明はデータ駆動制御方式の情報処理装置に
おける演算結果を格納するレジスタを有する演算
器に関する。
おける演算結果を格納するレジスタを有する演算
器に関する。
いわゆるデータ駆動制御方式とは演算の対象で
あるオペランドすなわちデータが全て使用可能に
なつた時その演算が実行できる、という規則で演
算の実行を制御するものである。また、演算処理
部に入出力するデータには、そのデータが処理さ
れるべき演算命令、及び処理されたデータが次に
処理されるべき演算に関する情報が含まれてい
る。これによつて、演算処理部にデータが入力さ
れた時にそのデータ中に含まれた命令に応じた処
理を行ない、処理終了時点で処理されたデータ
に、次の演算情報を付加して出力データとするこ
との繰り返しで演算が実行されていく。
あるオペランドすなわちデータが全て使用可能に
なつた時その演算が実行できる、という規則で演
算の実行を制御するものである。また、演算処理
部に入出力するデータには、そのデータが処理さ
れるべき演算命令、及び処理されたデータが次に
処理されるべき演算に関する情報が含まれてい
る。これによつて、演算処理部にデータが入力さ
れた時にそのデータ中に含まれた命令に応じた処
理を行ない、処理終了時点で処理されたデータ
に、次の演算情報を付加して出力データとするこ
との繰り返しで演算が実行されていく。
また、データ駆動制御方式による演算は入力バ
スから演算処理部へのデータ入力に同期して開始
され、演算に関する命令情報は入力データ内に含
まれているので演算を中央で集中制御する必要が
ない。このため、複数の演算処理部をバスに接続
することにより、多重処理（並列処理、並行処
理）を複雑な制御をせずに行なうことができる。
スから演算処理部へのデータ入力に同期して開始
され、演算に関する命令情報は入力データ内に含
まれているので演算を中央で集中制御する必要が
ない。このため、複数の演算処理部をバスに接続
することにより、多重処理（並列処理、並行処
理）を複雑な制御をせずに行なうことができる。
このような従来のデータ駆動制御方式による２
項演算は次のようにして行なわれていた。
項演算は次のようにして行なわれていた。
（Ａ＋Ｂ）×Ｃを例として考える。ただし、Ａ，
Ｂ，Ｃはそれぞれ複数のデータ、いわゆるデータ
流であるとする。すなわち、（A1＋B1）×C1，A2
＋B2）×C2……という演算を行なう。データ流
Ａ、データ流Ｂが２項待ち合わせによつて共に使
用可能になると、加算をあらわす命令コード、及
び次の演算情報（Ｃと乗算を行なう）を付加した
入力データが演算処理部に入力される。命令コー
ドに従つて（Ａ＋Ｂ）が演算されると、演算結果
と次の命令情報が出力される。この（Ａ＋Ｂ）と
Ｃの乗算を行なうには（Ａ＋Ｂ）をフイードバツ
クするか否かによつて次の２つの方法が考えられ
る。
Ｂ，Ｃはそれぞれ複数のデータ、いわゆるデータ
流であるとする。すなわち、（A1＋B1）×C1，A2
＋B2）×C2……という演算を行なう。データ流
Ａ、データ流Ｂが２項待ち合わせによつて共に使
用可能になると、加算をあらわす命令コード、及
び次の演算情報（Ｃと乗算を行なう）を付加した
入力データが演算処理部に入力される。命令コー
ドに従つて（Ａ＋Ｂ）が演算されると、演算結果
と次の命令情報が出力される。この（Ａ＋Ｂ）と
Ｃの乗算を行なうには（Ａ＋Ｂ）をフイードバツ
クするか否かによつて次の２つの方法が考えられ
る。
第１は（Ａ＋Ｂ）を行なつた演算処理部の出力
がバスを介して入力に直結されているもう１つの
演算処理部で乗算を行なう方法、第２は同一演算
処理部で（Ａ＋Ｂ）をフイードバツクしてＣと２
項待ち合わせして乗算を行なう方法である。第１
の方法の場合、２個の演算処理部を直結して使用
しているために、フイードバツクがなく、データ
流の制御のオーバーヘツドが最少で済んでいる
が、第２の方法の場合、（Ａ＋Ｂ）のデータ流を
フイードバツクしているために、第１の方法の4/
３倍のデータ流に対する２項待ち合わせ制御が必
要となりこの制御の能力が処理装置全体の性能に
直接影響する。
がバスを介して入力に直結されているもう１つの
演算処理部で乗算を行なう方法、第２は同一演算
処理部で（Ａ＋Ｂ）をフイードバツクしてＣと２
項待ち合わせして乗算を行なう方法である。第１
の方法の場合、２個の演算処理部を直結して使用
しているために、フイードバツクがなく、データ
流の制御のオーバーヘツドが最少で済んでいる
が、第２の方法の場合、（Ａ＋Ｂ）のデータ流を
フイードバツクしているために、第１の方法の4/
３倍のデータ流に対する２項待ち合わせ制御が必
要となりこの制御の能力が処理装置全体の性能に
直接影響する。
また、一般に広く用いられるｎ項の蓄積加算
（A1＋A2＋A3＋A4……＋Ao）を実行させようと
すると上記の第１の方法ではｎ−１個もの演算処
理部が必要となり、第２の方法でも第１の方法の
２（ｎ−１）／ｎ倍のデータ流の２項待ち合わせ
制御を要するというようにそれぞれ欠点を有して
いる。
（A1＋A2＋A3＋A4……＋Ao）を実行させようと
すると上記の第１の方法ではｎ−１個もの演算処
理部が必要となり、第２の方法でも第１の方法の
２（ｎ−１）／ｎ倍のデータ流の２項待ち合わせ
制御を要するというようにそれぞれ欠点を有して
いる。
本発明は上記の欠点を克服することを目的とし
ている。
ている。
本発明のデータ駆動制御方式は、命令コードと
被演算データを有するデータを一時貯えておく入
力ラツチと、前記入力ラツチからの被演算データ
か又はフイードバツクデータを切り換え信号に応
じて選択して出力する選択手段と、前記入力ラツ
チおよび前記選択手段からのデータを受けこれら
に対し演算選択情報によつて選択された演算を実
行する演算器と、この演算器からのデータをラツ
チ信号に応答して一時貯え前記フイードバツクデ
ータとして選択手段に供給する待避レジスタと、
出力すべきデータを一時貯える出力ラツチと、演
算器からのデータを前記待避レジスタを介するこ
となく出力ラツチに転送する手段と、前記入力ラ
ツチからの前記命令コードに応答して前記切り換
え信号、前記演算選択情報および前記ラツチ信号
を生成する制御手段とを備えることを特徴とす
る。
被演算データを有するデータを一時貯えておく入
力ラツチと、前記入力ラツチからの被演算データ
か又はフイードバツクデータを切り換え信号に応
じて選択して出力する選択手段と、前記入力ラツ
チおよび前記選択手段からのデータを受けこれら
に対し演算選択情報によつて選択された演算を実
行する演算器と、この演算器からのデータをラツ
チ信号に応答して一時貯え前記フイードバツクデ
ータとして選択手段に供給する待避レジスタと、
出力すべきデータを一時貯える出力ラツチと、演
算器からのデータを前記待避レジスタを介するこ
となく出力ラツチに転送する手段と、前記入力ラ
ツチからの前記命令コードに応答して前記切り換
え信号、前記演算選択情報および前記ラツチ信号
を生成する制御手段とを備えることを特徴とす
る。
次に本発明の実施例について詳細に説明する。
第１図は本発明の一実施例である演算結果待避
用レジスタを一つだけ用いた２項演算処理装置の
概略ブロツク図、第２図は前記処理装置の演算処
理の分類を示す図である。
用レジスタを一つだけ用いた２項演算処理装置の
概略ブロツク図、第２図は前記処理装置の演算処
理の分類を示す図である。
第１図に於いて、０は演算処理部、１は２項待
ち合わせ制御部、２は入力ラツチ、３は命令デコ
ーダ、４及び５はマルチプレクサ、６は演算器、
７は演算結果待避レジスタ、８は出力ラツチ、２
０から３２はバス、４０から４４は制御信号線で
ある。
ち合わせ制御部、２は入力ラツチ、３は命令デコ
ーダ、４及び５はマルチプレクサ、６は演算器、
７は演算結果待避レジスタ、８は出力ラツチ、２
０から３２はバス、４０から４４は制御信号線で
ある。
本処理装置の動作について次に説明する。
バス２０を介して入力されたデータは２項待ち
合わせ制御部１に於いて、演算の対象となるもう
一方のデータと待ち合わせを行なう。２つのデー
タが揃つた時点でバス２１を介して、ラツチ信号
４０により入力ラツチにラツチされる。ラツチさ
れたデータの構成要素は、次の演算情報に相当す
る識別番号（ID）、命令コード（OPC）、データ
Ａ及びデータＢである。この内、識別番号は何も
処理されずにバス２２を介して通過する。命令コ
ードはバス２３を介して命令デコーダ３に入力さ
れ、そこでコード解析の結果、命令制御信号線４
１から４４が出力される。信号線４１は、演算を
ほどこすデータがバス２５の入力データか、演算
結果待避レジスタ７からバス２６を介してフイー
ド・バツクされるデータかを選択するマルチプレ
クサ４の切りかえ信号である。また、信号線４２
は演算器６に対する演算選択信号、信号線４３は
待避レジスタ７のラツチ信号、信号線４４は、出
力するデータが演算器６から出力される演算結果
（バス２８）か、待避レジスタの内容（バス３０）
から選択するマルチプレクサ５の切りかえ信号で
ある。
合わせ制御部１に於いて、演算の対象となるもう
一方のデータと待ち合わせを行なう。２つのデー
タが揃つた時点でバス２１を介して、ラツチ信号
４０により入力ラツチにラツチされる。ラツチさ
れたデータの構成要素は、次の演算情報に相当す
る識別番号（ID）、命令コード（OPC）、データ
Ａ及びデータＢである。この内、識別番号は何も
処理されずにバス２２を介して通過する。命令コ
ードはバス２３を介して命令デコーダ３に入力さ
れ、そこでコード解析の結果、命令制御信号線４
１から４４が出力される。信号線４１は、演算を
ほどこすデータがバス２５の入力データか、演算
結果待避レジスタ７からバス２６を介してフイー
ド・バツクされるデータかを選択するマルチプレ
クサ４の切りかえ信号である。また、信号線４２
は演算器６に対する演算選択信号、信号線４３は
待避レジスタ７のラツチ信号、信号線４４は、出
力するデータが演算器６から出力される演算結果
（バス２８）か、待避レジスタの内容（バス３０）
から選択するマルチプレクサ５の切りかえ信号で
ある。
この処理装置で行なわれる処理は２項待ち合わ
せに着目すると３種類に分けられる。第１は、通
常の２項演算、すなわち２項待ち合わせ制御部１
で２つのデータの待ち合わせを行ない、その２つ
のデータに対して２項演算を行なうものである。
この場合、演算器６のＢ側入力バス２７はマルチ
プレクサ４によつてバス２５が選択される。
せに着目すると３種類に分けられる。第１は、通
常の２項演算、すなわち２項待ち合わせ制御部１
で２つのデータの待ち合わせを行ない、その２つ
のデータに対して２項演算を行なうものである。
この場合、演算器６のＢ側入力バス２７はマルチ
プレクサ４によつてバス２５が選択される。
第２の処理は、待避レジスタ７の内容を使用し
て演算を行なうものである。この処理の場合、２
項待ち合わせ制御部１に於ける待ち合わせが不要
となり、待避レジスタ７の内容と処理を行なうべ
きデータが到着次第演算を行なうことができる。
すなわち、入力ラツチ２のデータＢはダミーで演
算器７のＢ側入力バス２７にはバス２６が選択さ
れる。この処理は２項待ち合わせ不要であること
から疑似的に単項演算とみなすことができる。
て演算を行なうものである。この処理の場合、２
項待ち合わせ制御部１に於ける待ち合わせが不要
となり、待避レジスタ７の内容と処理を行なうべ
きデータが到着次第演算を行なうことができる。
すなわち、入力ラツチ２のデータＢはダミーで演
算器７のＢ側入力バス２７にはバス２６が選択さ
れる。この処理は２項待ち合わせ不要であること
から疑似的に単項演算とみなすことができる。
第３の処理は、単項演算である。２項待ち合わ
せが不要なのは第２の処理と同じであるが、演算
器６のＢ側入力そのものがダミーとなる処理で、
待避レジスタ７の読み書きあるいはこの演算処理
部を無処理で通過させる場合である。
せが不要なのは第２の処理と同じであるが、演算
器６のＢ側入力そのものがダミーとなる処理で、
待避レジスタ７の読み書きあるいはこの演算処理
部を無処理で通過させる場合である。
上記の分類は２項待ち合わせに着目したもので
あるが待避レジスタ７の扱いを含めて処理全体の
内容を考えると第２図のように記述できる。第２
図に於ける〇印は、２項演算、凝似単項演算及び
単項演算の各演算の入出力データの種類を示して
いる。入力データは前述したように、待ち合わせ
の要、不要等で異なる。出力データの有無及び待
避レジスタへの書き込みの有無によつて各演算は
さらにタイプＡ，Ｂ，Ｃに分類される。各演算タ
イプＡの処理は演算器出力をそのまま出力するも
のである。各演算のタイプＢの処理は演算器出力
を待避レジスタに書き込むのみで、出力バス上の
出力データはダミーである。タイプＣの処理は演
算器出力を出力データとして出力すると同時に待
避レジスタにも書き込むものである。さらに単項
演算タイプＤの処理は待避レジスタの内容を読み
だすもので、データＡの内容もダミーである。
あるが待避レジスタ７の扱いを含めて処理全体の
内容を考えると第２図のように記述できる。第２
図に於ける〇印は、２項演算、凝似単項演算及び
単項演算の各演算の入出力データの種類を示して
いる。入力データは前述したように、待ち合わせ
の要、不要等で異なる。出力データの有無及び待
避レジスタへの書き込みの有無によつて各演算は
さらにタイプＡ，Ｂ，Ｃに分類される。各演算タ
イプＡの処理は演算器出力をそのまま出力するも
のである。各演算のタイプＢの処理は演算器出力
を待避レジスタに書き込むのみで、出力バス上の
出力データはダミーである。タイプＣの処理は演
算器出力を出力データとして出力すると同時に待
避レジスタにも書き込むものである。さらに単項
演算タイプＤの処理は待避レジスタの内容を読み
だすもので、データＡの内容もダミーである。
以上が本発明の動作説明であるが、ｎ項の蓄積
加算（A1＋A2＋A3＋……＋Ao）の処理を例に効
果を述べる。２項待ち合わせ制御部１にデータ
A1、データA2がそろうと、２項演算タイプＢの
加算命令であることを表わす命令コード及び識別
番号とともに入力ラツチ２にラツチされる。命令
デコーダからの制御信号によつてマルチプレクサ
４はバス２５側を開き、演算結果はバス２９を介
して待避レジスタ７に格納される。これで、（A1
＋A2）の値がセツトされたことになり、A3以降
の加算は凝似単項演算タイプＢを用いることがで
きる。すなわち（A1＋……＋Ai-1）＋Ai（ただし
ｉ＝３，４，……，ｎ−１）の処理は、データ
Aiが到着次第開始され、マルチプレクサ４はバ
ス２６側を開き、加算結果はその度待避レジスタ
７上に更新される。そして最後にデータAoの加
算は凝似単項演算タイプＡを用いて演算結果を出
力バス３２に出力するようにする。こうして、蓄
積加算が実行されるわけだが、従来技術に於ける
（ｎ−１）個の演算処理部を使用した場合と同じ
処理時間で演算が終了することができた。また、
従来１個の演算処理部で行なつた場合のｎ／２
（ｎ−１）倍の２項待ち合わせ制御ですむ。
加算（A1＋A2＋A3＋……＋Ao）の処理を例に効
果を述べる。２項待ち合わせ制御部１にデータ
A1、データA2がそろうと、２項演算タイプＢの
加算命令であることを表わす命令コード及び識別
番号とともに入力ラツチ２にラツチされる。命令
デコーダからの制御信号によつてマルチプレクサ
４はバス２５側を開き、演算結果はバス２９を介
して待避レジスタ７に格納される。これで、（A1
＋A2）の値がセツトされたことになり、A3以降
の加算は凝似単項演算タイプＢを用いることがで
きる。すなわち（A1＋……＋Ai-1）＋Ai（ただし
ｉ＝３，４，……，ｎ−１）の処理は、データ
Aiが到着次第開始され、マルチプレクサ４はバ
ス２６側を開き、加算結果はその度待避レジスタ
７上に更新される。そして最後にデータAoの加
算は凝似単項演算タイプＡを用いて演算結果を出
力バス３２に出力するようにする。こうして、蓄
積加算が実行されるわけだが、従来技術に於ける
（ｎ−１）個の演算処理部を使用した場合と同じ
処理時間で演算が終了することができた。また、
従来１個の演算処理部で行なつた場合のｎ／２
（ｎ−１）倍の２項待ち合わせ制御ですむ。
また、上述した蓄積加算のように演算結果を中
間演算値として保存しておき、後で取りだして何
らかの演算を行ないたい場合、定数を用いた演算
を連続して行なう場合等に非常に有効なものにな
つてくる。さらに本発明の実施例には待避レジス
タを１つ使用したものを掲げたが、このレジスタ
を複数個使用し、それぞれのレジスタを操作する
命令をもつことによつて、レジスタを使用するこ
とを必要とする処理をレジスタの数だけ並列に実
行することが可能になることは明白である。
間演算値として保存しておき、後で取りだして何
らかの演算を行ないたい場合、定数を用いた演算
を連続して行なう場合等に非常に有効なものにな
つてくる。さらに本発明の実施例には待避レジス
タを１つ使用したものを掲げたが、このレジスタ
を複数個使用し、それぞれのレジスタを操作する
命令をもつことによつて、レジスタを使用するこ
とを必要とする処理をレジスタの数だけ並列に実
行することが可能になることは明白である。
以上の説明から明らかなように、演算結果をフ
イードバツクしてさらに演算をほどこすような処
理を行なう場合には、本発明によつて、フイード
バツクに伴う２項待ち合わせ制御が省略され、そ
れに伴つて処理時間も短縮でき、これによつて情
報処理装置の性能を大幅に改善することができ
る。
イードバツクしてさらに演算をほどこすような処
理を行なう場合には、本発明によつて、フイード
バツクに伴う２項待ち合わせ制御が省略され、そ
れに伴つて処理時間も短縮でき、これによつて情
報処理装置の性能を大幅に改善することができ
る。
第１図は本発明の実施例を示すブロツク図、第
２図は演算処理の分類を示す図である。 ０…演算処理部、１…２項待ち合わせ制御部、
２…入力ラツチ、３…命令デコーダ、４，５…マ
ルチプレクサ、６…演算器、７…待避レジスタ、
８…出力ラツチ、２０〜３２…データバス、４０
〜４４…制御信号線。
２図は演算処理の分類を示す図である。 ０…演算処理部、１…２項待ち合わせ制御部、
２…入力ラツチ、３…命令デコーダ、４，５…マ
ルチプレクサ、６…演算器、７…待避レジスタ、
８…出力ラツチ、２０〜３２…データバス、４０
〜４４…制御信号線。
Claims (1)
- １ 命令コードと被演算データを有するデータを
一時貯えておく入力ラツチと、前記入力ラツチか
らの被演算データか又はフイードバツクデータを
切り換え信号に応じて選択して出力する選択手段
と、前記入力ラツチおよび前記選択手段からのデ
ータを受けこれらに対し演算選択情報によつて選
択された演算を実行する演算器と、この演算器か
らのデータをラツチ信号に応答して一時貯え前記
フイードバツクデータとして選択手段に供給する
待避レジスタと、出力すべきデータを一時貯える
出力ラツチと、演算器からのデータを前記待避レ
ジスタを介することなく出力ラツチに転送する手
段と、前記入力ラツチからの前記命令コードに応
答して前記切り換え信号、前記演算選択情報およ
び前記ラツチ信号を生成する制御手段とを備える
ことを特徴とするデータ駆動制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18110282A JPH0227709B2 (ja) | 1982-10-15 | 1982-10-15 | Deetakudoseigyohoshiki |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18110282A JPH0227709B2 (ja) | 1982-10-15 | 1982-10-15 | Deetakudoseigyohoshiki |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5969845A JPS5969845A (ja) | 1984-04-20 |
| JPH0227709B2 true JPH0227709B2 (ja) | 1990-06-19 |
Family
ID=16094871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18110282A Expired - Lifetime JPH0227709B2 (ja) | 1982-10-15 | 1982-10-15 | Deetakudoseigyohoshiki |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0227709B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61235945A (ja) * | 1985-04-12 | 1986-10-21 | Nec Corp | 乗算器 |
| JPS61235944A (ja) * | 1985-04-12 | 1986-10-21 | Nec Corp | 加減算器 |
| JPH05233853A (ja) * | 1992-02-24 | 1993-09-10 | Sharp Corp | 演算処理装置 |
| AU2012216814B2 (en) * | 2006-02-15 | 2015-05-07 | Sensormatic Electronics Llc | RF switched RFID multiplexer |
| WO2007094787A1 (en) | 2006-02-15 | 2007-08-23 | Sensormatic Electronics Corporation | Rf switched rfid multiplexer |
-
1982
- 1982-10-15 JP JP18110282A patent/JPH0227709B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5969845A (ja) | 1984-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4658355A (en) | Pipeline arithmetic apparatus | |
| JPH11282679A (ja) | 演算処理装置 | |
| JPS61107431A (ja) | 演算装置 | |
| JPH03286332A (ja) | デジタルデータ処理装置 | |
| US5907693A (en) | Autonomously cycling data processing architecture | |
| JPH05150979A (ja) | 即値オペランド拡張方式 | |
| JPH0227709B2 (ja) | Deetakudoseigyohoshiki | |
| JPS6161416B2 (ja) | ||
| JPS60175145A (ja) | デジタルデ−タ処理システム用マイクロコ−ド制御システム | |
| JP2765058B2 (ja) | ストリーム演算終了検知方法及びその装置 | |
| JP3658879B2 (ja) | パイプライン計算機 | |
| JPH06162067A (ja) | ベクトル命令制御装置および制御方法 | |
| JPH03245223A (ja) | 演算装置 | |
| JPH0343865A (ja) | ベクトル・データ処理装置 | |
| WO1987004829A1 (en) | Improvements relating to control flow in computers | |
| JPH0238966B2 (ja) | ||
| JPH04116726A (ja) | 情報処理装置 | |
| JPH0512007A (ja) | データ処理方式 | |
| JPH023822A (ja) | データ処理装置 | |
| JPS6116111B2 (ja) | ||
| JPH0398163A (ja) | ベクトルデータ処理装置 | |
| JPS58225440A (ja) | メモリ制御装置 | |
| JPH0634205B2 (ja) | ベクトル演算処理装置 | |
| JPS59208649A (ja) | 演算処理装置 | |
| JPH0562388B2 (ja) |