JPH0248770A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置に係り、特に、ベクトル化され
たオペランドデータをベクトルエレメントとして定義し
、このエレメントを連続的に処理するベクトル演算を行
う情報処理装置に関する。

〔従来の技術〕

ベクトル演算を行う情報処理装置に関する従来技術とし
て、例えば、米国特許第４１２８８８０号明細書等に記
載された技術が知られている。この従来技術は、ベクト
ルエレメントを格納するベクトルレジスタを主記憶装置
と演算器との間に備えて、ベクトルレジスタに登録され
たベクトルエレメントを、オペランドデータとしてベク
トル演算命令によって処理するものである。

また、他の従来技術として、例えば、特開昭６１２９０
５７０号公報等に記載された技術が知られている。この
従来技術は、ベクトルエレメントがヘクトルレジスタの
格納領域を越える場合に、ベクトルエレメントを分割す
ることにより、ベクトルエレメントをベクトルレジスタ
で取り扱い可能な範囲として、ベクトル演算処理を行う
ものである。

さらに、他の従来技術として、ベクトル演算処理を行う
場合に、ベクトルレジスタを持たない処理装置を用い、
ベクトルエレメントを主記憶装置内にのみ定義し、ベク
トルエレメントを常に主記憶装置から取り出して、ベク
トル演算処理を行い、その演算結果を再び主記憶装置に
格納する方法が知られている。この従来技術は、単一オ
ペランドを扱うスカラ処理の複数命令で行っていた処理
を、ベクトル命令により定義することによって、複数オ
ペランドを扱うことを可能とし、１つのベクトル命令の
中で、複数オペランドをベクトルエレメントとして、演
算処理可能としたものである。

〔発明が解決しようとする課題〕 前記従来技術は、ベクトル演算処理のためのベクトルエ
レメントの取り扱いが一意的であり、演算処理の動きに
関係なく、ベクトル化された主記憶のベクトルエレメン
トのオペランド領域が、−度ベクトルレジスタ内に必ず
格納されたのち演算処理される（前記米国特許明細書ま
たは公開公報に記載されたベクトルレジスタを用いる従
来技術の場合）か、主記憶のオペランドデータとして処
理される（前記もう１つのベクトルレジスタを用いない
従来技術の場合）かであり、１つの命令セットを用意し
てベクトル演算処理を行っている。

このため、前記ベクトルレジスタを用いる従来技術は、
同一のベクトルエレメントに対して１度しか演算処理を
行わない場合でも、ベクトルレジスタへの主記憶からの
データの格納と、主記憶への退避が必要となり、この処
理により、全体のベクトル処理性能が低下するという問
題点があった。

一方、前記ベクトルレジスタを用いない従来技術は、ベ
クトルエレメントが常に主記憶上にあるため、何回も同
一のベクトルエレメントの操作をする演算処理を行う場
合、主記憶への参照動作をその都度行わなければならず
、ベクトル演算処理性能が、主記憶と演算処理とのデー
タスルーブツトにより、その上限が決められてしまい、
全体のベクトル処理性能を低下させてしまうという問題
点を有する。

一般に、ベクトル演算処理は、気象解析、構造解析、画
像処理等、多くの技術分野の数値シミュレーションに用
いられ、そのアプリケーション実現には、有限要素法等
を用いた多種多様なプログラム的手法が用いられている
。そして、このようなベクトル演算処理においては、演
算結果をいかに早く入手し、計算処理のターンアラウン
ドタイムをいかに縮少するかが課題となっている。また
、前述のような用途に用いられるベクトル演算処理にお
いては、計算精度の向上及びその取り扱い規模の向上の
ため、そのデータ量が極めて大きくなっている。

従って、前述のような処理を行う情報処理装置は、新し
いアプリケーションプログラム、新しい計算手法の開発
とともに、個々の計算手法にあったベクトルエレメント
の扱い方を取り入れる必要がある。

本発明の目的は、前述した従来技術の問題点を解決し、
ベクトル演算処理の中で実行されるベクトルエレメント
の操作方法を変更できるようにして、ベクトル処理性能
を向上した情報処理装置を提供することにある。

〔課題を解決するための手段〕

本発明によれば、前記目的は、ベクトルレジスタを用い
る命令の命令セット及びベクトルエレメントが全て主記
憶部にあるとして構成したベクトル命令の命令セットの
２つの命令セットを用意しておき、実行しようとするベ
クトル演算処理のベクトルエレメントの長さ、演算結果
を得る迄に何回同一のベクトルエレメントを演算対象と
するか、を示すループ回数、ベクトルストライドの値に
より、前記２つの命令セットのどちらの命令セットを用
いるかを選択し、予じめベクトル演算処理部の動作モー
ドとして処理装置に設定しである２つの命令セットに対
応した動作モードを、前記選択した命令セットにより選
択し、この動作モードに従、ってベクトル命令処理を実
行させることにより達成される。

〔作　用〕

ベクトルエレメントは、同一のベクトル演算処理の中で
は、同一のデータ長を有しており、それぞれのエレメン
トの数がベクトルエレメントの長さとして現わされる。

また、ベクトルエレメントは、１つのエレメントと次の
エレメントまでが、１つのエレメントのデータ長の整数
倍離れた位置に、主記憶部内に格納されることが許され
ており、これをベクトルストライドという。さらに、同
一のベクトルエレメントに対して、同一のベクトル演算
処理が何回行われるかを示す回数を、ベクトルループ回
数という。

ベクトルエレメントは、入出力装置から主記憶装置へ転
送された後、処理装置によってベクトル演算処理が行わ
れ、その演算結果が再び入出力装置に出力されることに
なる。

この主記憶装置へ転送されたベクトルエレメントは、処
理装置が識別可能、かつ、用意しであるベクトル命令の
命令セットが実行可能なデータ形式に変換される。

この変換されたベクトルエレメントは、ベクトル演算処
理の開始に当り、全て主記憶装置内に格納されている。

一般に、ベクトル長が長いということは、大きなエレメ
ントであることを示し、ベクトルストライドが大きいと
いうことは、主記憶装置の大きな領域にベクトルエレメ
ントが分散して格納されていることを示し、また、ベク
トルループ回数が多いということは、同一のベクトルエ
レメントをループ回数だけ参照することを示している。

ベクトルレジスタを用いるベクトル演算処理は、始めに
、ベクトルエレメントを主記憶装置からベクトルレジス
タに転送し、ベクトルレジスタの中から、ベクトル命令
の実行の都度ベクトルエレメントを呼び出して演算処理
を行い、再びベクトルレジスタへその結果を格納するこ
とにより実行される。ベクトルエレメントに対する全演
算操作が終了すると、ベクトルレジスタの内容は、再び
主記憶装置へ格納されて、一連のベクトル演算処理を終
了する。

このため、処理装置に用意しであるベクトルレジスタニ
、全てのベクトルエレメントが格納できれば、前記ベク
トルレジスタを用いるベクトル演！　処１　は、ベクト
ルレジスタを参照する早さが、主記憶装置を参照する早
さより格段に早いので、ベクトルループ回数が多ければ
多い程、その演算性能が高くなる。

一方、ベクトルレジスタを用いず、ベクトルエレメント
が主記憶装置内に格納されたまま実行するベクトル演算
処理は、必要となるエレメントを演算の都度主記憶装置
より演算器に取り出し、演算処理後、その結果を主記憶
装置へ格納することにより行われる。ベクトルエレメン
トが複数ある場合、全てのベクトルエレメントに対して
、前述の演算処理を行うことになる。

このため、前述のベクトルレジスタを用いないベクトル
演算処理は、特に、ベクトルループ回数が少ない場合に
、ベクトルレジスタを用いるベクトル演算処理に比較し
て、高速に処理を実行することが可能となる。

従って、前述した２つのベクトル演算処理を、演算すべ
きベクトルエレメントとベクトルループ回数とによって
、使い分けるようにすれば、全体のベクトル演算処理の
速度を向上させ、その性能を向上させることができる。

従って、本発明では、ベクトルレジスタを用いてベクト
ル演算処理を実行するベクトル命令の命令セットと、ベ
クトルレジスタを用いずに主記憶装置上にベクトルエレ
メントを格納したまま、ベクトル演算処理を実行するベ
クトル命令の命令セットを用意して、 （１）　　ベクトルエレメントが全てベクトルレジスタ
に格納可能か、 （２）　　ベクトルストライドは大きいか、（３）ベク
トルループ回数は大きいか、の条件に対して、実行しよ
うとするベクトル演算処理プログラムはどうなっている
か、いずれの命令セットを用いた方が高速な処理を行い
得るかを、予め、利用者あるいはベクトル処理コンパイ
ラが判断し、当該プログラムの実行時、処理装置の動作
モードを事前にセットしておき、前記２つの命令セット
を、各ベクトル処理プログラムに従って使い分けるよう
にしている。

これにより、本発明は、ベクトル演算処理を高速に行う
ことを可能にして、高性能なベクトル処理性能を得るこ
とができる。

〔実施例〕

以下、本発明による情報処理装置の一実施例を図面によ
り詳細に説明する。

第１図は本発明の一実施例の全体の構成を示すブロック
図、第２図は第１図における実行制御部及びベクトル演
算制御部の構成を示すブロック図第３図は第１図におけ
る命令処理装置の構成を示すブロック図、第４図は本発
明により定義した２つのベクトル命令セットの命令形式
、命令処理を説明する図である。第１図〜第３図におい
て、１は主記憶′部、２は記憶制御部、３は人出力制御
装置、４はコンソール、５はバッファ制御部、６は命令
制御部、７は実行制御部、８はベクトル演算制御部、９
は主記憶装置、１０は命令処理装置、１１は制御記憶部
、１２は汎用レジスタ、１３は浮動小数点レジスタ、１
４は２進演算器、１５は１０進演算器、１６は浮動小数
点演算器、１７はワークレジスタ、１８，１０４はスカ
ラレジスタ、１９．１０９はスカラ演算器、１０２はバ
ッファ記憶部、１１０はベクトルレジスタ、１１４はベ
クトル演算器、１１６，１１７はベクトルデータセレク
タ、１１８はベクトル演算制御ビットである。

第１図に示す本発明の一実施例による情報処理装置は、
主記憶部１、記憶制御部２より成る主記憶装置９と、図
示しない入出力装置からのデータ転送あるいは入出力装
置へのデータ送出を制御する入出力制御装置３と、図示
情報処理装置の操作を制御するコンソール４と、主記憶
部ｌの写しを登録するバッファ記憶部を制御するバッフ
ァ制御１１部５、演算処理の実行を行う実行制御部７及
びバッファ制御部を介して読み出した命令をデコードし
て実行制御部７へ命令の実行指示を行う命令制御部６よ
り成る命令処理装置１０と、ベクトル命令の実行を行う
ベクトル演算制御部８とにより構成されている。

このように構成された情報処理装置において、命令制御
部６は、命令の処理に際し、命令アドレスとともに命令
読み出し指示を経路ｄ０を介してバッファ制御部５に送
出する。バッファ制御部５は、経路Ｃ０を介して記憶制
御部２へ、命令アドレスとともに主記憶部１に対する読
み出し指示を行う。

この結果、主記憶部ｌから読み出されたデータは、経路
ａｏ　、Ｃｏ　、ｄ（１を介して命令制御部６に届けら
れる。命令制御部６は、読み出されてきた命令をデコー
ドして、演算処理が必要であると判断すると、経路ｅ。

を介して、命令コード及び命令の実行指示を実行制御部
７に送出する。実行制御部７は、その命令コードが、主
記憶部１からのオペランドデータを必要とする命令の場
合、経ＷＲｒ　ｏを介して、オペランドアドレスとオペ
ランドデータの読み出し指示を、バッファ制御部５へ送
出する。バッファ制御部５は、オペランドアドレスとオ
ペランドデータの読み出し指示により、命令読み出しの
場合と同様に、記憶制御部２を介し°て主記憶部１の読
み出しを行う。これにより、オペランドデータが主記憶
部１より読み出され、このデーダは、経路ａ０、　。、
ｆｏを介して実行制御部７に到着する。実行制御部７は
、このオペランドデータが到着すれば、命令の実行を行
い、命令処理が終了したときに、経路ｅ０を介して命令
制御部６に命令処理終了報告を行う。命令制御部６は、
これを受けて、次に実行する命令コードを実行制御部５
へ再び送出する。

実行制御部７は、経路ｅ０を介して受取った命令コード
がベクトル命令であった場合、経路ｇ０を用いてベクト
ル演算制御部８を起動する。この場合、主記憶部１から
のオペランドデータの読み出しが必要であれば、その要
求は、実行制御部７から経路ｆ０を介してバッファ制御
部に送出するメモリアドレスにより行われ、読み出され
たオペランドデータは、経路ｋ　Ｏ、ｋ　０１を介して
ヘクトル演算処理部８へ送られてくる。ベクトル演算処
理部８は、これにより所定のベクトル演算の実行を行い
、演算結果等の主記憶部１への格納データがあれば、経
路ｈ０を介して、実行制御部７がらバッファ制御部５へ
の指示を行う。

次に、第２図により、実行制御部７について説明する。

第２図において、制御記憶部１１は、実行制御部７及び
ベクトル演算制御部８に対して、経路ｅ０を介して命令
制御部６より送られる命令コードを解読して実行するマ
イクロプログラムを読み出す制御を行う。スカラレジス
タ１８は、汎用レジスタ１２及び浮動小数点レジスタ１
３とにより構成され、命令処理及びスカラ演算処理のた
めに用いられる。

スカラ演算器１９は、２進演算器１４．１０進演算器１
５及び浮動小数点演算器１６により構成され、２進デー
タの演算処理、１０進数の演算処理、浮動小数点数の演
算処理等のスカラ演算処理を実行する。ワークレジスタ
１７は、バッファ制御部５、スカラレジスタ１８、スカ
ラ演算器１９及びベクトル演算制御部８の相互間でデー
タの転送を行うためのレジスタであり、制御記憶部１１
から送出されるマイクロ命令によって制御される。

第３図は第１図におけるバッファ制御部５、命令制御部
６、実行制御部７を含む命令処理装置の構成を示してお
り、以下、これについて説明する。

バッファ入力レジスタ１０１は、主記憶制御部２との間
で経路ｃ０を介してデータ転送を行うための、バッファ
記憶部１０２に対する入力レジスタであり、バッファ記
憶部１０２には、前記入力レジスタ１０１を介して、主
記憶部ｌ内のデータの写しが登録される。バッファ出力
レジスタ１０３は、バッファ記憶部１０２と実行制御部
７との間でデータの送受を行う。スカシレジスタ群１０
４とスカラ演算器１０９とは、スカラ演算器１゜９への
入力レジスタ１０７と、当該人力レジスタ１０７に対す
るデータセレクタ１０５を介して接続され、また、スカ
ラ演算器１０９には、入力レジスタ１０８、セレクタ１
０６を介して、バッファ出力レジスタあるいはベクトル
演算器１１４の出力が印加可能である。

ベクトルレジスタ１１０は、主記憶部１から読み出され
たベクトルエレメントを登録するレジスタであり、ベク
トル演算処理を行うベクトル演算器１１４は、セレクタ
１１６．１１７、ベクトル入力レジスタ１１２．１１３
を介して、演算すべきデータが人力可能となっている。

ベクトルデータセレクタ１１６．１１７は、前記ベクト
ル入力レジスタ１１２．１１３に供給するベクトル演算
のためのオペランドをベクトルレジスタ１１０がら入力
するか、バッファ出力レジスタ１０３から入力するかを
選択するセレクタであり、ベクトル演算制御ビット１１
８により制御される。また、ストアデータセレクタ１１
５は、スカラ演算器１０９からのデータと、ベクトル演
算器１１４からのデータを選択し、ストアすべきデータ
をバッファ記憶部に送出する機能を行う。

前述のように構成される処理装置に対して、第４図に示
すベクトル演算のための命令セットが用意される。

第１の命令セットは、ベクトルレジスタを用いずに主記
憶装置上にベクトルエレメントを格納したまま、ベクト
ル演算処理を実行するベクトル命令であり、第４図に１
．１として示すように、命令コードｏＰと、ベクトル長
ＶＬと、第１オペランドデータのアドレスＭＡＩと、第
２のオペランドデータのアドレスＭＡ２と、第３オペラ
ンドデータのアドレスＭＡ３とにより構成されている。

そして、この第１の命令セットの命令処理は、第４図に
１．２として示すように、ＭＡＩで示される主記憶アド
レスで始まる主記憶装置上の第１オペランドデータと、
ＭＡ２で示される主記憶アドレスで始まる主記憶装置上
の第２オペランドデータとに対し、ベクトル長ＶＬで示
されるベクトルエレメントの長さ（回数）だけ、命令コ
ードｏＰで示される演算処理を加え、その演算結果をＭ
Ａ３で示される主記憶アドレスで始まる主記憶装置の領
域に格納する処理である。

また、第２の命令セットは、ベクトルレジスタを用いて
ベクトル演算処理を実行するベクトル命令であり、４つ
の命令形式がある。

第１番目の命令セットは、第４図の２．１（１）、２．
２（：ｒ）に示すように、ＶＲＩで示されるベクトルレ
ジスタアドレスに登録されているエレメントと、ＶＨ２
で示されるベクトルレジスタアドレスに登録されている
エレメントに対して、ＶＬで示されるベクトルエレメン
トの長さ（回数）だけ、命令コードＯＰで示される演算
処理を行い、ＶＨ２で示されるベクトルレジスタアドレ
スの対応するエレメント位置にその演算結果を格納する
という処理を行わせる命令である。

第２番目の命令セットは、ベクトルレジスタに格納され
ているエレメントと、主記憶装置に格納されているエレ
メントとの演算処理に用いるものであり、第４図に２．
１（２１，２，２（２１として示すように、ＶＲＩのエ
レメントとＭＡ２のエレメントとにＯＰで示される演算
を行い、その結果をＶＨ２に格納する命令である。

第３番目の命令セットは、第４図、２．Ｈ３）、２．２
（３）に示すように、主記憶装置に格納されているベク
トルエレメントをベクトルレジスタへロード（ＬＤ）す
る場合に使用される。

第４番目の命令セットは、第４図２．Ｈ４１，２゜２（
４）に示すように、ベクトルレジスタに登録されテイル
ベクトルエレメントの内容を主記憶”ＡＮ　へ格納（ス
トアーＳＴ）する場合に使用される。

ベクトル演算制御ビット１１８は、第１の命令セットを
演算実行する動作モードか、第２の命令セットを演算実
行する動作モードかを示す。

第１の命令セットを実行する動作モードにおいては、第
３図に示すデータセレクタ１１６．１１７は、バッファ
出力レジスタ１０３からのデータバスａ、を選択してお
り、ベクトルエレメントは、この経路ａ、を介して、ベ
クトル演算器１１４へ供給され、その演算結果は、経路
Ｃ３を介してストアデータセレクタ１１５に与えられる
。ベクトル演算命令の実行中、このストアデータセレク
タ１１５は、ベクトル演算器１１４からのデータを選択
しており、該演算器１１４の演算結果は、バッファ制御
部５を介して主記憶装置に格納される。

第２の命令セットを実行する動作モードにおいては、デ
ータセレクタ１１７は、常にベクトルレジスタ１１０の
データバスｂ、を選択しており、データセレクタ１１６
は、第２の命令セットの第１番目の命令形式では、ベク
トルレジスタ１１０からのデータバスｂ、を、第２番目
、第３番目の命令形式では、バッファ出力レジスタ１０
３からのデータバスａ、を選択する。

従って、第１番目の命令形式の場合、ベクトル演算ａｌ
１４は、ベクトルレジスタ１１０内に登録されている２
つのデータを受取り、これらに演算処理を行い、その結
果をベクトルレジスタ１１０に格納することができる。

また、第２番目の命令形式の場合、ベクトル演算器１１
４は、セレクタ１１７、入力レジスタ１１３を介してベ
クトルレジスタ１１０内に登録されているデータを受は
取り、セレクタ１１６、人力レジスタ１１２を介して、
バッファ出力レジスタ１０３からの主記憶装置内のデー
タを受は取りこれらに演算処理を行う。その演算結果は
、ベクトルレジスタ１１０に格納される。

第３番目の命令形式の場合、ベクトル人力レジスタ１１
３のデータをリセットして“０”とすることにより、デ
ータ出力レジスタ１０３からの内容がそのままベクトル
演算器１１４の出力となり、ベクトルレジスタに登録さ
れる。

第４番目の命令形式の場合、ベクトル入力レジスタ１１
２をリセットすることにより、そのデータを“０”とし
て、ベクトルレジスタ１１０の出力がそのままベクトル
演算器１１４の出力となるようにされる。その結果、ベ
クトル演算器１１４の出力は、データセレクタ１１５の
入力データとなり、バッファ制御部５を介して主記憶装
置９内に格納される。

前述した本発明の実施例によれば、処理装置内の演算器
群、レジスタ群を組み合わせ、第４図に示した第１の命
令セット、第２の命令セットによるベクトル演算命令の
処理動作を、ヘクトル演算制御ビット１１Ｂに従って、
ベクトルデータセレフタ１１６．１７７を制御すること
により、処理装置の動作モードを変更して実行させるこ
とができる。

ベクトル演算を、第１の命令セットで行うか、第２の命
令セットで行うかは、処理装置の命令により指示しても
よく、また、利用者が処理すべきデータ等により判断し
て指示してもよい。

いずれの場合においても、処理すべきベクトルエレメン
トについて、ベクトルエレメントが全てベクトルレジス
タに格納可能か否か、ベクトルストライドの値、ベクト
ルループ回数によって、どちらのベクトル命令を用いて
処理すれば、演算処理の速度が早くなるかを判断して、
その指示を行う。

〔発明の効果〕

以上説明したように、本発明によれば、ベクトル演算処
理のためのベクトルエレメントを主記憶オペランドとし
て定義したベクトル命令セットと、ベクトルレジスタを
用いて、ベクトルエレメントをベクトルレジスタヘー度
登録した後、ベクトル演算処理を行うベクトル命令セッ
トとを用意し、この２つの命令セット群を同一の処理装
置で処理可能としたことにより、ベクトルエレメントの
長さ、ベクトルストライド、ベクトルエレメントに対す
るベクトル演算処理回数（ベクトルループ回数）に基づ
き、実行しようとするベクトル処理のアプリケーション
プログラムに対して、最適な第１の命令セットあるいは
第２の命令セット選択して、より高速にベクトル演算処
理を行うようにすることができる。

【図面の簡単な説明】

第１図は本発明の一実施例の全体の構成を示すブロック
図、第２図は第１図における実行制御部及びベクトル演
算制御部の構成を示すブロック図、第３図は第１図にお
ける命令処理装置の構成を示すブロック図、第４図は本
発明により定義した２つのベクトル命令セットの命令形
式、命令処理を説明する図である。 １・・・・・・主記憶部、２・・・・・・記憶制御部、
３・・・・・・入出力制御装置、４・・・・・・コンソ
ール、５・・・・・・バッファ制御部、６・・・・・・
命令制御部、７・・・・・・実行制御部、８・・・・・
・ベクトル演算制御部、９・・・・・・主記憶装置、１
０・・・・・・命令処理装置、１１・・・・・・制御記
憶部、１２・・・・・・汎用レジスタ、１３・・・・・
・浮動小数点レジスタ、１４・・・・・・２進演算器、
１５・・・・・・１０進演算器、１６・・・・・・浮動
小数点演算器、１７・・・・・・ワークレジスタ、１８
，１０４・・・・・・スカラレジスタ、１９゜１０９・
・・・・・スカラ演算器、１０２・・・・・・バッファ
記憶部、１１０・・・・・・ベクトルレジスタ、１１４
・・・・・・ベクトル演算器、１１６．１１７・・・・
・・ベクトルデータセレクタ、１１８・・・・・・ベク
トル演算制御ビット。 第１図 代理人　　弁理士　　小川　勝馬（外１名）第 図 第 図

Claims (1)

1. 【特許請求の範囲】 １、命令及びオペランドデータを格納する主記憶部と、
   命令及びオペランドデータの読み出し、命令の実行を行
   う実行制御部と、ベクトルエレメントを格納するベクト
   ルレジスタと、実行制御部の指示によりベクトルエレメ
   ントの演算処理を行うベクトル演算制御部とを備える情
   報処理装置において、演算処理されるベクトルエレメン
   トを主記憶オペランドとしてのみ扱う第１の命令セット
   と、演算処理されるベクトルエレメントを主記憶オペラ
   ンドとして扱うとともにベクトルレジスタを用いた演算
   処理を行う第２の命令セットとを備え、前記第１、第２
   の命令セットの一方によりベクトル演算処理を実行する
   ことを特徴とする情報処理装置。 ２、前記第１、第２の命令セットのどちらの命令セット
   を用いてベクトル演算処理を行うかの指示を、処理装置
   の命令により行うことを特徴とする特許請求の範囲第１
   項記載の情報処理装置。