JPH0338724A - 複数の浮動小数点形式の演算を行う情報処理装置 - Google Patents
複数の浮動小数点形式の演算を行う情報処理装置Info
- Publication number
- JPH0338724A JPH0338724A JP1172914A JP17291489A JPH0338724A JP H0338724 A JPH0338724 A JP H0338724A JP 1172914 A JP1172914 A JP 1172914A JP 17291489 A JP17291489 A JP 17291489A JP H0338724 A JPH0338724 A JP H0338724A
- Authority
- JP
- Japan
- Prior art keywords
- operation mode
- floating point
- psw
- bit
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 9
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概 要］
複数の浮動小数点形式の演算を行う情報処理装置に関し
、特に従来の浮動小数点形式に加えてＩＥＥＥ形式の浮
動小数点を取り扱う情報処理装置に関し、 従来複数の浮動小数点形式を取り扱うには、新しく命令
コードを割り当てるか、プレフィックス命令を定義する
方法があったが、前者は命令のワード数が限定されてお
り実現困難で、後者は処理性能の低下を招く。これらの
問題の解決を目的とし、 ＰＳＷ中に浮動小数点形式を指定するＰＳＷ３− 演算モード指定ビットを、制御レジスタ中にＰＳＷ演算
モード指定ビットの有効無効を指示するＣＲ演算モード
制御ビットを設け、該２つのビットにより演算モードの
切り替え及び制御を行うよう構成する。
、特に従来の浮動小数点形式に加えてＩＥＥＥ形式の浮
動小数点を取り扱う情報処理装置に関し、 従来複数の浮動小数点形式を取り扱うには、新しく命令
コードを割り当てるか、プレフィックス命令を定義する
方法があったが、前者は命令のワード数が限定されてお
り実現困難で、後者は処理性能の低下を招く。これらの
問題の解決を目的とし、 ＰＳＷ中に浮動小数点形式を指定するＰＳＷ３− 演算モード指定ビットを、制御レジスタ中にＰＳＷ演算
モード指定ビットの有効無効を指示するＣＲ演算モード
制御ビットを設け、該２つのビットにより演算モードの
切り替え及び制御を行うよう構成する。
［産業上の利用分野］
本発明は、複数の浮動小数点形式の演算を行う情報処理
装置に関し、特に従来形式の浮動小数点形式の演算とＩ
ＥＥＥにより提案された浮動小数点形式の演算の両者に
対して、演算モードの切り換え制御により対応する情報
処理装置に関する。
装置に関し、特に従来形式の浮動小数点形式の演算とＩ
ＥＥＥにより提案された浮動小数点形式の演算の両者に
対して、演算モードの切り換え制御により対応する情報
処理装置に関する。
［従来の技術］
近年、Ｉ Ｅ Ｅ Ｅ （Ｉｎ５ｔｉｔｕｔｅ ｏｆ
Ｂｌｅｃｔｒｉｃａｌａｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ
ｌｌ！ｎｇｉｎｅｅｒｓ）により新しい浮動小数点の
表現形式が提案されている。
Ｂｌｅｃｔｒｉｃａｌａｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ
ｌｌ！ｎｇｉｎｅｅｒｓ）により新しい浮動小数点の
表現形式が提案されている。
これは従来の浮動小数点形式に比べ、高精度に演算を行
うこと、丸め処理が使用できること、 − 扱える数値の範囲が広いこと、誤差に対する考慮がなさ
れているなどの特徴があり、数値演算では広く使用され
つつある。（以後、本明細書では該ＩＥＥＥによる浮動
小数点形式をｒＩＥＥＥ浮動小数点形式」とも呼ぶ） 従って、今後の計算機においては、ＩＥＥＥ浮動小数点
形式の演算が可能であり、かつ互換性のために従来の浮
動小数点形式での演算を行うことが可能なことが望まれ
る。
うこと、丸め処理が使用できること、 − 扱える数値の範囲が広いこと、誤差に対する考慮がなさ
れているなどの特徴があり、数値演算では広く使用され
つつある。（以後、本明細書では該ＩＥＥＥによる浮動
小数点形式をｒＩＥＥＥ浮動小数点形式」とも呼ぶ） 従って、今後の計算機においては、ＩＥＥＥ浮動小数点
形式の演算が可能であり、かつ互換性のために従来の浮
動小数点形式での演算を行うことが可能なことが望まれ
る。
上記２つの形式の浮動小数点の演算が可能な計算機を構
成するには、従来下記（１）、（２）の方法が提案され
ている。
成するには、従来下記（１）、（２）の方法が提案され
ている。
（１）ＩＥＥＥ浮動小数点形式での演算命令を新たな命
令コードを割り当てることによって実現する。
令コードを割り当てることによって実現する。
（２）１ワードのプレフィックス（Ｐｒｅｆｉｘ）命令
を定義し、Ｉ ＥＥＥ浮動小数点形式での演算を行う場
合には、演算命令の前に前記プレフィックス命令を置く
。この場合には、新規演算命令は従来の命令コードで使
用された命令コードを再定義してもよい。
を定義し、Ｉ ＥＥＥ浮動小数点形式での演算を行う場
合には、演算命令の前に前記プレフィックス命令を置く
。この場合には、新規演算命令は従来の命令コードで使
用された命令コードを再定義してもよい。
［発明が解決しようとする課題］
しかし、従来技術の項で述べた（１）、（２）の方法に
は下記の問題点がある。
は下記の問題点がある。
（１）ＩＥＥＥ浮動小数点形式での演算命令を新たな命
令コードを割り当てることによって実現する方法の場合
には、新たに命令コードを割り当てるに際し、従来使用
されていない命令コードを割り当てなければならない。
令コードを割り当てることによって実現する方法の場合
には、新たに命令コードを割り当てるに際し、従来使用
されていない命令コードを割り当てなければならない。
しかし最適なワード数（多くの場合は１ワード）の命令
とするには十分な空命令コードがないため物理的に実現
が困難である。
とするには十分な空命令コードがないため物理的に実現
が困難である。
（２）■ワードのプレフィックス命令を定義し、ＩＥＥ
Ｅ浮動小数点形式での演算を行う場合には演算命令の前
に前記プレフィックス命令を置く方法の場合は、命令実
行時間が長い場合はプレフィックス命令を処理する時間
は無視できる場合があるが、数サイクル（１から３）で
実行される加算、乗算、ロード命令では大きな性能低下
になってしまう。またプレフィックス命令のためにプロ
グラムサイズも増加してしまい好ましくない。
Ｅ浮動小数点形式での演算を行う場合には演算命令の前
に前記プレフィックス命令を置く方法の場合は、命令実
行時間が長い場合はプレフィックス命令を処理する時間
は無視できる場合があるが、数サイクル（１から３）で
実行される加算、乗算、ロード命令では大きな性能低下
になってしまう。またプレフィックス命令のためにプロ
グラムサイズも増加してしまい好ましくない。
以上、従来の方法ではいずれも不具合な点がありより効
率的な方法が望まれていた。
率的な方法が望まれていた。
本発明は上記問題点に鑑みなされたものであり、従来の
形式とＩＥＥＥ浮動小数点形式の両者の演算に対し効果
的に対拠し得る情報処理装置を提供することを目的とす
る。
形式とＩＥＥＥ浮動小数点形式の両者の演算に対し効果
的に対拠し得る情報処理装置を提供することを目的とす
る。
［課題を解決するための手段］
本発明によれば、上述の目的は前記特許請求の範囲に記
載した手段により達成される。すなわち、本発明は、請
求項１記載の発明については、 少なくとも第一の形式と第二の形式の２種類以上の浮動
小数点形式での演算を実行する情報処理装置において、 プログラムステータスワード（ＰＳＷ）中に、実行きる
べき演算の浮動小数点形式を指示するＰＳＷ演算モード
指定ビットを設け、制御レジスタ（ＣＲ）又は他の記憶
手段中に、上記ＰＳＷ演算モード指定ビットの有効無効
を指示するＣＲ演算モード制御ビットを設け、ＰＳＷ演
算モード指定ビットとＣＲ演算モード制御ビットの各々
にセットされた値の組み合わせにより、実行する浮動小
数点の形式を定める複数の浮動小数点形式の演算を行う
情報処理装置であり、請求項２記載の発明については、 ＣＲ演算モード制御ビットがＰＳＷ演算モード指定ビッ
トの有効無効を指示するものとし、ＣＲ演算モード制御
ビットが、ＰＳＷ演算モード指定ビットの無効すなわち
使用の禁止を指示している場合に、ＰＳＷ演算モード指
定ビットが所定の標準演算モードを示す値でない場合に
は、ＰＳＷフォーマット検査回路により、ＰＳＷフォー
マットエラーを検出しエラー処理を行ない、ＰＳＷ演算
モード指定ビットが標準演算モードを示す値の場合には
、浮動小数点命令は前記複数の浮動小数点形式の中の予
め定められた形式に対する命令処理を行う第一の手段と
、ＣＲ演算モード制御ビットが、ＰＳＷ演算モード指定
ビットの有効すなわち使用の許可を指示している場合は
、浮動小数点命令はＰＳＷ演算モード指定ビットで指示
される形式に対する処理を行なう第二の手段とを設けた
請求項１記載の複数の浮動小数点形式の演算を行う情報
処理装置であり、 請求項３記載の発明については、 ＣＲ演算モード制御ビットが、ＰＳＷ演算モード指定ビ
ットの使用を許可している場合に、浮動小数点命令をＰ
ＳＷ演算モード指定ビットで指示される形式にて処理を
行う場合に、実行中の命令が少なくとも浮動小数点命令
であることを検出する命令デコーダと、少なくとも前記
命令デコーダにより浮動小数点命令を実行中であること
の通知を受け、演算ユニットに対して、演算ユニット用
命令を発生する演算ユニット用命令発生回路とを設ける
と共に、該演算ユニット用命令発生回路には、ＰＳＷ演
算モード指定ビットにより、生威される演算ユニット用
命令の少なくとも一部を修飾し、演算ユニットに前記Ｐ
ＳＷ演算モード指定ビットに示された浮動小数点形式で
浮動小数点命令を処理させる手段を設けた請求項２記載
の複数の浮動小数点形式の演算を行う情報処理装置であ
る。
載した手段により達成される。すなわち、本発明は、請
求項１記載の発明については、 少なくとも第一の形式と第二の形式の２種類以上の浮動
小数点形式での演算を実行する情報処理装置において、 プログラムステータスワード（ＰＳＷ）中に、実行きる
べき演算の浮動小数点形式を指示するＰＳＷ演算モード
指定ビットを設け、制御レジスタ（ＣＲ）又は他の記憶
手段中に、上記ＰＳＷ演算モード指定ビットの有効無効
を指示するＣＲ演算モード制御ビットを設け、ＰＳＷ演
算モード指定ビットとＣＲ演算モード制御ビットの各々
にセットされた値の組み合わせにより、実行する浮動小
数点の形式を定める複数の浮動小数点形式の演算を行う
情報処理装置であり、請求項２記載の発明については、 ＣＲ演算モード制御ビットがＰＳＷ演算モード指定ビッ
トの有効無効を指示するものとし、ＣＲ演算モード制御
ビットが、ＰＳＷ演算モード指定ビットの無効すなわち
使用の禁止を指示している場合に、ＰＳＷ演算モード指
定ビットが所定の標準演算モードを示す値でない場合に
は、ＰＳＷフォーマット検査回路により、ＰＳＷフォー
マットエラーを検出しエラー処理を行ない、ＰＳＷ演算
モード指定ビットが標準演算モードを示す値の場合には
、浮動小数点命令は前記複数の浮動小数点形式の中の予
め定められた形式に対する命令処理を行う第一の手段と
、ＣＲ演算モード制御ビットが、ＰＳＷ演算モード指定
ビットの有効すなわち使用の許可を指示している場合は
、浮動小数点命令はＰＳＷ演算モード指定ビットで指示
される形式に対する処理を行なう第二の手段とを設けた
請求項１記載の複数の浮動小数点形式の演算を行う情報
処理装置であり、 請求項３記載の発明については、 ＣＲ演算モード制御ビットが、ＰＳＷ演算モード指定ビ
ットの使用を許可している場合に、浮動小数点命令をＰ
ＳＷ演算モード指定ビットで指示される形式にて処理を
行う場合に、実行中の命令が少なくとも浮動小数点命令
であることを検出する命令デコーダと、少なくとも前記
命令デコーダにより浮動小数点命令を実行中であること
の通知を受け、演算ユニットに対して、演算ユニット用
命令を発生する演算ユニット用命令発生回路とを設ける
と共に、該演算ユニット用命令発生回路には、ＰＳＷ演
算モード指定ビットにより、生威される演算ユニット用
命令の少なくとも一部を修飾し、演算ユニットに前記Ｐ
ＳＷ演算モード指定ビットに示された浮動小数点形式で
浮動小数点命令を処理させる手段を設けた請求項２記載
の複数の浮動小数点形式の演算を行う情報処理装置であ
る。
［作 用］
本発明では、新規の浮動小数点形式での演算命令コード
を従来の浮動小数点形式の演算命令の命令コードと同じ
にしく加算命令は新規の形式でも加算命令になる）、浮
動小数点形式の切り替えには、ＰＳＷ中の所定のビット
を使用することにより、複数の浮動小数点形式の演算が
可能な情報処理装置を実現する。
を従来の浮動小数点形式の演算命令の命令コードと同じ
にしく加算命令は新規の形式でも加算命令になる）、浮
動小数点形式の切り替えには、ＰＳＷ中の所定のビット
を使用することにより、複数の浮動小数点形式の演算が
可能な情報処理装置を実現する。
船釣にある形式で演算を行っている時に一部の演算だけ
を別の形式で行うことはない（ある部分だけ高精度にし
たい場合は、その部分だけ倍精度で演算するとか別の方
法をとっている。
を別の形式で行うことはない（ある部分だけ高精度にし
たい場合は、その部分だけ倍精度で演算するとか別の方
法をとっている。
もし複数の形式で演算しても多くの場合は精度の低い形
式での演算によって全体の処理結果の精度は決まってし
まう）。よってＰＳＷのようにユーザプログラムから簡
単に変更することのできないところで、演算モードの切
り替えを行うことに問題はない。
式での演算によって全体の処理結果の精度は決まってし
まう）。よってＰＳＷのようにユーザプログラムから簡
単に変更することのできないところで、演算モードの切
り替えを行うことに問題はない。
従来のプログラムでは前記のＰＳＷビット（本明細書で
はｒｐｓｗ演算モード指定ビット」という〉は未使用で
あったので、もしそのようなプログラムでＰＳＷ演算モ
ード指定ビットが“ｌ”になった場合は、何らかのエラ
ーが起こったはずであり、エラーとして報告をしなけれ
ばならなくなる。そのために、請求項２記載の発明のご
とく、例えば制御レジスタ （ＣＲ）にＰＳＷ演算モー
ド指定ビットを１”にすることが可能か否かを示すビッ
トを設け（本明細書ではｒＣＲ演算モード制御ビット」
という）、従来のプログラムとの互換性をとることを可
能とする。
はｒｐｓｗ演算モード指定ビット」という〉は未使用で
あったので、もしそのようなプログラムでＰＳＷ演算モ
ード指定ビットが“ｌ”になった場合は、何らかのエラ
ーが起こったはずであり、エラーとして報告をしなけれ
ばならなくなる。そのために、請求項２記載の発明のご
とく、例えば制御レジスタ （ＣＲ）にＰＳＷ演算モー
ド指定ビットを１”にすることが可能か否かを示すビッ
トを設け（本明細書ではｒＣＲ演算モード制御ビット」
という）、従来のプログラムとの互換性をとることを可
能とする。
すなわちＣＲ演算モード制御ビットが０”であり、ＰＳ
Ｗ演算モード指定ビットに“ｌ”１ が設定された場合には、ＰＳＷフォーマットエラーとし
て処理し、ＣＲ演算モード制御ビットが“１”の場合は
、ＰＳＷ演算モード指定ビットによって処理する浮動小
数点形式を変化させて処理を行う。
Ｗ演算モード指定ビットに“ｌ”１ が設定された場合には、ＰＳＷフォーマットエラーとし
て処理し、ＣＲ演算モード制御ビットが“１”の場合は
、ＰＳＷ演算モード指定ビットによって処理する浮動小
数点形式を変化させて処理を行う。
請求項３記載の発明は、上記発明の一実施態様である。
般に、中央処理装置（ＣＰＵ）は一般に、命令制御ユニ
ット（■ユニッ））、演算ユニッ） （Ｅユニット）
、記憶ユニッ） （Ｓユニット）から構成されており、
浮動小数点の演算命令の実行は、まずＩユニット中のデ
コーダにより、命令キューから取り出した命令が浮動小
数点命令であることを検出する。
ット（■ユニッ））、演算ユニッ） （Ｅユニット）
、記憶ユニッ） （Ｓユニット）から構成されており、
浮動小数点の演算命令の実行は、まずＩユニット中のデ
コーダにより、命令キューから取り出した命令が浮動小
数点命令であることを検出する。
Ｅユニットで浮動小数点演算の実行をさせるために、ｒ
ユニット中の演算ユニット用命令発生回路により、Ｅユ
ニットに対する演算ユニット用命令を生成する。
ユニット中の演算ユニット用命令発生回路により、Ｅユ
ニットに対する演算ユニット用命令を生成する。
ここで、ＰＳＷ演算モード指定ビットにより、演算ユニ
ット用命令を修飾し、演算モードによ２ って異なる演算ユニット用命令を生威し、複数の浮動小
数点形式の演算を実行する。
ット用命令を修飾し、演算モードによ２ って異なる演算ユニット用命令を生威し、複数の浮動小
数点形式の演算を実行する。
［実施例］
第１図は本発明の一実施例を示す図であり、特許請求の
範囲の請求項１．２及び３記載の発明に共通に対応する
実施例である。
範囲の請求項１．２及び３記載の発明に共通に対応する
実施例である。
同図において、１はＣＰＵ中の■ユニット、２はキュー
イングされる命令を保持するレジスタなる命令キュー
３は命令デコーダ、４は演算ユニット用命令発生回路（
ＥＵ ０ＰＣＯＤＥ生成回路）、５は演算ユニッ）
（Ｅユニット）、６はプログラム・ステータス・ワード
（ＰＳＷ）、７は制御レジスタ （ＣＲ） 、８はＰＳ
Ｗフォーマット検査回路を表わしている。
イングされる命令を保持するレジスタなる命令キュー
３は命令デコーダ、４は演算ユニット用命令発生回路（
ＥＵ ０ＰＣＯＤＥ生成回路）、５は演算ユニッ）
（Ｅユニット）、６はプログラム・ステータス・ワード
（ＰＳＷ）、７は制御レジスタ （ＣＲ） 、８はＰＳ
Ｗフォーマット検査回路を表わしている。
本図の実施例は、第２図の従来例に比較して、新たに、
制御レジスタ（ＣＲ）７からのＣＲ演算モード制御ビッ
ト信号ｄがＰＳＷフォーマット検査回路８に入力され、
また、ＰＳＷ６からのＰＳＷ演算モード指定ビットの信
号ｅがＥＵ○ＰＣＯＤＥ生成回路４に人力されている点
が異なっている。
制御レジスタ（ＣＲ）７からのＣＲ演算モード制御ビッ
ト信号ｄがＰＳＷフォーマット検査回路８に入力され、
また、ＰＳＷ６からのＰＳＷ演算モード指定ビットの信
号ｅがＥＵ○ＰＣＯＤＥ生成回路４に人力されている点
が異なっている。
以下本発明の実施例の動作について説明する。
（１）ＰＳＷ６中のＰＳＷ演算モード指定ビットが”１
″になった場合には、ＰＳＷフォーマット検出回路８は
、制御レジスタ（ＣＲ）７のＣＲ演算モード制御ビット
の内容をチエツクする。
″になった場合には、ＰＳＷフォーマット検出回路８は
、制御レジスタ（ＣＲ）７のＣＲ演算モード制御ビット
の内容をチエツクする。
（２）ＰＳＷフォーマット検出回路８では、制御レジス
タ（ＣＲ）７のＣＲ演算モード制御ビットが０”である
場合には、ＰＳＷフォマットエラーとしてエラー信号を
発生し、上記ＣＲ演算モード制御ビットが“１″である
場合にはエラー信号の発生を抑止し、ＰＳＷ演算モード
指定ビットで指定される、例えばｒＥＥＥ浮動小数点形
式の演算を行う。
タ（ＣＲ）７のＣＲ演算モード制御ビットが０”である
場合には、ＰＳＷフォマットエラーとしてエラー信号を
発生し、上記ＣＲ演算モード制御ビットが“１″である
場合にはエラー信号の発生を抑止し、ＰＳＷ演算モード
指定ビットで指定される、例えばｒＥＥＥ浮動小数点形
式の演算を行う。
（３） 浮動小数点の演算命令の実行は、まず、■ユ
ニット中の命令デコーダ３が命令キュー２から取り出し
た命令が浮動小数点演算命令であることを認識し、該命
令デコーダ３によりＥＵ ０ＰＣＯＤＥ生戊回路４生
成浮動小数点命令の実行を示す信号ａを通知する。
ニット中の命令デコーダ３が命令キュー２から取り出し
た命令が浮動小数点演算命令であることを認識し、該命
令デコーダ３によりＥＵ ０ＰＣＯＤＥ生戊回路４生
成浮動小数点命令の実行を示す信号ａを通知する。
この場合に、本実施例では、ＩＥＥＥ浮動小数点形式の
命令についても、従来の命令と全く同じ命令コードを割
り当てるので、該命令デコーダ３は従来と全く同じ回路
でよい。
命令についても、従来の命令と全く同じ命令コードを割
り当てるので、該命令デコーダ３は従来と全く同じ回路
でよい。
Ｅユニット５で演算の実行をさせるために、■ユニット
１は命令コードから、ＥＵ ０ＰＣＯＤＥ生戊回路４
生成り演算ユニット用命令（ＥＵ ０ＰＣＯＤＥ）を
発生する。このＥＵ ０ＰＣＯＤＥ生成回路４には、
ＰＳＷ６からのＰＳＷ演算モード指定ビットの信号ｅが
人力され、該信号により演算モードによって異なる演算
ユニット用命令（ＥＵ ０ＰＣＯＤＥ）を発生し、該
ＥＵ ０ＰＣＯＤＥはＥユニット５に伝達され（図中
の信号Ｃ）、複数の浮動小数点形式の演算を実行する。
１は命令コードから、ＥＵ ０ＰＣＯＤＥ生戊回路４
生成り演算ユニット用命令（ＥＵ ０ＰＣＯＤＥ）を
発生する。このＥＵ ０ＰＣＯＤＥ生成回路４には、
ＰＳＷ６からのＰＳＷ演算モード指定ビットの信号ｅが
人力され、該信号により演算モードによって異なる演算
ユニット用命令（ＥＵ ０ＰＣＯＤＥ）を発生し、該
ＥＵ ０ＰＣＯＤＥはＥユニット５に伝達され（図中
の信号Ｃ）、複数の浮動小数点形式の演算を実行する。
［発明の効果コ
以上説明した如く、本発１’ｐ ｒＶ １、れば、ＰＳ
Ｗ５ のあるビットの値を変更するだけで、従来の形式の浮動
小数点形式の演算と、新しい形式の演算を切り替えて処
理可能となり、新しい命令コドを割り当てる必要がない
。また、新しい形式の演算を行うことによる、性能の低
下、プログラムサイズの増加もない。
Ｗ５ のあるビットの値を変更するだけで、従来の形式の浮動
小数点形式の演算と、新しい形式の演算を切り替えて処
理可能となり、新しい命令コドを割り当てる必要がない
。また、新しい形式の演算を行うことによる、性能の低
下、プログラムサイズの増加もない。
さらに、従来の形式のみで動作するプログラムに対して
、ＰＳＷエラー検出を含めて完全な互換性を持つことが
可能であり、同じプログラム（オブジェクト〉で、ＰＳ
Ｗを変化させるだけで複数の浮動小数点形式の演算がで
きる。
、ＰＳＷエラー検出を含めて完全な互換性を持つことが
可能であり、同じプログラム（オブジェクト〉で、ＰＳ
Ｗを変化させるだけで複数の浮動小数点形式の演算がで
きる。
第１図は本発明の一実施例を示す図、第２図は従来の例
を示す図である。 ｌ・・・・ Ｉユニット、２・・・・・・命令キュー
３・・・・・命令デコーダ、４・・・・・・ＥＵ ０
ＰＣＯＤＥ生戊回路、生成・・・・・Ｅユニット、６・
・・・・・プログラム・ステータス・ワード（ＰＳＷ）
、７・・・・・・制御しジスタ （ＣＲ） ８・・・・・・ＰＳＷフォーマント検 査回路
を示す図である。 ｌ・・・・ Ｉユニット、２・・・・・・命令キュー
３・・・・・命令デコーダ、４・・・・・・ＥＵ ０
ＰＣＯＤＥ生戊回路、生成・・・・・Ｅユニット、６・
・・・・・プログラム・ステータス・ワード（ＰＳＷ）
、７・・・・・・制御しジスタ （ＣＲ） ８・・・・・・ＰＳＷフォーマント検 査回路
Claims (1)
- 【特許請求の範囲】 １、少なくとも第一の形式と第二の形式の２種類以上の
浮動小数点形式での演算を実行する情報処理装置におい
て、 プログラム・ステータス・ワード（ＰＳＷ）中に実行さ
るべき演算の浮動小数点形式を指定するビットなるＰＳ
Ｗ演算モード指定ビットを設け、 制御レジスタ（ＣＲ）又は他の記憶手段中に、上記ＰＳ
Ｗ演算モード指定ビットの有効無効を指示するビットな
るＣＲ演算モード制御ビットを設け、ＰＳＷ演算モード
指定ビットとＣＲ演算モード制御ビットの各々にセット
された値の組合せにより、実行する浮動小数点の形式を
定めることを特徴とする複数の浮動小数点形式の演算を
行う情報処理装置。 ２、ＣＲ演算モード制御ビットがＰＳＷ演算モード指定
ビットの有効無効を指示するものとし、ＣＲ演算モード
制御ビットが、ＰＳＷ演算モード指定ビットの無効すな
わち使用の禁止を指示している場合に、ＰＳＷ演算モー
ド指定ビットが所定の標準演算モードを示す値でない場
合には、ＰＳＷフォーマット検査回路によりＰＳＷフォ
ーマットエラーを検出しエラー処理を行ない、ＰＳＷ演
算モード指定ビットが標準演算モードを示す値の場合に
は、浮動小数点命令は前記複数の浮動小数点形式の中の
予め定められた形式に対する命令処理を行う第一の手段
と、 ＣＲ演算モード制御ビットが、ＰＳＷ演算モード指定ビ
ットの有効すなわち使用の許可を指示している場合は、
浮動小数点命令はＰＳＷ演算モード指定ビットで指示さ
れる形式に対する処理を行なう第二の手段とを、 設けたことを特徴とする請求項１記載の複数の浮動小数
点形式の演算を行う情報処理装置。 ３、ＣＲ演算モード制御ビットが、ＰＳＷ演算モード指
定ビットの使用を許可している場合に、浮動小数点命令
をＰＳＷ演算モード指定ビットで指示される形式にて処
理を行う場合に、 実行中の命令が少なくとも浮動小数点命令であることを
検出する命令デコーダと、 少なくとも前記命令デコーダにより浮動小数点命令を実
行中であることの通知を受け、演算ユニットに対して、
演算ユニット用命令を発生する演算ユニット用命令発生
回路とを設けると共に、 該演算ユニット用命令発生回路には、ＰＳＷ演算モード
指定ビットにより、生成される演算ユニット用命令の少
なくとも一部を修飾し、演算ユニットに前記ＰＳＷ演算
モード指定ビットに示された浮動小数点形式で浮動小数
点命令を処理させる手段を、 設けたことを特徴とする請求項２記載の複数の浮動小数
点形式の演算を行う情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1172914A JPH0338724A (ja) | 1989-07-06 | 1989-07-06 | 複数の浮動小数点形式の演算を行う情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1172914A JPH0338724A (ja) | 1989-07-06 | 1989-07-06 | 複数の浮動小数点形式の演算を行う情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0338724A true JPH0338724A (ja) | 1991-02-19 |
Family
ID=15950688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1172914A Pending JPH0338724A (ja) | 1989-07-06 | 1989-07-06 | 複数の浮動小数点形式の演算を行う情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0338724A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100385493B1 (ko) * | 1994-09-16 | 2003-08-19 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 재구성가능한프로그램상태워드를갖는마이크로콘트롤러 |
| WO2018077671A1 (en) * | 2016-10-27 | 2018-05-03 | International Business Machines Corporation | Floating point vector comparison instruction with selectable options |
-
1989
- 1989-07-06 JP JP1172914A patent/JPH0338724A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100385493B1 (ko) * | 1994-09-16 | 2003-08-19 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 재구성가능한프로그램상태워드를갖는마이크로콘트롤러 |
| WO2018077671A1 (en) * | 2016-10-27 | 2018-05-03 | International Business Machines Corporation | Floating point vector comparison instruction with selectable options |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10782932B2 (en) | Round for reround mode in a decimal floating point instruction | |
| JP6333439B2 (ja) | 命令に応じた丸め処理の実行 | |
| US5812439A (en) | Technique of incorporating floating point information into processor instructions | |
| EP0627681B1 (en) | Apparatus and method for processing data with a plurality of flag groups | |
| EP0730226A2 (en) | Hardware support for fast software emulation of unimplemented instructions | |
| US5696709A (en) | Program controlled rounding modes | |
| WO2001006353A1 (en) | Conditional instruction execution in a computer | |
| JPH0863367A (ja) | テストベクトルを発生する方法およびテストベクトル発生システム | |
| JPH04260927A (ja) | データ処理装置 | |
| JPH0338724A (ja) | 複数の浮動小数点形式の演算を行う情報処理装置 | |
| US7647368B2 (en) | Data processing apparatus and method for performing data processing operations on floating point data elements | |
| JP2001243063A (ja) | Ｓｉｍｄ命令をエミュレートする方法及び装置 | |
| JP2003058381A (ja) | プログラムによる例外処理設定を可能にしたプロセッサ | |
| JP2000112754A (ja) | データ処理装置 | |
| US4649478A (en) | Operation code selected overflow interrupts | |
| JP4193773B2 (ja) | 演算制御装置及びプログラム | |
| JP3137636B2 (ja) | データ処理装置 | |
| KR20020004798A (ko) | 곱셈 누산 명령을 이용한 데이터 처리 장치 및 방법 | |
| JPH04301B2 (ja) | ||
| JPS63147235A (ja) | 情報処理装置 | |
| JPH0573298A (ja) | タグ比較機構 | |
| JPS61243538A (ja) | デ−タ処理装置 | |
| JPH0795262B2 (ja) | 演算処理装置 | |
| JPS6019238A (ja) | １０進演算装置 | |
| JPS63118938A (ja) | 論理演算器 |