JPH0863367A

JPH0863367A - テストベクトルを発生する方法およびテストベクトル発生システム

Info

Publication number: JPH0863367A
Application number: JP7134014A
Authority: JP
Inventors: Norman Bujanos; ノーマン・バジャノス
Original assignee: Advanced Micro Devices Inc
Current assignee: Advanced Micro Devices Inc
Priority date: 1994-06-01
Filing date: 1995-05-31
Publication date: 1996-03-08
Also published as: EP0685794A1; US5572664A

Abstract

(57)【要約】【目的】浮動小数点演算実現例の一致性をテストする
テストベクトルを発生するシステムを提供する。【構成】テストベクトル発生システムは、模範的な浮
動小数点命令セットを実行する模範的な浮動小数点機能
ユニット１６０を有するプロセッサ１１０を制御する。
このシステムは、テスト命令が模範的な命令セットから
選択される、インタラクティブなテスト選択プロセス
と、オペランドデータ発生プロセスと、模範的な機能ユ
ニットが、発生されたオペランドデータを演算するテス
ト命令を実行する、テスト命令実行プロセスと、テスト
命令実行のテストベクトル結果が記録される、テストベ
クトル結果記録プロセスとを含むコンピュータプログラ
ムモジュールを含む。

Description

【発明の詳細な説明】

【０００１】

【発明の分野】この発明は、プロセッサの計算および演
算機能をテストするテストベクトルを発生するシステム
に関し、より特定的には、浮動小数点演算テストベクト
ルを発生するシステムに関する。

【０００２】

【関連技術の説明】多くのマイクロプロセッサは、浮動
小数点ハードウェア機能を有する。この機能は、様々な
浮動小数点フォーマットで構成される数に作用する様々
な数値アルゴリズムの実現例により与えられる。浮動小
数点プロセッサは、できる限り正確に、概念的に無限で
ありかつ連続的である実数の体系を近似しようと試み
る。実数の大きさには上限または下限がない。いかなる
２つの実数についても、２つの数の中間の大きさを有す
る実数が存在する。

【０００３】完全なコンピュータなら、実数系全体に作
用することができるであろう。しかしながら、これは可
能ではない。コンピュータは、大きさまたは能力に関係
なく、最終的には、対応し得る数の体系を制限する、決
まった大きさのデータ要素に作用する。実数に対するコ
ンピュータ算術演算は、本質的に近似している。異なる
コンピュータシステムの、浮動小数点フォーマット、数
値アルゴリズム、および浮動小数点演算の実現例は、非
常に異なり、そのため浮動小数点演算の結果も、時には
驚くべき態様で離れる。多くの場合、コンピュータシス
テムの浮動小数点演算および実現例は、精度ではなく動
作速度に基づいて選択されている。

【０００４】ＩＥＥＥ／ＡＮＳＩ規格７５４／１９８５
および後に一般化されたＩＥＥＥ規格８５４として知ら
れている標準は、浮動小数点演算の実現例を規定するよ
うに確立されている。これらは、ほとんどすべてのマイ
クロプロセッサの浮動小数点演算の実現例が互換性を要
求するので重要な標準である。ＩＥＥＥ規格は、浮動小
数点数の詳細な２進フォーマットを具体的に示し、かつ
算術演算の結果として得られるべき正確な結果を規定す
る。しかしながら、浮動小数点演算の実現例は、すべて
の場合に数学的に正しい結果を与えることはとてもでき
ない。なぜなら、いくつかの数は無限の精度で表わすこ
とができないからである。こうして、ＩＥＥＥ浮動小数
点演算規格は、計算の結果が厳密に正しいことを保証す
ることができないが、それは、異なるマイクロプロセッ
サの浮動小数点演算の実現例の結果が同じであることを
期待する。

【０００５】ソフトウェア開発者、ソフトウェアプログ
ラムのユーザおよび他の人たちは、ＩＥＥＥ規格が確立
されることが有利であることを認めている。しかしなが
ら、現在コンピュータ設計者は、すべての数に対して行
なわれるすべての演算のための算術演算実現例を検証す
るタスクに直面する。真の実数の量は無限である。プロ
セッサが表わすことのできる異なる浮動小数点数の量
は、実質的には無限である。算術演算実現例の検証で行
なわれる、すべての数および数の組合せのすべてのテス
トは、離散的な時間量を要求する。したがって、数のす
べての組合せのすべての演算のための算術演算実現例を
テストすることは不可能である。

【０００６】このタスクは、オペランドデータおよび浮
動小数点演算の一連のベンチマークテストの結果に対し
て、マイクロプロセッサの浮動小数点実現例により発生
される結果をテストすることにより、通常処理される。
１つのそのような一連のテストは、カリフォルニア大学
バークレー校（University of California at Berkele
y）、工学部、電気工学およびコンピュータ科学科、産
業リエゾンプログラム（Industrial Liaison Program）
の「Ｐ７５４算術演算の一連のコンパクトテスト−−バ
ージョン２．０（A Compact Test Suite for P754 Arit
hmetic -- Version 2.0 ）」において与えられる。

【０００７】多くの場合マイクロプロセッサは、時を経
て発達して技術上の進歩を組入れたマイクロプロセッサ
のファミリに含まれる。マイクロプロセッサのファミリ
の算術演算が、ファミリの１つのマイクロプロセッサ上
で走るソフトウェアが、別のマイクロプロセッサ上で走
るときに厳密に同じように機能するように、互換性を維
持することが通常、意図される。こうして、既存のマイ
クロプロセッサの結果の厳密な複製を検査する浮動小数
点演算実現例のテストを考案するという、さらなる問題
が生じる。結果のこの複製は、計算の数値結果だけに適
用されるのではなく、様々な条件の下で発生される条件
コードならびに例外およびトラップ信号にも関係する。

【０００８】

【発明の概要】有利には、ＩＥＥＥ／ＡＮＳＩ規格７５
４／１９８５およびＩＥＥＥ規格８５４に従う浮動小数
点演算実現例の一致性をテストするテストベクトルを発
生するシステムを提供する。

【０００９】有利には、浮動小数点演算実現例をテスト
するテストベクトルを発生するシステムを提供し、ベク
トルは、ランダムに選択されたデータ、特別なテストケ
ースデータ、標準的なベンチマークデータおよび境界条
件データの組合せを含むオペランドデータに基づく計算
から発生される。

【００１０】有利には、模範的な浮動小数点ユニットの
機能を有する浮動小数点演算実現例の機能の等価性をテ
ストするテストベクトルを発生するシステムを提供し、
このベクトルは、模範的な浮動小数点ユニットを用いる
マイクロプロセッサで実行される計算から発生される。

【００１１】有利には、模範的な浮動小数点ユニットの
機能を有する浮動小数点演算実現例の機能の等価性をテ
ストするテストベクトルを発生するシステムを提供し、
このベクトルは、模範的な浮動小数点ユニットを用いる
マイクロプロセッサで実行される計算から発生され、か
つ機能テストは、条件コード、例外およびトラップ動作
ならびに計算の精度のテストを含む。

【００１２】第１の実施例に従って、模範的な機能ユニ
ットを含むプロセッサ上で複数個のプログラム命令を実
行することにより、テストベクトルを発生する方法を説
明する。プログラム命令は、模範的な機能ユニットによ
り実行される、模範的な命令セットの複数個の命令を含
む。この方法は、模範的な命令セットのテスト命令を選
択するステップと、テスト命令を実行するときに模範的
な機能ユニットにより演算されるオペランドデータを発
生するステップと、発生されたデータを演算するときに
テスト命令を実行するステップと、テスト命令実行のテ
ストベクトル結果を記録するステップとを含む。この方
法は、浮動小数点の模範的な機能ユニット上で実行する
浮動小数点命令セットに適用され得る。

【００１３】第２の実施例に従って、模範的な命令セッ
トを実行する模範的な機能ユニットを有するプロセッサ
を制御するコンピュータプログラムテストベクトル発生
システムを説明する。このシステムは、テスト命令が模
範的な命令セットから選択される、インタラクティブテ
スト選択プロセスと、オペランドデータ発生プロセス
と、模範的な機能ユニットが発生されたオペランドデー
タを演算するテスト命令を実行する、テスト命令実行プ
ロセスと、テスト命令実行のテストベクトル結果が記録
される、テストベクトル結果記録プロセスとを含む複数
個のモジュールに形成された命令の配列を含む。このシ
ステムは、浮動小数点の模範的な機能ユニット上で実行
する浮動小数点命令セットに適用され得る。

【００１４】同じ参照符号が同じ素子を示す添付の図面
と関連して、以下の説明を参照することにより、この発
明がより理解されることができ、かつその利点、目的お
よび特徴がより明らかにされる。

【００１５】

【好ましい実施例の詳細な説明】図１を参照すると、コ
ンピュータシステム１００は、マイクロプロセッサ１１
０およびメモリ１３０を含む。コンピュータシステム１
００はまた、キーボードなどの入力装置、モニタなどの
ディスプレイ、磁気ディスク装置、ならびに直列回線お
よび並列回線などの通信回線を含む従来の構成要素も有
し、そのどれも図示されていない。

【００１６】好ましい実施例では、マイクロプロセッサ
１１０は、カリフォルニア州（California）サンタ・ク
ララ（Santa Clara ）のインテル・コーポレイション
（Intel Corporation ）から入手可能なｉ４８６マイク
ロプロセッサである。４８６マイクロプロセッサ１１０
は、３２ビットマイクロプロセッサであり、これは、１
つのチップ上にメモリ管理ユニット１５０、浮動小数点
ユニット１６０およびキャッシュメモリユニット１７０
すべてを含む。バスインタフェース１１８は、外部バス
１２０を介してマイクロプロセッサ１１０を外部メモリ
１３０に接続し、プログラム命令および転送データを受
ける。外部バス１２０は、アドレス線１２２、データ線
１２４および制御線１２６を含む。

【００１７】マイクロプロセッサ１１０は、キャッシュ
メモリユニット１７０を介してまたはバスインタフェー
ス１１８から直接にプログラム命令を受けるように制御
される。プリフェッチ回路１４６は、キャッシュメモリ
ユニット１７０およびバスインタフェース１１８に接続
され、命令を受ける。プリフェッチ回路１４６は、３２
バイトの命令キュー１４８に接続され、このキューは、
命令がデコードされかつ実行される前に、プリフェッチ
された命令を一時的にストアする。命令デコーダ１４０
は、命令キュー１４８に接続され、待ち行列化された命
令をアクセスする。命令デコーダ１４０は、命令をデコ
ードし、かつデコードされた命令をデコード命令経路１
４９を介して、相互接続された制御および保護テストユ
ニット１４２ならびに制御ＲＯＭ１４４に伝達する。マ
イクロ命令は、マイクロ命令線１９８を介して実行のた
めの様々な機能ユニットに伝達される。特に、マイクロ
命令線１９８は、命令デコーダ１４０と、相互接続され
た制御および保護テストユニット１４２ならびに制御Ｒ
ＯＭ１４４と、メモリ管理ユニット１５０と、ＡＬＵ１
８０と、レジスタファイル１８２と、バレルシフタ１８
４と、浮動小数点ユニット１６０とを接続する。ＡＬＵ
１８０、レジスタファイル１８２およびバレルシフタ１
８４は、相互接続される。

【００１８】ＡＬＵ１８０と並列に演算する浮動小数点
ユニット１６０は、浮動小数点および固定小数点データ
の両方のための算術命令を実行する。浮動小数点ユニッ
ト１６０は、浮動小数点演算のためのＡＮＳＩ／ＩＥＥ
Ｅ規格７５４−１９８５に準拠する。浮動小数点ユニッ
ト１６０は、浮動小数点レジスタファイル１６２に接続
され、浮動小数点レジスタファイル１６２内のデータを
演算する。

【００１９】キャッシュコントローラ１７２および８ｋ
バイトのキャッシュメモリ１７４を含むキャッシュメモ
リユニット１７０は、外部バス１２０のアクセスが減少
されるように、マイクロプロセッサチップ１１０の内部
の、しばしば用いられるプログラム命令およびデータを
ストアする。

【００２０】メモリ管理ユニット１５０は、セグメンテ
ーションユニット１５２およびページングユニット１５
４を含む。ディスクリプタレジスタ１５６ならびに限界
および属性ＰＬＡ１５７と相互接続されるセグメンテー
ションユニット１５２は、データおよび命令が容易に再
配置されるように、外部メモリ１３０の論理アドレス空
間を管理するために設けられる。セグメンテーションユ
ニット１５２は、外部メモリ１３０を１つまたは２つ以
上の可変長セグメントに編成する。セグメントの特性
は、位置、大きさ、型（スタック、命令またはデータ）
および保護属性を含めて、セグメンテーションユニット
１５２により支配される属性に従って決定される。セグ
メンテーションユニット１５２は、切離しおよび保護ア
プリケーションプログラムならびに演算システム機能の
ための保護の様々なレベル間で選択する。ページングユ
ニット１５４は、変換索引バッファ１５８と接続され、
これは、キャッシュ１７０の外部メモリ１３０とのアク
セスが減少するように、メモリの最近アクセスされたペ
ージをストアする。

【００２１】データは、キャッシュメモリユニット１７
０、セグメンテーションユニット１５２、相互接続され
た、バレルシフタ１８４、レジスタファイル１８２およ
びＡＬＵ１８０、ならびに浮動小数点ユニット１６０の
間でデータを伝達する３２ビットのデータバス１９２お
よび３２ビットのデータバス１９４を用いて、プロセッ
サ１１０をわたって伝達される。

【００２２】アドレスは、リニアアドレスバス１９０を
用いて、キャッシュメモリユニット１７０およびメモリ
管理ユニット１５０の間で伝達される。

【００２３】メモリ１３０は、コンピュータシステム１
００の動作を制御する従来のシステムソフトウェアをス
トアする。コンピュータシステム１００の動作中、マイ
クロプロセッサ１１０は、メモリ１３０からコンピュー
タプログラムの演算コードのシーケンスを検索し、かつ
演算コードを実行して、タスクを行なう。１つのそのよ
うなコンピュータプログラムは、図２から図９のフロー
チャートに説明される浮動小数点テストプログラム２０
０である。好ましい実施例では、浮動小数点テストプロ
グラム２００は、カリフォルニア州スコッツ・バレー
（Scotts Valley）のボーランド・インターナショナル
（Borland International ）Ｉｎｃ．から入手可能であ
るＣ＋＋コンパイラ、バージョン３．１を用いて動作す
るように書込まれる。

【００２４】より特定的には、図２を参照すると、浮動
小数点テストプログラム２００は、４８６マイクロプロ
セッサ１１０の算術演算をテストするために、ランダム
および予め定められたデータベクトルの集まりを発生す
る。このマイクロプロセッサは、例示的またはパターン
マイクロプロセッサとして働くので、ここでは模範的な
マイクロプロセッサと呼ばれる。４８６マイクロプロセ
ッサ１１０は、設計プロセッサまたは設計プロセッサ機
能ブロックが、同等の態様で模範をエミュレートするよ
うに設計されかつテストされ得るように、モデルまたは
標準として働く。

【００２５】プロセッサ１１０および浮動小数点ユニッ
ト１６０が、特定の選択された丸めモードを用いて浮動
小数点命令を実行するように構成される一方で、浮動小
数点テストプログラム２００は、特定の選択された浮動
小数点命令の算術演算と関連するデータベクトルの特定
のセットを発生する。プロセッサ１１０が、特定の入力
データオペランドに、または多重オペランド浮動小数点
命令の場合には入力データオペランドの特定の組合せに
応答して、選択された丸めモードで演算するように設定
される一方で、テストベクトルのセットの様々なテスト
ベクトルの各々は、選択された浮動小数点命令を実行す
ることにより発生される結果に対応する。入力オペラン
ドのいくつかは、ランダムに選択される。他の入力オペ
ランドは、規定されない浮動小数点数などの特定のオペ
ランドの特別なテストケースに対する浮動小数点演算応
答をテストするように、予め定められた態様で設定され
る。付加的なオペランドは、正および負無限大ならびに
０などの境界オペランドから選択される。さらなるオペ
ランドは、従来のベンチマーク浮動小数点テストベクト
ルを再生するように選択される。

【００２６】第１の動作では、浮動小数点テストプログ
ラム２００は、問合せ−特定テスト２０２モジュール
で、ベクトルが発生される命令および丸めモードを特定
する入力パラメータをインタラクティブに要求する。問
合せ−特定テスト２０２はまた、発生するテストベクト
ルの数を選択する。プログラム論理演算、すなわちすべ
てのベクトル完了？２０４は、すべてのベクトルが処理
されると浮動小数点テストプログラム２００を終了す
る。テストベクトルセットが完了しなければ、テスト結
果発生２０６が１つのテストベクトルを発生する。結果
のファイルへの書込２０８は、磁気ディスク（図示せ
ず）のファイルなどの記憶装置にベクトルを書込む。

【００２７】浮動小数点テストプログラム２００の第１
のモジュールは、問合せ−特定テストモジュール２０２
であり、これは、データベクトルセットを発生するよう
に用いられる特定の命令および丸めモードをインタラク
ティブに選択するように用いられる。図３に特に示され
るいくつかのブロックは、問合せ−特定テストモジュー
ル２０２に含まれる。問合せ−特定テストモジュール２
０２の第１のブロックは、テストベクトルの数の選択ブ
ロック２１０であり、これは、セットのデータベクトル
の数を選択するように用いられる。１つの実施例では、
データベクトルの数は、浮動小数点テストプログラム２
００を起動するコマンド線に引数フィールドを付加する
ことにより、選択される。ベクトルのいかなる数も、浮
動小数点テストプログラム２００の演算子により特定さ
れ得る。ベクトルのどの数も特定されなければ、１００
のベクトルのデフォルト数が設定される。

【００２８】テストの初期設定ブロック２１２は、乱数
発生器（図示せず）を初期設定し、これは、テストの浮
動小数点演算に対する入力オペランドをランダムに設定
するように用いられる。初期設定および発生動作を含む
乱数発生器は、Ｃコンパイラの標準的なライブラリ演算
である。

【００２９】テストの初期設定ブロック２１２はまた、
浮動小数点ユニット（ＦＰＵ）の例外トラップをマスク
する。浮動小数点テストプログラム２００は、４８６マ
イクロプロセッサ１１０の浮動小数点ユニット１６０の
算術演算を詳細に分析する。この分析は、特定のテスト
の数値結果に制限されず、マイクロプロセッサ１１０の
浮動小数点ユニット１６０のトラッピングおよび例外機
能の調査、条件コードの設定、および他の局面も含む。
したがって、浮動小数点テストプログラム２００は、状
態フラグおよび条件コードの設定に関して特定の命令お
よびオペランドデータ値に対するその応答を決定するよ
うに、浮動小数点ユニット１６０を用いる。しかしなが
ら、マイクロプロセッサ１１０が、その例外およびトラ
ッピング処理動作にかかわることによりテストに対して
積極的に応答することは、望ましくない。ハードウェア
初期設定および緊急型プログラム順序付けを含むこれら
の緊急動作は、浮動小数点ユニットの機能の分析のため
に用いられる浮動小数点テストプログラム２００には不
適切である。テストの初期設定ブロック２１２は、ＦＰ
Ｕ制御ワード（図示せず）の現在の値を外部メモリ１３
０のワードに書込み、外部メモリ１３０のこのワードの
ビット＜５：０＞を設定し、次にＦＰＵ制御ワードの現
在の値とマスクワードの値とを置換えることにより、Ｆ
ＰＵ例外トラップをマスクする。ＦＰＵ制御ワードのビ
ット＜５：０＞は、無効な演算、正規化されないオペラ
ンド、ゼロ除算、オーバーフロー、アンダーフローおよ
び精度例外のための例外マスクを指定する。オーバーフ
ロー例外は、数値結果の指数が宛先の実際のフォーマッ
トには大きすぎると、浮動小数点ユニット１６０により
発生される。結果の指数が宛先フォーマットに表わされ
るには小さすぎると、浮動小数点ユニット１６０は、ア
ンダーフロー例外を設定する。正確でない例外にも呼出
される精度例外は、演算の結果が宛先フォーマットに正
確に表現可能でなければ、起こる。精度例外は、しばし
ば起こり、かつ計算の間にいくつかの精度が失われたこ
とを示す。

【００３０】テストの初期設定ブロック２１２はまた、
無限大、正規化されないおよび数でない（ＮａＮ）２進
指定の記号を含む算術記号をメモリにロードする。これ
らの算術記号は、ＡＳＣＩＩコード化された８０ビット
の１６進数であり、これらは、誤った結果に対してテス
ト記号を供給するように、かつ特定の特別なオペランド
のための浮動小数点ユニット１６０の応答をテストする
ように用いられる。１６進数は、最上位から最下位への
ビット順序で、符号ビット、１５の指数ビット、６４ビ
ットの仮数および明示隠れビットを含む。記号は、ｘに
より示される可変ビットとともに以下のものを含む。

【００３１】

【表１】

【００３２】ＮａＮは、浮動小数点フォーマットにエン
コードされる記号エンティティである。０による除算ま
たは無限大から無限大の減算などのいくつかの計算につ
いては、妥当な結果が可能でない。そのような計算につ
いては、ＮａＮが発生される。ＮａＮには２つの型があ
る。すなわち、無効な演算の例外を通知する通知ＮａＮ
（ＳＮａＮ）と、例外を通知せずにほとんどすべての算
術演算によって伝搬する静止したＮａＮ（ＱＮａＮ）と
である。

【００３３】ＳＮａＮは、最大値に設定された指数と、
その小数部の最上位ビットとしての０とを有する。有意
数の残りは、いかなる値にも設定される。浮動小数点ユ
ニットは、決してＳＮａＮを発生しないが、オペランド
として現われるＳＮａＮを認識する。ＳＮａＮに作用す
る算術演算は、命令が、スタック、ＦＸＣＨ（浮動小数
点交換）、ＦＣＨＳ（浮動小数点変更符号）、ＦＵＣＯ
Ｍ（浮動小数点の順序付けられない比較）またはＦＡＢ
Ｓ（浮動小数点絶対値）からのロードでなければ、無効
演算例外を引起こす。

【００３４】ＱＮａＮは、その有意数の最上位ビットと
して１を有する。こうしてＳＮａＮは、有意数の最上位
ビットを１に設定することにより、ＱＮａＮに変換され
るが、すべての他のビットが変更されないままであり、
そのため診断情報がデバッグのために保持される。

【００３５】正規化されない数は、予約された値、通常
は浮動小数点フォーマットに従う最小値の指数を有し、
かつ０である暗黙のまたは明示の先頭の有意ビットを有
する非ゼロ浮動小数点数である。数値が０に非常に近い
と、標準的な正規化された浮動小数点フォーマットは、
値を正確に表わすことができない。正規化されない数
は、演算の結果が最小の、表現可能な正規化された数よ
り小さい絶対値を有する、アンダーフロー条件が存在す
ると、いわゆる漸進的なアンダーフローを実現するよう
に用いられる。計算誤りをもたらすかもしれない、０に
数を設定するのではなく、最小値で表わされた指数と、
１の標準値ではなく０である先頭の有意ビットとを有す
る正規化されない数が作られる。こうして正規化されな
い数は、正規化された数よりも低い精度を有するが、非
ゼロの値を保持する。

【００３６】命令型選択２１４は、プログラムユーザと
会話し、テストベクトルが発生されるべきである命令の
型を要求する。浮動小数点ユニット１６０により実行さ
れる浮動小数点演算は、たとえば、加算（ＦＡＤＤ）、
減算（ＦＳＵＢおよびＦＳＵＢＲ）、比較（ＦＣＭＰお
よびＦＣＭＰＵ）、乗算（ＦＮＵＬ）および絶対値決定
（ＦＡＢＳ）を含む。

【００３７】丸めモード選択２１６は、プログラムユー
ザと会話し、演算の実行の間に与えられる丸めの型を選
択する。丸めモードは、最も近いものへの丸め、０方向
への丸め、負の無限大方向への丸め、および正の無限大
方向への丸めを含む。最も近いものへの丸めのモードで
は、命令の結果は、最も近い表現可能な数に丸められ
る。０方向への丸めまたは切捨てモードでは、表わすこ
とのできない余分な小数ビットは、切捨てられる。負の
無限大方向への丸めモードでは、結果は、常に切捨てら
れる。正の無限大方向への丸めモードでは、結果は、常
に切上げられる。

【００３８】命令型分類２１８は、命令を予め定められ
たクラスに割当てる。命令に与えられるオペランドのい
くつかは、ランダムに選択されるが、浮動小数点テスト
プログラム２００により発生されるすべてのベクトルが
意味のあるように、フィルタ処理される。たとえば、命
令が浮動小数点加算または減算命令（ＦＡＤＤ、ＦＳＵ
Ｂ、ＦＳＵＢＲ）であれば、ＡおよびＢオペランドの指
数は、同じ絶対値を有するべきである。非常に小さい数
に非常に大きい数を加算すると、大きい数に０を加算す
るのと同様に情報を生じない。こうして、命令は、４つ
のクラス、すなわち２つのオペランドの指数の相対的な
大きさが重要である、命令の第１のクラスと、浮動小数
点比較命令を含む、命令の第２のクラスと、１つのオペ
ランドだけが与えられる命令の第３のクラスと、すべて
の他の命令を含む第４のクラスとにグループ化される。
第１のクラスでは、演算の結果は、特定の指数の範囲ま
たは精度に明白に依存する。

【００３９】命令型分類２１８が完了すると、問合せ−
特定テスト２０２も完了する。再び図２を参照すると、
すべてのベクトル完了？２０４では、浮動小数点テスト
プログラム２００は、テストベクトルの要求された合計
数が発生されたかどうかを判定するようにテストする。
これは、多数のテストベクトルを発生するためのループ
の進入ポイントである。

【００４０】テスト結果発生２０６では、多数のテスト
ベクトルは、図４に示されるように発生される。データ
構造の初期設定２２０では、データ構造は、各テストベ
クトルごとに初期設定される。データ構造は、いくつか
のアレイおよびいくつかの出力ファイルを含む。アレイ
は、多ビットのＡＳＣＩＩ１６進形式である。これらの
アレイは、０に初期設定され、かつ５ビットの条件コー
ドレジスタ（ＣＣｒｅｇ）と、８ビットの例外レジスタ
と、Ａオペランド、Ｂオペランドおよび結果のための８
１ビットの１６進アレイと、Ａオペランド、Ｂオペラン
ドおよび結果のための８２ビットの１６進出力アレイ
と、２０ビットのファイルネームアレイとを含む。デー
タ構造の初期設定２２０ではまた、テスト結果発生２０
６により発生されるベクトルを受取るように用いられる
ファイルが、開かれる。このファイルは、ベクトルを発
生するように用いられる特定の命令および丸めモードを
識別するように命名される。データ構造の初期設定２２
０に続いて、図５により詳細に示される、オペランド発
生２２２は、ベクトルを発生するように浮動小数点命令
に与えられる２進浮動小数点数オペランドを発生する。
２進浮動小数点数は、３つの構成要素、すなわち符号、
バイアスされた指数、および有意数により特徴付けられ
るビットストリングである。数の数値があればそれは、
有意数と２の指数乗との符号付積である。クラスに従う
Ａ、Ｂオペランド選択２３０は、倍長型の乱数オペラン
ドを発生する。クラスに従うＡ、Ｂオペランド選択２３
０は、ベクトルを発生するように用いられる命令のクラ
スによって、特定の態様でオペランドを発生する。命令
の第１のクラス、すなわち２つのオペランドの指数の相
対的な大きさが重要である命令のクラスについては、第
１の乱数オペランドは、倍長浮動小数点数の０から可能
な最大指数までの範囲に整数指数をランダムに選択する
ことにより、かつすべての乱数の範囲にこのランダムな
指数をランダムにスケーリングすることにより発生され
る。この指数は、正または負のいずれかであるようにラ
ンダムに決定される。この場合、ランダムな浮動小数点
の指数が、１０乗されて、第１の乱数オペランドを生じ
る。命令の第１のクラスの第２の乱数オペランドは、第
１の乱数オペランドから引出される。第２の乱数オペラ
ンドは、−９から＋９までの範囲の整数指数をランダム
に選択し、このランダムに選択された指数を１０乗し、
すべての乱数の範囲にその結果をランダムにスケーリン
グし、かつランダムにスケーリングされた結果に第１の
乱数オペランドを乗じることにより、発生される。

【００４１】命令の第２のクラス、すなわち浮動小数点
比較命令を含むクラスについては、クラスに従うＡ、Ｂ
オペランド選択２３０は、倍長浮動小数点数の０から可
能な最大指数までの範囲の整数指数をランダムに選択
し、この指数を２で割り、かつこの指数を正または負で
あるようにランダムに選択することにより、第１の乱数
オペランドを発生する。この場合、ランダムな浮動小数
点の指数が、１０乗され、第１の乱数オペランドを生じ
る。第２の乱数オペランドは、オペランド値の９つの選
択子の中からランダムに選択することにより発生され
る。選択子の５つは、それぞれ、第１の乱数オペランド
の１／４、１／２、１倍、２倍または４倍である。４つ
の残りの選択子は、ＱＮａＮ、ＳＮａＮ、無限大および
正規化されない浮動小数点コードである。

【００４２】命令の第３のクラス、すなわち１つのオペ
ランドを演算する命令については、クラスに従うＡ、Ｂ
オペランド選択２３０は、倍長浮動小数点数の０から可
能な最大指数までの範囲の整数指数をランダムに選択
し、この指数を２で割り、この指数を正または負である
ようにランダムに選択し、かつこの指数を１０乗するこ
とにより、乱数オペランドを発生する。この場合、乱数
オペランドは、オペランド値の９つの選択子の中からラ
ンダムに選択することにより、発生される。選択子の５
つは、それぞれ、ランダムに決定されたオペランドの１
／４、１／２、１倍、２倍または４倍である。４つの残
りの選択肢は、ＱＮａＮ、ＳＮａＮ、無限大および正規
化されない浮動小数点コードである。

【００４３】すべての他の命令を含む、命令の第４のク
ラスについては、クラスに従うＡ、Ｂオペランド選択２
３０は、第１および第２の乱数オペランドを互いに無関
係に発生する。各オペランドについては、クラスに従う
Ａ、Ｂオペランド選択２３０は、倍長浮動小数点数の０
から可能な最大指数までの範囲の整数指数をランダムに
選択し、この指数を２で割り、かつこの指数を正または
負であるようにランダムに選択する。この場合、ランダ
ムな浮動小数点の指数の各々が、１０乗され、乱数オペ
ランドを生じる。

【００４４】オペランド発生２２２は、オペランド←
Ａ、Ｂループ２３２を含み、これは、ループコントロー
ラにより支配されるように、オペランド準備２３４でＡ
およびＢオペランドの各々を準備するために１回ずつ、
２回横断される。オペランド準備２３４の動作は、図６
に示される。オペランド準備２３４の第１の動作では、
倍長文字和演算へのオペランドのストア２４０は、乱数
オペランドを８０ビットのＡＳＣＩＩ１６進数に変換す
る。オペランドはもともとは、実際の浮動小数点倍長ワ
ードの形式である。ＡＳＣＩＩ文字は８ビットの幅であ
り、１６進数は４ビットの幅である。したがって、倍長
文字和演算へのオペランドのストア２４０は、１つのＡ
ＳＣＩＩ文字ごとに２つの１６進数をストアする。さら
に、オペランド準備２３４は、４８のバイアスを加え、
オペランドをＡＳＣＩＩ１６進数に変換する。さらに、
オペランド準備２３４は、オペランドを小さいエンディ
アンスタイルから大きいエンディアンスタイルに変換す
る。この変換およびオペランドのデータ準備を行なうた
めには、倍長文字和演算へのオペランドのストア２４０
は、倍長文字和演算にオペランドをストアするために、
倍長ワードと１０バイト文字との「Ｃ」言語和演算（合
併）を用いる。倍長オペランドのＡＳＣＩＩ１６進形式
への変換は、倍長オペランドのＡＳＣＩＩＨＥＸへの
変換２４２により達成され、これは、倍長文字和演算の
バイトを適切にシフトする。ランダムな符号のオペラン
ドへの割当て２４４は、オペランド←Ａ、Ｂ２３２のル
ープコントローラの第１の横断でＡオペランドに正また
は負の符号をランダムに割当て、かつ第２の横断でＢオ
ペランドに同様に符号を割当てる。ランダムな符号のオ
ペランドへの割当て２４４は、正または負の極性をラン
ダムに選択することにより極性を割当て、極性が負であ
れば、正の数または記号を負に変換する。

【００４５】オペランド発生２２２が完了すると、テス
ト結果発生２０６は、図４に示されるように、実行の準
備２２４で進行する。実行の準備２２４は、図７により
特定的に示される。ＦＰＵ例外クリア２５０は、ｘ４８
６ＦＰＵ状態ワードの例外フラグ、例外状態フラグ、
およびバスフラグをクリアする。ＦＰＵ例外クリア２５
０は、プロセッサのハードウェアレベルで例外フラグお
よび状態をクリアする。このように初期設定されると、
特定の命令およびオペランドデータ値がＦＰＵハードウ
ェアを起動するように与えられ、ハードウェアの応答
は、例外、状態フラグおよび条件コードの設定に関して
分析される。スタックのトップへのオペランドのロード
２５２は、浮動小数点スタックのトップにＡおよびＢオ
ペランドをロードする。命令の第３のクラスの１つのオ
ペランドについては、Ａオペランドだけがスタックのト
ップにロードされる。

【００４６】実行の準備２２４が完了すると、テスト結
果発生２０６は、図４に示されるように、浮動小数点算
術演算の実行２２６で進行する。浮動小数点算術演算の
実行２２６は、アセンブリレベル命令コマンド線を用い
て、要求されたＦＰＵ命令の実行を要求する。そのよう
な命令コマンド線は、たとえばＦＡＤＤ、ＦＳＵＢ、Ｆ
ＭＵＬ、ＦＣＯＭＰＰ、ＦＡＢＳ要求を含む。命令の結
果は、図８のフロー図により特定的に示される、結果の
ストア２２８にログされる。条件コードレジスタのスト
ア２６０は、ストア状態ワード命令を用いて、プロセッ
サがＦＰＵ状態ワードの現在の値を一時記憶装置のＦＰ
Ｕ状態に書込むように指示する。この場合、条件コード
レジスタのストア２６０は、ビット＜８＞、＜９＞、＜
１０＞、および＜１４＞をテストし、かつこの診断情報
を記録し、これは、要求された浮動小数点演算に従って
定義される。状態ワードレジスタからの例外のストア２
６２もまた、ストア状態ワード命令を用いて、プロセッ
サがＦＰＵ状態ワードの現在の値を一時記憶装置のＦＰ
Ｕ状態に書込むように指示する。この場合、状態ワード
レジスタからの例外のストア２６２は、例外フラグビッ
ト＜６：０＞、それぞれ、無効な演算ＩＥ、正規化され
ないオペランドＤＥ、ゼロ除算ＺＥ、オーバーフローＯ
Ｅ、アンダーフローＵＥ、精度ＰＥ、およびスタックフ
ォールトＳＦをテストする。状態ワードレジスタからの
例外のストア２６２は、これらのフラグを記録し、診断
情報を与え、これは、要求された浮動小数点演算に従っ
て定義される。命令の結果は、ストア実際命令を用い
て、メモリへの結果のストア２６４でストアされる。ス
トア実際命令は、浮動小数点命令の実行から生じる値を
保持するスタックのトップを、メモリでラベル付けされ
た結果にコピーする。ストア実際命令は、結果をストア
し、次に、浮動小数点スタックをポップする。この結果
は、倍長文字和演算への結果のストア２６６で分析する
ために利用可能にされる。倍長文字和演算への結果のス
トア２６６でストアされた結果の符号は、結果の符号お
よび絶対値のストア２６８でログされ、これは、ストア
された結果の符号を読出し、かつそれが先に設定されな
ければ、符号ビットをクリアする。

【００４７】結果のストア２２８が完了すると、テスト
結果発生２０６も完了し、図２に示されるように浮動小
数点テストプログラム２００は、結果のファイルへの書
込２０８で継続する。図９により特定的に示される、結
果のファイルへの書込２０８は、倍長結果をＡＳＣＩＩ
１６進形式に変換する、倍長結果のＡＳＣＩＩＨＥＸ
への変換２７０でファイル記憶のための結果データを準
備する。倍長結果のＡＳＣＩＩＨＥＸへの変換２７０
は、倍長文字和演算のバイトを適切にシフトする。加算
の場合の条件コードレジスタビットのマスク２７２は、
要求された命令が浮動小数点加算命令であると、条件コ
ードレジスタビットＣ０、Ｃ２、およびＣ３をマスクす
る。これらの条件コードビットは、ＦＡＤＤ命令に続い
て未定義である。１５ビットの指数の１７ビットへの変
換２７４は、浮動小数点の拡張されたワードの指数フィ
ールドを、ｘ４８６ＦＰＵにより与えられる１５ビッ
トのフィールドから、１７ビットのフィールドに変換す
る。これは、浮動小数点テストプログラム２００により
与えられるデータベクトルの目標であるプロセッサのＦ
ＰＵのために与えられる。１５ビットの指数の１７ビッ
トへの変換２７４は、指数がその最大値、ＮＡＮ、無限
大または０でなければ、１６進数Ｃ０００を１５ビット
の指数に加える。最大値、ＮＡＮ、および無限大結果に
ついては、１５ビットの指数の１７ビットへの変換２７
４は、指数を１６進数１ＦＦＦに変換する。０の指数に
ついては、１５ビットの指数の１７ビットへの変換２７
４は、変換された１７ビットの指数のための０の指数値
を保持する。ベクトルのファイルへの書込２７６は、デ
ータ構造の初期設定２２０で開かれたファイルに、デー
タベクトルを書込む。各データベクトルは、それぞれ、
条件コードレジスタ、Ａオペランドの符号、Ａオペラン
ド、Ｂオペランドの符号、Ｂオペランド、結果の符号、
結果、例外フラグおよびベクトル数をストアする９つの
フィールドを含む。テストされた浮動小数点命令および
丸めモードを識別するための情報は、ベクトルが書込ま
れるファイルネームで表わされる。このファイルは、磁
気ディスクなどの記憶媒体上に与えられる。

【００４８】結果のファイルへの書込２０８が完了する
と、浮動小数点テスト２００のループが完了する。ベク
トルカウンタ（図示せず）は更新される。すべての要求
されたベクトルが発生されると、すべてのベクトル完了
？２０４に従って、浮動小数点テスト２００が終了され
る。そうでなければ、ベクトルのセットがテスト結果発
生２０６により与えられる。

【００４９】テストベクトルは、自動的にまたは手動で
検査され得る。さらに、テストベクトルは、機能ユニッ
トまたはプロセッサの設計の性能をテストするように、
ケイダンス・デザイン・システム（Cadence Design Sys
tems）、Ｉｎｃ．からのベリログ（Verilog ）ＸＬ、バ
ージョン１．６（１９９１年３月）などのシミュレータ
プログラムに与えることができる。テストベクトルは、
様々な従来の有線もしくは無線通信技術または取外し可
能な磁気記憶媒体上での転送により、シミュレータに伝
達される。

【００５０】発生されたテストベクトルは、オペランド
データバス、演算コードバス、および状態バスなどの様
々なバスで機能ユニットに与えられる入力信号を含み得
る。別の例では、発生されたテストベクトルは、マイク
ロプロセッサに与えられかつ間接的に機能ユニットを起
動する命令をフェッチするためのマイクロコードまたは
メモリのアドレスなどの上位レベルの信号を含み得る。

【００５１】先の説明は、特定の順序の特定のプログラ
ム命令モジュールを含めて、浮動小数点テストベクトル
を発生するためのプログラムまたはシステムの多くの属
性を特に具体的に示す。プログラムは、浮動小数点テス
トベクトル発生プログラムとして例示的に示される。こ
れらの属性は、この発明の範囲を限定しないが、好まし
い実施例を例示する。他の実施例では、異なる設計レベ
ルの設計プロセッサまたは設計機能ユニットをテストす
るテストベクトルが発生され得る。たとえば、機能ユニ
ットに直接に与えられるテストベクトルが、信号の形式
をとることができ、一方、間接的に機能ユニットを起動
するマイクロプロセッサに与えられる他のテストベクト
ルが、命令コードの形式で発生され得る。

【００５２】別の例示的な実施例では、説明されたシス
テムは、浮動小数点機能ユニット以外の機能ユニット、
たとえば算術演算論理ユニット、シフトユニット、アレ
イプロセッサユニット、視覚的な装置上での表示のため
の数を発生するかまたは視覚的な装置上での表示のため
の位置を決定する数を発生するディスプレイドライバな
どのためのテストベクトルを発生するように、用いるこ
とができる。別の例では、このシステムの実施例は、設
計プロセッサまたはプロセッサの設計機能ユニットの機
能の等価性をテストするためのテストベクトルを、４８
６マイクロプロセッサ以外のプロセッサまたは機能ユニ
ットに発生するように用いることができる。他の実施例
は、異なるコンピュータ言語、コンパイラ、プログラミ
ング技術または演算システムを用いて実現することがで
きる。この発明の範囲は、前掲の特許請求の範囲および
それらの均等物により決定される。

【図面の簡単な説明】

【図１】設計機能ユニットの機能および演算の等価性を
テストするテストベクトルをマイクロプロセッサの機能
ユニットに発生するように用いられるマイクロプロセッ
サのアーキテクチャレベルのブロック図である。

【図２】図１のマイクロプロセッサが浮動小数点ユニッ
トテストベクトルを発生するように動作するコンピュー
タシステムを制御するコンピュータソフトウェアプログ
ラムのフローチャート図である。

【図３】テストパラメータをインタラクティブに選択す
る、図２のコンピュータソフトウェアプログラムのセグ
メントのフローチャート図である。

【図４】テスト結果を発生する、図２のコンピュータソ
フトウェアプログラムのセグメントのフローチャート図
である。

【図５】マイクロプロセッサによる実行のための入力テ
ストデータを発生して、テスト結果を発生する、図４の
コンピュータソフトウェアプログラムセグメントのセグ
メントのフローチャート図である。

【図６】マイクロプロセッサよる実行のための入力テス
トデータを準備する、図５のコンピュータソフトウェア
プログラムセグメントのセグメントのフローチャート図
である。

【図７】実行のためにマイクロプロセッサを準備する、
図４のコンピュータソフトウェアプログラムセグメント
のセグメントのフローチャート図である。

【図８】実行の後に結果をストアする、図４のコンピュ
ータソフトウェアプログラムセグメントのセグメントの
フローチャート図である。

【図９】テスト結果をテストベクトルファイルに書込
む、図２のコンピュータソフトウェアプログラムのセグ
メントのフローチャート図である。

【符号の説明】

１００コンピュータシステム１１０マイクロプロセッサ１６０浮動小数点ユニット

Claims

【特許請求の範囲】

【請求項１】模範的な機能ユニットを含むプロセッサ
上の複数個のプログラム命令を実行するステップを含
み、前記プログラム命令は、前記模範的な機能ユニット
により実行される模範的な命令セットの複数個の命令を
含み、さらに前記模範的な命令セットのテスト命令を選
択するステップと、前記テスト命令を実行する前記模範的な機能ユニットに
より演算されるオペランドデータを発生するステップ
と、発生されたデータを演算する前記テスト命令を実行する
ステップと、前記テスト命令実行のテストベクトル結果を記録するス
テップとを含む、テストベクトルを発生する方法。
【請求項２】前記テスト命令実行ステップの前に、前
記模範的な機能ユニットを初期設定するステップをさら
に含む、請求項１に記載のテストベクトルを発生する方
法。
【請求項３】前記模範的な機能ユニットを初期設定す
る前記ステップは、模範的な機能ユニット状態ワードの
例外フラグビットをクリアする模範的な命令セット動作
を実行するステップを含む、請求項２に記載のテストベ
クトルを発生する方法。
【請求項４】前記模範的な機能ユニットを初期設定す
る前記ステップは、プロセッサ条件コードレジスタの制
御ビットをクリアする模範的な命令セット動作を実行す
るステップを含む、請求項２に記載のテストベクトルを
発生する方法。
【請求項５】テストベクトル結果を記録する前記ステ
ップは、数値的な発生されたオペランドの符号および大きさの表
現を記録するステップと、数値的な実行結果の符号および大きさの表現を記録する
ステップとを含む、請求項１に記載のテストベクトルを
発生する方法。
【請求項６】テストベクトル結果を記録する前記ステ
ップは、前記テスト命令を実行した後に、プロセッサ条件コード
レジスタの値を記録するステップと、前記テスト命令を実行した後に、例外フラグを含むプロ
セッサ状態ワードを記録するステップとを含む、請求項
１に記載のテストベクトルを発生する方法。
【請求項７】オペランドデータを発生する前記ステッ
プは、前記オペランドデータをランダムに発生するステ
ップを含む、請求項１に記載のテストベクトルを発生す
る方法。
【請求項８】オペランドデータを発生する前記ステッ
プは、オペランドデータのベンチマークセットの中から
オペランドデータを選択するステップを含む、請求項１
に記載のテストベクトルを発生する方法。
【請求項９】オペランドデータを発生する前記ステッ
プは、ＱＮａＮおよびＳＮａＮを含むオペランドデータ
の特別なケースセットの中からオペランドデータを選択
するステップを含む、請求項１に記載のテストベクトル
を発生する方法。
【請求項１０】オペランドデータを発生する前記ステ
ップは、０の値、正の無限大、負の無限大、小さい差の
データ対、大きい差のデータ対、および０に接近する値
を含む境界条件データからオペランドデータを選択する
ステップを含む、請求項１に記載のテストベクトルを発
生する方法。
【請求項１１】記録されたテストベクトル結果をシミ
ュレータに伝達するステップと、設計機能ユニットの応答を伝達されたテストベクトル結
果にシミュレーションするステップとをさらに含む、請
求項１に記載のテストベクトルを発生する方法。
【請求項１２】テストベクトルを発生する方法であっ
て、模範的な浮動小数点機能ユニットを含むプロセッサ上で
複数個のプログラム命令を実行するステップを含み、前
記プログラム命令は、前記模範的な浮動小数点機能ユニ
ットにより実行される模範的な浮動小数点命令セットを
含み、さらに前記模範的な浮動小数点命令セットのテス
ト命令を選択するステップと、前記テスト命令を実行する前記模範的な浮動小数点機能
ユニットにより演算されるオペランドデータを発生する
ステップと、発生されたデータを演算する前記テスト命令を実行する
ステップと、前記テスト命令実行のテストベクトル結果を記録するス
テップとを含む、テストベクトルを発生する方法。
【請求項１３】前記テスト命令実行ステップの前に、
前記模範的な機能ユニットを初期設定するステップをさ
らに含む、請求項１２に記載のテストベクトルを発生す
る方法。
【請求項１４】前記模範的な機能ユニットを初期設定
する前記ステップは、模範的な機能ユニット状態ワード
の例外フラグビットをクリアする模範的な命令セット動
作を実行するステップを含む、請求項１３に記載のテス
トベクトルを発生する方法。
【請求項１５】前記模範的な機能ユニットを初期設定
する前記ステップは、プロセッサ条件コードレジスタの
制御ビットをクリアする模範的な命令セット動作を実行
するステップを含む、請求項１３に記載のテストベクト
ルを発生する方法。
【請求項１６】テストベクトル結果を記録する前記ス
テップは、数値的な発生されたオペランドの符号および大きさの表
現を記録するステップと、数値的な実行結果の符号および大きさの表現を記録する
ステップとを含む、請求項１２に記載のテストベクトル
を発生する方法。
【請求項１７】テストベクトル結果を記録する前記ス
テップは、前記テスト命令を実行した後に、プロセッサ条件コード
レジスタの値を記録するステップと、前記テスト命令を実行した後に、例外フラグを含むプロ
セッサ状態ワードを記録するステップとを含む、請求項
１２に記載のテストベクトルを発生する方法。
【請求項１８】オペランドデータを発生する前記ステ
ップは、前記オペランドデータをランダムに発生するス
テップを含む、請求項１２に記載のテストベクトルを発
生する方法。
【請求項１９】オペランドデータを発生する前記ステ
ップは、オペランドデータのベンチマークセットの中か
らオペランドデータを選択するステップを含む、請求項
１２に記載の方法。
【請求項２０】オペランドデータを発生する前記ステ
ップは、ＱＮａＮおよびＳＮａＮを含むオペランドデー
タの特別なケースセットの中からオペランドデータを選
択するステップを含む、請求項１２に記載のテストベク
トルを発生する方法。
【請求項２１】オペランドデータを発生する前記ステ
ップは、０の値、正の無限大、負の無限大、小さい差の
データ対、大きい差のデータ対、および０に接近する値
を含む境界条件データからオペランドデータを選択する
ステップを含む、請求項１２に記載のテストベクトルを
発生する方法。
【請求項２２】最も近いものへの丸め、０方向への丸
め、負の無限大方向への丸め、および正の無限大方向へ
の丸めの丸めモードから丸めモードを選択するステップ
と、選択された丸めモードをプロセッサ制御ワードレジスタ
にロードするステップをさらに含む、請求項１２に記載
のテストベクトルを発生する方法。
【請求項２３】記録されたテストベクトル結果をシミ
ュレータに伝達するステップと、設計浮動小数点機能ユニットの応答を伝達されたテスト
ベクトル結果にシミュレーションするステップとをさら
に含む、請求項１２に記載のテストベクトルを発生する
方法。
【請求項２４】模範的な命令セットを実行するための
模範的な機能ユニットを有するプロセッサを制御するた
めのコンピュータプログラムテストベクトル発生システ
ムであって、前記システムは、複数個のモジュールに形
成された命令の配列を含み、前記モジュールは、テスト命令が前記模範的な命令セットから選択される、
インタラクティブなテスト選択プロセスと、オペランドデータ発生プロセスと、前記模範的な機能ユニットが、発生されたオペランドデ
ータを演算する前記テスト命令を実行する、テスト命令
実行プロセスと、前記テスト命令実行のテストベクトル結果が記録され
る、テストベクトル結果記録プロセスとを含む、テスト
ベクトル発生システム。
【請求項２５】前記模範的な命令セットの、模範的な
機能ユニットを初期設定する命令が実行される、初期設
定プロセスをさらに含む、請求項２４に記載のテストベ
クトル発生システム。
【請求項２６】前記初期設定プロセスは、模範的な機
能ユニット状態ワードの例外フラグビットをクリアする
命令を含む、請求項２５に記載のテストベクトル発生シ
ステム。
【請求項２７】前記初期設定プロセスは、プロセッサ
条件コードレジスタの制御ビットをクリアする命令を含
む、請求項２５に記載のテストベクトル発生システム。
【請求項２８】前記テストベクトル結果記録プロセス
は、オペランド符号および大きさを記録するプロセスと、実行結果の符号および大きさを記録するプロセスとを含
む、請求項２４に記載のテストベクトル発生システム。
【請求項２９】前記テストベクトル結果記録プロセス
は、プロセッサ条件コードレジスタの値を記録するプロセス
と、プロセッサ状態ワードおよび例外フラグを記録するプロ
セスとを含む、請求項２４に記載のテストベクトル発生
システム。
【請求項３０】前記オペランドデータ発生プロセス
は、ランダムな発生プロセスを含む、請求項２４に記載
のテストベクトル発生システム。
【請求項３１】前記オペランドデータ発生プロセス
は、ベンチマーク選択プロセスを含む、請求項２４に記
載のテストベクトル発生システム。
【請求項３２】前記オペランドデータ発生プロセス
は、特別なケース選択プロセスを含み、特別なケースデ
ータは、ＱＮａＮおよびＳＮａＮを含む、請求項２４に
記載のテストベクトル発生システム。
【請求項３３】前記オペランドデータ発生プロセス
は、境界条件選択プロセスを含み、境界条件データは、
０の値、正の無限大、負の無限大、小さい差のデータ
対、大きい差のデータ対、および０に接近する値を含
む、請求項２４に記載のテストベクトル発生システム。
【請求項３４】前記模範的な機能ユニットは、浮動小
数点プロセッサであり、かつ前記模範的な命令セット
は、浮動小数点プロセッサの命令セットである、請求項
２４に記載のテストベクトル発生システム。
【請求項３５】テストベクトル発生システムであっ
て、プロセッサと、前記プロセッサに結合され、かつ模範的な命令セットを
実行するように動作可能である模範的な機能ユニット
と、複数個のモジュールに形成された命令の配列を有するコ
ンピュータプログラムシステムとを含み、前記モジュー
ルは、テスト命令が模範的な命令セットから選択される、イン
タラクティブなテスト選択プロセスと、オペランドデータ発生プロセスと、前記模範的な機能ユニットが、発生されたオペランドデ
ータを演算するテスト命令を実行する、テスト命令実行
プロセスと、前記テスト命令実行のテストベクトル結果が記録され
る、テストベクトル結果記録プロセスとを含む、テスト
ベクトル発生システム。
【請求項３６】前記模範的な命令セットの、模範的な
機能ユニットを初期設定する命令が実行される、初期設
定プロセスをさらに含む、請求項３５に記載のテストベ
クトル発生システム。
【請求項３７】前記初期設定プロセスは、模範的な機
能ユニット状態ワードの例外フラグビットをクリアする
命令を含む、請求項３６に記載のテストベクトル発生シ
ステム。
【請求項３８】前記初期設定プロセスは、プロセッサ
条件コードレジスタの制御ビットをクリアする命令を含
む、請求項３６に記載のテストベクトル発生システム。
【請求項３９】前記テストベクトル結果記録プロセス
は、オペランドの符号および大きさを記録するプロセス
と、例外結果の符号および大きさを記録するプロセスとを含
む、請求項３５に記載のテストベクトル発生システム。
【請求項４０】前記テストベクトル結果記録プロセス
は、プロセッサ条件コードレジスタの値を記録するプロセス
と、プロセッサ状態ワードおよび例外フラグを記録するプロ
セスとを含む、請求項３５に記載のテストベクトル発生
システム。
【請求項４１】前記オペランドデータ発生プロセス
は、ランダムな発生プロセスを含む、請求項３５に記載
のテストベクトル発生システム。
【請求項４２】前記オペランドデータ発生プロセス
は、ベンチマーク選択プロセスを含む、請求項３５に記
載のテストベクトル発生システム。
【請求項４３】前記オペランドデータ発生プロセス
は、特別なケース選択プロセスを含み、特別なケースデ
ータは、ＱＮａＮおよびＳＮａＮを含む、請求項３５に
記載のテストベクトル発生システム。
【請求項４４】前記オペランドデータ発生プロセス
は、境界条件選択プロセスを含み、境界条件データは、
０の値、正の無限大、負の無限大、小さい差のデータ
対、大きい差のデータ対、および０に接近する値を含
む、請求項３５に記載のテストベクトル発生システム。
【請求項４５】前記模範的な機能ユニットは、浮動小
数点プロセッサであり、かつ前記模範的な命令セット
は、浮動小数点プロセッサの命令セットである、請求項
３５に記載のテストベクトル発生システム。