JPS63118938A - 論理演算器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子計算機の演算処理装置に係り、特に、マ
イクロプログラム制御に好適な論理演算器に関する。

〔従来の技術〕

マイクロプログラムにより制御される論理演算器に関す
る従来技術については、例えば、「マイクロプログラミ
ング」サミー〇ニスΦハツソン著、光間　達　監訳、■
日本経営出版会（１９７３゜７．５）において論じられ
ている。こ゛の糧従来技術による論理演算器は、マイク
ロプログラムにより明確に指示された論理演算を実行し
、その論理演算結果値を出力すると同時に、該演算結果
値の零チェック等な実行し、そのチェック結果をマイク
ロプログラムによりテスト可能なフリップ・フロップに
記憶するように構成されている。

以下、このような従来技術による論理演算器を図面によ
り説明する。

第３図は従来技術による論理演算器の一例を示す構成図
、第４図は従来技術によるプログラムの流れ図である。

第３図において、１は制御記憶装量、２は制御記憶デー
タレジスタ、３，７．１５はセレクタ、４は制御記憶ア
ドレスレジスタ、５は次ステツプ制御記憶アドレスレジ
スタ、６はワ−クレジスタ、９〜１１は論理演算回路、
１４はオール１０″判定回路、１６は演算結果レジスタ
。

１９はプリップ・フロップ、２０はテストマトリックス
である。

従来技術による論理演算器は、第３因に示すように、マ
イクロプログラム群を格納している制御記憶装置（以下
Ｃ８という）１と、該Ｃ８ｌの読出しを制御するセレク
タ３、制御記憶アドレスレジスタ（以下Ｃ８ＡＲという
）４、次ステツプ制御記憶アドレスレジスタ（以下ＮＣ
８ＡＲという）５と、ｃｓｉからの読出しプログラムが
セットされる制御記憶データレジスタ（以下０８ＤＲと
いう）２と、論理演算のために必要なデータがセットさ
れるワークレジスタＣ以下ＷＲという）６と。

Ｃ３ＤＲ２に読出されたプログラムにより指示された演
算を実行する論理演算回路９〜１１と、その演算結果値
を保持する演算結果レジスタ１６と。

この演算結果値がオールｌＯ１か否かをチェックするオ
ールＩｔｏｌ判定回路１４と、その判定結果を保持する
フリップ・フロップ１９と、プログラムにより指示され
フリップ・フロップの状態をテストするテストマトリッ
クス２０により構成される。

このような論理演算器における動作概要を以下に説明す
る。

Ｃ，５ＡＲ４によりアドレスされたＣ８１の内容は、Ｃ
３ＤＲ２に読出されセットされる。マイクロプログラム
の命令群を格納しているＣ８１からＣ３ＤＲ２に１つの
命令がセットされると、図示しないデコーダ等により、
ＣＳＤ’Ｒ２内の命令の命令コ〒ド、オペランドコード
が解釈され、論理演算器９〜１１を工、指定されたオペ
ランド間の演算を実行する。また、命令中にテストファ
ンクションが指定されていると、そのテストの成否が判
定され、次に実行するＣ８ｌ上のアドレスを決定する。

もし、テストが成立すれば、Ｃ３ＤＲ２の一部である分
岐アドレス部の値が、線１０１を通りセレクタ３を介し
てＣ３ＡＲ４にセットされる。

テストが不成立の場合は、Ｃ３ＡＲ４の値を＋１したＮ
Ｃ３ＡＲ５の値が線１０２、セレクタ３を介してＣ３Ａ
Ｒ４にセットされる。

０８ＤＲ２にセットされた命令コードが論理演算を指定
していると、オペランドコード忙より２つの入力データ
が選択される。１つの入力データは、ＷＢ２より読出さ
れ、論理演算回路９〜１１の一方に入力される。他方の
入力データは、ワークレジスタ６内のデータの一部かＣ
３ＤＢＪｚ内のデータの一部であるリテラル値であり、
この入力データは、命令コードの指定によりセレクタ７
により選択されて論理演算回路９〜１１の他方に入力さ
れる。論理演算回路９〜１１の演算結果は、命令コード
が排他的論理和（ＥＯＲ）か論理和（ＯＲ）か論理積（
ＡＮＤ）かによってセレクタ１５により１つが選択され
、演算結果レジスタ１６にセットされる。この演算結果
レジスタ１６にセットされた演算結果値は、ＷＢ２に移
される。

また、前記演算によりセレクタ１５より得られる演算結
果値は、同時にオール１ｌＯ１１判定回路１４に送られ
る。もし、この演算結果値がオール″ＯＩであれば、オ
″−ル”０１判定回路１４は、フリップ・フロップ１９
を１１１にセットし、オール１０“でなければフリップ
・フロップ１９をＩｔｏｌにセットする。このフリップ
・フロップ１９の値は、命令によってテスト可能であり
、テストマトリックス２０を介してテスト結果が出力さ
れる。このテスト結果は、Ｃ３ＡＲ４にセットすべき１
次の実行ＣＳアドレスを選択するようにセレクタ３に入
力される。

前述のような従来技術による論理演算器において、例え
ば、共通処理Ａを実行の後、１バイトのＷＢ２内のデー
タのビット１が”１″か“Ｏ″かにより処理Ｂを実行す
るか処理Ｃを実行するかを選択し、この処理を実行し、
かつ、ＷＢ２内のビット１を反転するという処理を実行
するものとする。第４図はこの処理を実行するためのプ
ログラムの流れ図を示すものであり、以下、こ“のプロ
グラムの流れを説明する。

まず、命令４０１でＷＢ２内のデータと、Ｃ３ＤＲＺ内
のリテラル値（４０）との論理積演算を実行する。この
場合、演算結果は、ＷＢ２には格納されないか、オール
”０１判定回路１４によりＷＩＩＬＧ内のビット１がｌ
”１”ｔｐ”Ｏ”かを示す判定結果がフリップ・フロッ
プ１９にセットされる。

次に、命令４０２では、共通処理Ａを実行すると同時に
、命令４０１で実行した論理演算の演算結果値がオール
１Ｏ１ｌであったか否かをテストする。

テスト結果がオール１ｌＯ１１の場合、ＷＢ２のビット
１がｌＩＯ″であったことを示しており、この場合は、
例えば、Ｃ３ＤＲ２内の分岐アドレス等により指示され
る次の命令４０４により処理Ｃが実行され、テスト結果
がオールＩＯ１でなかった場合、ＷＢ２のビット１が＠
１″であるので１例えば、Ｃ３ＡＲ４のアドレスに＋１
した値を持つＮＣ３Ａ几５により指示される次の命令４
０３により処理Ｂが実行される。

最後に、命令４０５により％ＷＲ６内のデータと、Ｃ３
ＤＲ２内のりチラル値（４０）との排他的論理和を取り
、ＷＲＱ内のビットＩＩ″の反転処理を行い、その結果
なＷＢ２に格納する。

前述の従来技術による論理演算器は、プログラムにより
明確に指示されている論理演算の実行と、その結果の零
チェック等を行い、プログラムにより指示された所定の
処理を順次実行するものである。

〔発明が解決しようとする問題点〕

しかし、マイクロプログラム処理においては、あるデー
タ間である論理演算を実行し、引続き、同一データ間で
の他の論理演算結果の零チェック結果が要求される場合
がしばしば生じる。このような場合、前記従来技術によ
る論理演算器は、プログラムにより明確に指示されてい
る論理演算の実行と、その結果の零チェック等しか行う
ことができないため、プログラム内にこれらの演算処理
を全て指示しなげればならず、プログラムステップの増
加を招き、プログラム処理の効率を低下させるという問
題点があった。

本発明の目的は、従来技術の前記問題点を解決し、プロ
グラムステップを減少させ、プログラム処理効率の向上
を計ることのできる論理演算器を提供することにある。

〔問題点を解決するための手段〕

本発明によれば、前記目的は、複数の論理演算回路の出
力に、演算結果値の零チェック等を行う判定回路を設け
、さらに、該判定回路の判定結果を記憶するプログラム
によりテスト可能なフリップ・フロップを設け、プログ
ラムには指示されていない論理演算による演算結果の零
チェック等を、プログラムに−より明確に指示された論
理演算と同時に行い得るようにすることにより達成され
る。

〔作　用〕

複数の論理演算回路の演算結果値の零チェック判定結果
を記憶するフリップ・７０ツブは、プログラムにより明
確に指された論理演算とは独立の論理演算の演算結果値
の零チェック判定結果を記憶しており、プログラムによ
り参照可能である。

従って、本発明による論理演算器は、プログラムから見
た場合、同時に複数の論理演算を実行している様に動作
し、これ忙よりプログラムのステップ数を減少させるこ
とができる。

〔実施例〕

以下、本発明による論理演算器の一実施例を図面により
詳細に説明する。

第１図は本発明の一実施例の構成図、第２図は本発明に
よるプログラムの流れ図である。第１図において、８は
論理演算回路、１２．１３はオールＩＯ１判定回路、１
７．１８はフリップ・フロップ、２１はインバータであ
り、他の符号は第３図と場合と同一である。

第１図に示す本発明による論理演算器は、プログラムに
より明確に指示された論理演算の演算結果値のオール”
０１判定回路１４およびその判定結果を記憶するフリッ
プ・フロップの外に、ＡＮＤ機能をもつ論理演算回路１
１の演算結果値のオール″０１判定回路１３およびその
判定結果を記憶するフリップ・フロップ１８と、一方の
入力データをインバータ２１を介して反転したデータと
のＡＮＤ機能を行う論理演算回路８．該論理演算回路８
の演算結果値のオールＩ０１を判定回路１２およびその
判定結果を記憶するフリップ・フロツプ１７とが設けら
れて構成される。これらのフリップ・フロップ１７．１
８のセット条件は、フリップ・フロップ１９リセット条
件と同一であり。

フリップ・フロップ１７．１８のセット状態は。

テストマトリックス２（１’介してプログラムによりテ
スト可能である。

このような構成の本発明による論理演算器において、す
でに述べた従来技術の場合と同一の処理、すなわち、共
通処理Ａを実行の後、１バイトのＷＲＧ内のデータのビ
ット１が１１１か＠０１かにより処理Ｂを実行するか処
理０１ｇ！：実行するかを選択し、この処理を実行し、
かつＷＢ２内のビット１を反転するという処理を実行す
るものとする。

第２図はこの処理を実行するためのプログラムの流れ図
を示すものであり、以下、このプログラムの流れを説明
する。

まず、命令２０１でＷＢ２内のデータと、０８ＤＲＺ内
のリテラル値（４０）とか、ＥＯＲ機能を有する論理演
算回路９により排他的論理和され、ＷＲｅ内のビット１
か反転された演算結果が演算結果レジスタ１６を介して
ＷＢ２にセットされる。

この場合、プログラムにより明確に指示されている排他
的論理和の演算結果のオール１□ｇの判定結果がフリッ
プ・フロップ１９にセットされるとともに、プログラム
によって全く指示されていない論理積の演算結果のオー
ル”０１０判定結果と。

一方の入力データが反転されたデータとの論理積の演算
結果のオール１０１の判定結果とが、同時にフリップ・
フロップ１８および１７にそれぞれセットされる。

次に、命令２０２では、共通処理Ａを実行すると同時に
、命令２０１の実行時に、プログラムによっては指示さ
れていない論理積の演算結果がオールｌｏ”であったか
否かを７リツプ・フロップ１８によりテストする。

このテスト結果がオール１０１の場合、命令２０４によ
る処理Ｃが、オールＩＯＩ′でない場合命令２０３によ
る処理Ｂが実行されるのは、従来技術の場合と同じであ
り、この処理の終了により第２図に示すプログラムの処
理は終了する。

前述した本発明による論理演算器は、プ筒グ２ムにより
明確に指示されている論理演算以外の論理演算結果値の
オール１０１判定結果を記憶しておくことにより、第２
図と第３図との比較から明らかなように、全く同一の処
理を行うためのプログラムステップ数を減少することが
できる。なお、実施例の説明において、プログラムによ
り明確に指示されていない論理演算として、論理積演算
を例として説明したが、この論理演算は、他のどのよう
な機能を有する論理演算であってもよい。また、論理演
算回路８〜１１は、２人力でなく、さらに多数の入力を
持つものであってもよい。

〔発明の効果〕

以上説明したように５本発明によれば、ビット操作等の
論理演算と同時に、その論理演算とは独立に、他の論理
演算による演算結果のオールｌＯ１判定を記憶しておく
ことにより、プログラムステップ数の削減が可能となり
、プログラム処理の性能向上を計ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成図、第２図は本発明に
よるプログラムの流れ図、第３図は従来技術の一例の構
成−１第４図は従来技術によるプログラムの流れ図であ
る。 １・・・・・・制御記憶装置（ＣＳ）、２・・・・・・
制御記憶データレジスタ（Ｃ８ＤＲ）、３．７．１５・
・・・・・セレクタ、４・・・・・・制御記憶アドレス
レジスタ（Ｃ８ＡＲ）、５・・・・・・次ステツプ制御
記憶アドレスレジスタ（ＮＣ８ＡＲ）、６・・・・・・
ワークレジスタ（ＷｋＬ）、８〜１１・・・・・・論理
演算回路、１２〜１４・・・・・・オールＩＯ１判定回
路、１６・・・・・・演算結果レジスタ、１７〜１９・
・・・・・フリップ・フロップ。 ２０・・・・・・テストマトリックス、２１・・・・・
・インノ（−タ。 第１図 第２図 第４図

Claims (1)

【特許請求の範囲】
1. １、２つまたはそれ以上の入力データの間に論理積、論
   理和、排他的論理和等の論理演算を施し、その結果値を
   出力するとともに、該結果値の零チェック等の結果をテ
   スト可能なフリップ・フロップに記憶する論理演算器に
   おいて、プログラムにより明確に指示された論理演算の
   実行と並行して、常時他の論理演算を実行し、その演算
   結果値の零チェック等の結果を、前記フリップ・フロッ
   プとは独立な他のフリップ・フロップに記憶し、プログ
   ラムによりテスト可能とすることを特徴とする論理演算
   器。