JPS62102333A - マイクロプログラム制御方式 - Google Patents

マイクロプログラム制御方式

Info

Publication number
JPS62102333A
JPS62102333A JP24180085A JP24180085A JPS62102333A JP S62102333 A JPS62102333 A JP S62102333A JP 24180085 A JP24180085 A JP 24180085A JP 24180085 A JP24180085 A JP 24180085A JP S62102333 A JPS62102333 A JP S62102333A
Authority
JP
Japan
Prior art keywords
instruction
code
pipeline
section
arithmetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24180085A
Other languages
English (en)
Inventor
Masato Tanaka
正人 田中
Akisumi Koike
小池 夫澄
Katsumi Onishi
克己 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP24180085A priority Critical patent/JPS62102333A/ja
Publication of JPS62102333A publication Critical patent/JPS62102333A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 パイプライン処理を行い、且つマイクロ通信を行う情報
処理装置において、命令コードを記憶し、演算を行わせ
る際、その命令コードを利用することにより、命令処理
部のマイクロプログラムの負担を軽減させる方式である
〔産業上の利用分野〕
本発明は、パイプライン処理を行う情報処理装置におけ
るマイクロプログラムの制御方式に関するものである。
〔従来技術と問題点〕
中央処理装置は、演算部(Eユニット)や命令処理部(
■ユニット)、記憶制御部(Sユニット)等から構成さ
れている。命令がパイプライン上に読み込まれると、各
命令がマイクロプログラムにより展開されて演算部に送
るために、・同じ演算命令でもシステムのデータ・フォ
ーマントが異なると、別のコードに展開する。
・データの加減算等もマイクロプログラムにより展開さ
れ、演算部に送られる。
などの動作を行っていた。
〔発明の目的〕
本発明は、データ処理、特に命令処理部における負担の
軽減を目的とするものである。
〔目的を達成するための手段〕
そしてそのため本発明のマイクロプログラム制御方式は
、読み込んだ命令がパイプラインで処理される際、その
命令コードを記憶しておき演算部への実行指示として、
記憶していた命令コードにマイクロプログラムで展開し
た当該命令の情報を付加して送ることにより、演算を行
わせるようにしたものである。
〔発明の実施例〕
第1図は本発明の1実施例構成を示す図である。
第1図において、1はパイプラインの一前段のバッファ
、2と3はパイプラインの一部、4は命令処理部の命令
解読部、5と6はコントロール・コードのパイプライン
、7は演算部に送られるコントロール・コード、8は演
算指示部、9は演算実行部、aは命令コード、Cとbは
コントロール・コード、dとeは演算実行部に送られる
演算指示コードをそれぞれ示している。
第1図において、D、A、T、B、Eはパイプラインの
サイクルを示している。Dサイクルは、命令をデコード
すると共にアドレス計算のためのデータをレジスタから
読み出すためのサイクルである。Aサイクルは、アドレ
ス計算のためのサイクルである。Tサイクルは、アドレ
ス変換のためのサイクルである。Bサイクルは、バッフ
ァ・メモリ又はレジスタからオペランド・データを読み
出すためのサイクルである。Eサイクルは、演算を実行
するためのサイクルである。図示しないが、Eサイクル
の後にWサイクルがあり、このサイクルでは演算結果の
書込みが行われる。
バッファ1には実行すべき命令がセットされる。
バッファ1に成る命令がセットされると、次のマシン・
°サイクル(第1マシン・サイクルとする)ではその命
令はレジスタ2に移行され、第3マシン・サイクルでは
、その命令はレジスタ3に移゛行される。なお、2と3
はレジスタと考えてよい。
命令コードaは命令解読部4に送られる。命令解読部4
は、命令コードを解読し、例えばコントロール・コード
bを生成する。第1マシン・サイクルになると、コント
ロール・コードbはレジスタ5に移行され、第2マシン
・サイクルではこのコントロール・コードbはレジスタ
6に移行される。
第3マシン・サイクルでは、命令コードaとコントロー
ル・コードbとがマージされ、マージされたコントロー
ル・コード(a、b)が演算指示部8に送られる。第4
マシン・サイクルでは、演算指示部8はコントロール・
コード(a、b)を解読して演算指示コードを生成し、
これを演算実行部9に送る。演算実行部9は、演算指示
コードに従って演算を行う。なお、命令解読部4及び演
算指示部8はROM等から構成されている。また、演算
指示部8及び演算実行部9は演算部の中にある。
データのフォーマントには種々のものがある。
本発明の対象となる計算機は、2種のデータ・フォーマ
ントを取り扱うことができる。一方のデータ・フォーマ
ットのものを取り扱うモードをJモードと言い、他方の
データ・フォーマットのものを取り扱うモードをEモー
ドと言う。JモードかEモードかの指示のために命令コ
ードの中の1ビツトがこれのために割当てられている。
従来技術では、バッファ1に命令コードは同じであるが
、データ・フォーマオドが異なる命令が入力されると、
命令解読部4はJモードの場合とEモードの場合とでは
異なるコントロール・コードを選択し、演算部に送って
いた。しかし、本発明では、JモードかEモードかを示
すフラグを無視して命令解読部4でコントロール・コー
ドを生成し、命令コードをパイプライン2,3に保持し
、コントロール・コード及び対応する命令コードを演算
指示部8に送ることにより、例えば、同じ固定小数点の
加算命令であってもJモードかEモードかに応じて演算
実行部9においてそれぞれ異なる動作を行わせるように
している。
図示しないが、加減算命令を実行する場合には、10進
か固定小数点か浮動小数点かに関係なく命令解読部4で
同じコントロール・コードを生成し、このコントロール
・コード及び10進か固定小数点か浮動小数点を示す情
報を含む命令コードを演算指示部8に送り、演算指示部
8で10進か固定小数点か浮動小数点かに応じた加減算
指示コードを生成する。
〔発明の効果〕
以上の説明から明らかなように、本発明によれば、命令
コードをも演算部に送ることにより命令解読後、演算部
へのコントロール・コードが簡単化されるだけでなく、
命令コードの同じ命令はフォーマットにかかわらず処理
できるため、コントロール・コードを記憶する領域を削
減できる。以上の点で命令処理部における命令解読の負
担を軽減できる。
【図面の簡単な説明】
第1図は本発明の1実施例を示す図である。 1・・・パイプラインの前段のバッファ、2と3・・・
パイプラインの一部、4・・・命令処理部の命令解読部
、5と6・・・コントロール・コードのパイプライン、
7・・・演算部に送られるコントロール・コード、8・
・・演算指示部、9・・・演算実行部。

Claims (1)

    【特許請求の範囲】
  1. 命令が流れる第1のパイプラインと、上記第1のパイプ
    ラインに投入される命令を解読する命令解読部と、該命
    令解読部から出力されるコントロール・コードが流れる
    第2のパイプラインと、上記第1のパイプラインを流れ
    る命令の命令コード及び対応するコントロール・コード
    が入力される演算指示部と、該演算指示部から出力され
    る演算指示コードに基づいて演算を実行する演算実行部
    とを具備することを特徴とするマイクロプログラム制御
    方式。
JP24180085A 1985-10-29 1985-10-29 マイクロプログラム制御方式 Pending JPS62102333A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24180085A JPS62102333A (ja) 1985-10-29 1985-10-29 マイクロプログラム制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24180085A JPS62102333A (ja) 1985-10-29 1985-10-29 マイクロプログラム制御方式

Publications (1)

Publication Number Publication Date
JPS62102333A true JPS62102333A (ja) 1987-05-12

Family

ID=17079696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24180085A Pending JPS62102333A (ja) 1985-10-29 1985-10-29 マイクロプログラム制御方式

Country Status (1)

Country Link
JP (1) JPS62102333A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5457847A (en) * 1977-10-17 1979-05-10 Hitachi Ltd Microprogram control circuit
JPS5696336A (en) * 1979-12-28 1981-08-04 Fujitsu Ltd Processing system for multilayer level microprogram
JPS5737744A (en) * 1980-08-20 1982-03-02 Teac Co Retrieving method of disk device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5457847A (en) * 1977-10-17 1979-05-10 Hitachi Ltd Microprogram control circuit
JPS5696336A (en) * 1979-12-28 1981-08-04 Fujitsu Ltd Processing system for multilayer level microprogram
JPS5737744A (en) * 1980-08-20 1982-03-02 Teac Co Retrieving method of disk device

Similar Documents

Publication Publication Date Title
JPS6029126B2 (ja) デ−タ処理装置
US7788472B2 (en) Instruction encoding within a data processing apparatus having multiple instruction sets
JPH05150979A (ja) 即値オペランド拡張方式
JPH1165839A (ja) プロセッサの命令制御機構
JPH0673105B2 (ja) 命令パイプライン方式のマイクロプロセッサ
JPH0480867A (ja) 演算回路
KR19990067773A (ko) 산술 또는 논리 연산의 수행과 동시에 조건 코드 비트를 발생하는 방법 및 시스템
JPS62102333A (ja) マイクロプログラム制御方式
JP2553200B2 (ja) 情報処理装置
JPS6057435A (ja) マイクロプロセツサ
JP2000112754A (ja) データ処理装置
JPS5969845A (ja) デ−タ駆動制御方式
JP2856784B2 (ja) 電子計算機
JPH0524537B2 (ja)
JPS5829051A (ja) 演算処理装置
JP2545594B2 (ja) オペランドデータ先取り方式
JP2851192B2 (ja) 並列演算処理装置におけるキャリー付き加減算処理方式
JPH01271842A (ja) 情報処理装置
JPH07219771A (ja) 命令プロセッサ
JP2001051846A (ja) プロセッサ
JPH0354632A (ja) 演算命令処理装置
JPH11119995A (ja) データ処理装置および方法
JPH05250156A (ja) Riscプロセッサ
JPH03164945A (ja) データ処理装置
JPH0546389A (ja) 並列処理装置