JPH0275066A - ベクトル演算装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ベクトルデータを扱うベクトル演算装置に係
り、特に、ベクトルレジスタに対して同一のスカラデー
タをセットしなければならない演算を行う場合に用いて
好適なベクトル演算装置に関する。

〔従来の技術〕

ベクトル演算装置に関する従来技術として、例えば、米
国特許第４１２８８８０号明細書等に記載された技術が
知られている。この従来技術によるベクトル演算装置は
、特に、ベクトルレジスタに関するものであり、複数の
ベクトルレジスタを、主記憶装置とベクトル演算器との
間に設け、°ベクトルレジスタ内のベクトルデータをベ
クトル演算器に連続的に送り出すことを可能としたもの
である。そして、この従来技術は、ベクトルレジスタを
前述のように設置することにより、ベクトル演算器で必
要とするベクトルデータの読み出し、書き込み動作にお
ける、主記憶装置のオーバヘッドを軽減することができ
るという効果を有する。

また、ベクトル演算装置に関する他の従来技術として、
例えば、特開昭６２−３４２４２号公報等に記載された
技術が知られている。この従来技術は、ベクトルレジス
タ等の複数の特殊レジスタを備えたデータ処理システム
に関するものであり、複数の特殊レジスタのそれぞれに
対して、これらのレジスタが使用中であるか否かを示す
ビットを付加し、使用中を示す特殊レジスタについては
、所定の命令によって、その内容を主メモリへ退避し、
復元することを可能としたものである。この従来技術は
、前述のようにベクトルレジスタ等の特殊レジスタに使
用中フラグを付加することにより、データ処理中に発生
する割り込み動作等によって起る、ベクトルレジスタの
内容の退避、回復処理の高速化を可能にできるという効
果を有する。

〔発明が解決しようとする課題〕

前述した従来技術は、いずれも、ベクトル処理−タの処
理装置内の流れに着目して、ベクトルデータの処理を高
速に行おうとするもので、ベクトルデータそのものの性
質に着目して、ベクトルデータの処理を高速に実行する
という点について配慮されていなかった。

すなわち、ベクトル演算処理に用いられるベクトルデー
タには、連続した領域に分散したもの、非連続な領域に
あるもの、同一の数値をスカラデータとして扱うもの、
大規模で繰返し処理同数の少いもの、小規模で繰返し処
理回数の多いもの等繰返し用いることば、ベクトル演算
処理の場合には、多く出現する。このような数値は、例
えば、積和演算の中で現われる乗数等であり、一般に、
単一のオペランドデータとして定義され、七りトルデー
タと対比してスカラデータと呼ばれる。

前述した従来技術は、このような値が同一であるスカラ
データも、ベクトルレジスタ内の個々のエレメントに設
定してベクトル演算処理を行う必要があり、個々のエレ
メントに対する同一の値を有するスカラデータを設定す
るための時間を必要とするという問題点を有する。

本発明の目的は、前述した同一の値を有するスカラデー
タをベクトルレジスタの個々のエレメントに設定する時
間を無くし、ベクトルレジスタに対するデータの設定を
高速に行うことを可能として、ベクトル処理を高速に行
うことを可能としたベクトル演算装置を堤供することに
ある。

〔課題を解決するための手段〕

本発明によれば、前記目的は、ベクトルレジスタ群に対
応して、スカラデータのみ登録するベクトルスカラレジ
スタと、該レジスタが有効であるか否かを示すベクトル
スカラ有効ビットとを備え、所定の命令により、同一の
値を持つスカラデータをベクトルレジスタに設定する場
合、それぞれのベクトルレジスタに対応して設けられた
前述のベクトルスカラレジスタにのみスカラデータを設
定し、対応するベクトルスカラ有効ビットをオンとして
、所定の命令処理を終了するようにすることにより達成
される。すなわち、本発明によれば、４ベクトルレジス
タの個々のエレメントのそれぞれに同一のスカラデータ
を設定する代りに、１度のベクトルスカラレジスタへの
スカラデータの設定のみを行えばよいことになり、スカ
ラデータの設定を高速に行うことができる。

〔作　用〕 ベクトル演算処理中に、スカラデータを１つのベクトル
レジスタの全てのエレメントに設定する命令が発行され
た場合、読み出されたスカラデー・夕は、ベクトルスカ
ラレジスタに設定され、同時に、ベクトルスカラ有効ビ
ットがオンとされる。

次に、このベク［・ルレジスタを指定したベクトル演算
命令が発行された場合、ベクトルスカラ有効ビットがオ
ンであることにより、ベクトルレジスタのエレメントの
読み出しは行われず、ベクトルスカラレジスタの内容が
読み出されてベクトル演算器へ供給される。

このベクトルレジスタに対して、そのベクトル演算結果
が全てのエレメント位置に格納された場合、ベクトルス
カラ有効ビットはオフとされる。

また、ベクトルデータをベクトルレジスタへ設定する命
令が発行された場合、ベクトルスカラ有効ビットをオフ
とすることにより、ベクトル演算処理を連続して実行す
ることができる。

〔実施例〕

以下、本発明によるベクトル演算装置の一実施例を図面
により詳細に説明するが、まず、本発明が対象とするベ
クトル命令と、ベクトルレジスタについて説明する。

ベクトル命令は、メモリの内容をベクトルレジスタへ格
納する命令、汎用レジスタ等のスカシ１／ジスタをベク
トルレジスタへ拡張する命令、ベクトルレジスタ相互間
でベクトル演算処理を行う命令、ベクトルレジスタの内
容をメモリへ格納する命令等から成る。

本発明では、汎用レジスタ等のスカラデータをベクトル
レジスタに拡張するスカラロード命令を対象とする。

ベクトルレジスタは、ベクトル命令のベクトルレジス′
タアドレスで指定することが可能であり、データ処理装
置に固有、の複数のエレメントを登録することが可能で
ある。ベクトルレジスタ内の１つのエレメントは、１つ
のベクトルデータを与える。

１つのベクトルレジスタ内のエレメント群と、そのベク
トルレジスタ内のあるいは別のへクトルレジスタ内のエ
レメント群とは、互いに同一のエレメントアドレスを有
するエレメントの内容が、ベクトル命令で指定される演
算処理を施される。

第１図は本発明の一実施例の構成を示すブロック図、第
２図はベクトルレジスタの構成を示すブロック図である
。第１図、第２図において、１はベクトルストアレジス
タ、２はベクトルレジスタ群、３はベクトルスカシレジ
スタ群、４，５はデータ選択回路、６，７はデータ入力
レジスタ、８はベクトル演算器、９は演算出力レジスタ
、１０は主記憶入力レジスタ、１１は主記憶装置、１２
は主記憶出力レジスタ、１０１はベクトルカウントレジ
スタ、１０２はベクトルレジスタ、１０３はベクトルス
カラ有効ビット、１０４はベクトルスカラレジスタ、１
０５．１０７は選択回路、１０６はベクトルアドレスレ
ジスタである。

本発明によるベクトル演算装置は、第１図に示すように
、ベクトル演算データを格納するベクトルレジスタ群２
、ベクトルレジスタ群２へ格納するベクトルデータをセ
ットするベクトルストアレジスタ１、スカラデータをベ
クトル演算に用いるとき、スカラデータを格納しておく
有効ビットを持つベクトルスカシレジスタ群３、ベクト
ル演算器８、該演算器８に対するデ・−少入力レジスタ
ロ。

７、該データ入力レジスタ６，７に対するデータ選択回
路４，５、ベクトル演算器８の演算結果がセットされる
演算出力レジスタ９、主記憶装置１１、主記憶入力レジ
スタ１０、主記憶出力レジスタ１２により構成される。

前述のように構成されるベクトル演算装置において、ベ
クトルデータが主記憶装置１１内にあり、ベクトルロー
ド命令が発行された場合の動作を次に説明する。

主記憶装置１１に格納されているベクトル演算に用いる
ベクトルデータは、ベクトルロード命令により径路ａ、
主記憶出力レジスタ１２．径路すを介して読み出され、
データ選択回路５に入力される。該選択回路５は、径路
すからのベクトルデータを選択し、このベクトルデータ
は、径路Ｃ、データ入力レジスタ７、径路ｄを介してベ
クトル演算器８に与えられる。ベクトルロード命令では
、ベクトル演算器８は、入力されたベクトルデータをそ
のまま径路ｅを介して演算出力レジスタ９に送出する。

このため、ベクトルデータば、径路ｆ、ベクトルストア
レジスタ１、径路ｇを介して、べクトルレジスタ群２内
の１つのベクトルレジスタへ、その第１番目のエレメン
ト位置に格納される。

その後、後続のエレメント位置に登録すべきベクトルデ
ータも、順次エレメント番号が更新されて、前述と同様
にしてベクトルレジスタ群２内の所定のベクトルレジス
タに登録される。そして、指定されたベクトルレジスタ
の最終エレメントへのベクトルデータの格納が行われた
時点で、当該ベクトルロード命令の処理は終了する。

次に、主記憶装置１工内にあるスカラデータをベクトル
レジスタにロードするスカラロード命令が発行された場
合の動作を説明する。

スカラロード命令により、主記憶装置１１から読み出さ
れたスカラデータは、前述したベクトルロード命令の場
合と同様な径路ａ　”−ｆを介して、ベクトルストアレ
ジスタｌにセットされる。その後、このスカラデータは
、命令で指定されたベクトルレジスタではなく、ベクト
ルスカシレジスタ群３内の該ベクトルレジスタに対応す
るベクトルスカラレジスタに格納される。このベクトル
スカラレジスタへのスカラデータの格納が終了すれば、
当該スカラロード命令の処理は終了する。

ベクトルレジスタ群２内の１個のベクトルレジスタ及び
ベクトルスカシレジスタ群３内の１個のベクトルスカラ
レジスタの構成が第２図に示されている。

第２図に示すように、１つのへクトルレジ不夕は、ベク
トルレジスタ１０２とベクトルカウントレジスタ１０１
とにより構成され、１ワのベクトルスカラレジスタは、
個々のベクトルレジスタに対応して設けられ、ベクトル
スカラレジスタ１０４と、ベクトルスカラ有効ビット１
０３とにより構成されている。また、第２図に示されて
いる選択回路１０５及び１０７は、その両者で、第１図
に示すデータ選択回路４を構成するものであり、。

選択回路１０５は、ベクトルレジスタ１０２とヘクトル
スカラレジスタ１０４の一方のデータを選択し、選択回
路１０７は、ベクＩ・ルレジスタ群２あるいはベクトル
スカシ群３内からの１つのデータを、命令で指定される
ヘクトルレジスタアドレスを格納しているベクトルアド
レス１／ジスタ１０６内のアドレスによって選択する。

また、ベクトルカウントレジスタ１０１は、ベクトルレ
ジスタ内のエレメントアドレスを生成し、ベクトルスカ
ラレジスタ１０４には、ベクトルデータとして扱われる
スカラデータが登録され、ベクトルスカラ有効ビット１
０３は、ベクトルスカシレジスタ１０４内のスカラデー
タが有効であるか否かを示す。

第２図には、１個のベクトルレジスタと１個のベクトル
スカラレジスタについてのみ、その構成が示されている
が、他も同様に構成されている。

この第２図にその構成を示したベクトルレジスタが、命
令により指定された場合の動作を次に説明する。

第１図によりその動作を説明したベクトルロード命令に
おいて、このベクトルレジスタが指定されると、ベクト
ルストアレジスタｌに順次送られてくるベクトルデータ
は、ベクトルカウントレジスタ１０１により指示される
エレメントアドレスに従って、ベクトルレジスタ１０２
内の各エレメントに順番に格納される。また、スカラロ
ード命令において、このベクトルレジスタが指定される
と、ベクトルストアレジスタ１に送られるスカラデータ
は、ベクトルレジスタ１０２ではなく、ヘクトルスカラ
レジスタ１０４に格納され、同時に、ベクトルスカラ有
効ビット１０３が有効を示す値、例えば“１”にセット
される。

ベクトルスカラレジスタ１０４に格納されたスカラデー
タは、ベクトルレジスタ１０２の全てのエレメントに格
納された同一の値のスカラデータと等価なものとして利
用できる。従って、従来のスカラデータのベクトルレジ
スタへの格納は、ベクトルレジスタの要素のそれぞれに
ついて順に行われ、その要素数と同一回数の格納動作を
必要としたのに対し、本発明の実施例では、ベクトルス
カラレジスタ１０４への１回のスカラデータの格納のみ
でよいことになる。

次に、このようなスカラデータの読み出しについて説明
する。

読み出し命令により、第２図にその構成を示すベクトル
レジスタが指定され、ヘクトルスカラ有効ビットが有効
を示している場合、選択回路１０５は、ベクトル演算器
［／ジメタ１０４を選択する。

この結果、このベクトルレジスタの読み出しデータとし
て、ベクトルスカシレジスタ１０４内のスカラデータの
値が、ベクトル選択回路１０７に入力され、第１図に示
すベクトル演算器８に向けて送出されることになる。こ
の動作は、ベクトルレジスタのエレメント数と同−回数
行われる。また、ベクトルスカラ有効ビットが無効を示
している場合、選択回路１０５は、ベク］・ルカウント
レジスタ１０１で指定されるベクトルレジスタ１０２の
エレメントの内容をベクトルデータとして選択して、選
択回路１０７の入力データとする。ヘクトルスカラ有効
ビット１０３が有効あるいは無効のいずれを示している
場合にも、選択回路１０７を介したデータは、ベク］・
ル演算器８をそのまま通過して、主記憶装置１１内に格
納することができる。

また、ベタ１−ルスカラ有効ビット１０３が有効を示し
ている状態で、ベクトル演算の結果を再びベクトルスト
アレジスタ１を介してベクトルレジスタ１０２に格納す
る命令の場合、ベクＩ・ルデータの読み出しは、径路り
を介するベクトルカウレジスタ１０４の値が用いられ、
その演算結果は、ベクトル演算・アレジスタ１へ一旦格
納された後、径路ｇ。を介してベクトルレジスタ１０２
へ、ベクトルカウントレジスタ１０１が示ずエレメント
位置に格納される。ベクトルカウントレジスタ１０１が
ベクトルレジスタ１０２の最終エレメント番号を示した
時点で、ベクトルスカラ有効ビット１０３は、無効を示
す状態にリセットされ、これにより、当該ベクトル命令
の処理が終丁する。

前述した本発明によれば、同一の値を有するスカラデー
タをベクトルデータとして扱う場合に、ベクトルレジス
タの全要素に同一の値を有するスカラデータを格納する
代りに、ベクトルカウレジスタヘ、１回だけそのスカラ
データを格納すればよいので、スカラデータを１コード
する命令を高速に処理することができ、これにより、ヘ
クトル処理全体の高速化を図ることができる。

〔発明の効果〕

以」二説明したように、本発明によれば、スカラデータ
をベクトルレジスタの各エレメントに拡張して格納する
ベクトル命令に対して、あたかもベクトルレジスタが１
つのエレメントであるような処理により、ベクトルスト
アレジスタへスカラデータを１度だけ格納すればよいよ
うにできるので、ベクトル演算処理の中で出現するスカ
ラデータの処理を高速化でき、スカラデータをベクトル
データと同様に並列演算処理化することができ、ベクト
ル演算処理の中で出現するスカラデータの扱いを注意し
てプログ与ムデコーディングする必要がなくなる等の効
果を奏することができる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図はベクトルレジスタの構成を示すブロック図である
。 １・・・・・・ベクトルストアレジスタ、２・・・・・
・ベクトルレジスタ群、３・・・・・・ベクトルカウレ
ジスタ群、４．５・・・・・・データ選択回路、６．７
・・・・・・デ′−タ入力レジスタ、８・・・・・・ベ
クトル演算器、９・・・・・・演算出力レジスタ、１０
・・・・・・上記ｔＱ入カレジスタ、１１・・・・・・
主記憶装置、１２・・・・・・主記憶出力レジスタ、１
０１・・・・・・ベクトルカウントレジスタ、１０２・
・・・・・ベクトルレジスタ、１０３・・・・・・ベク
トルスカラ有効ビット、１０４・・・・・・ペクト・ル
スカラレジスタ、１０５．１０７・・・・・・選択回路
、１０６・・・・・・ベクトルアドレスレジスタ。 第１図 ３：ハ”クトノシ人カラレジスタ群 第２図

Claims (1)

1. 【特許請求の範囲】 １、複数のベクトルレジスタ、とベクトル演算回路とを
   備えたベクトル演算装置において、前記ベクトルレジス
   タに対応してスカラレジスタを備え、所定の命令でベク
   トルレジスタの内容を更新する場合、前記スカラレジス
   タにのみその内容を設定することを特徴とするベクトル
   演算装置。 ２、前記所定の命令は、ベクトルレジスタの全エレメン
   トに同一の値を有するスカラデータをセットする命令で
   あることを特徴とする特許請求の範囲第１項記載のベク
   トル演算装置。 ３、前記スカラレジスタのそれぞれに有効ビットが備え
   られ、所定の命令でベクトルレジスタの読み出しを行う
   場合、前記有効ビットが有効を示しているとき、対応す
   るスカラレジスタの内容を送出することを特徴とする特
   許請求の範囲第１項または第２項記載のベクトル演算装
   置。 ４、ベクトルレジスタの内容を所定の命令で主記憶装置
   に格納する場合、前記有効ビットが無効を示していると
   き、ベクトルレジスタの全てのエレメントを１つずつ読
   み出して格納し、前記有効ビットが有効を示していると
   き、対応する前記スカラレジスタの内容を読み出し、こ
   の内容をベクトルレジスタのエレメント数だけ格納する
   ことを特徴とする特許請求の範囲第１項、第２項または
   第３項記載のベクトル演算装置。