JPH04260131A - マイクロプログラム制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータ、コント
ローラ等の演算処理装置のマイクロプログラム制御方式
に関する。

【０００２】

【従来の技術】図４は、従来のマイクロプログラム制御
方式に基づく演算処理装置の構成図である。

【０００３】図４において、プログラムメモリ１０から
出力される命令は、データバス１１を経由してインスト
ラクションキュー１２に取り込まれる。このインストラ
クションキュー１２に取り込まれた命令は、インストラ
クションデコード１３でデコードされ、デコードされた
情報の内その命令を実行するマイクロプグラムの１ステ
ップ目が格納されているマイクロプログラムメモリ１６
（後述する）上のアドレス（以下、このアドレスをマッ
プアドレスと呼ぶ）が、マルチプレクサ１４を経てマイ
クロプログラムカウンタ１５へ格納される。

【０００４】そして、マイクロプログラムカウンタ１５
で指定されるアドレスのデータ（指令データ）がマイク
ロプログラムメモリ１６から読み出され、ＡＬＵ１６に
出力される。

【０００５】一般に、マイクロプログラム制御方式では
、各命令のマイクロプログラムの１ステップ目のプログ
ラムデータを集めたテーブルをマイクロプログラムメモ
リ１６上に設けている（以下、これをマップテーブルと
呼ぶ）。そして、命令をデコードしたときに、このマッ
プテーブルを参照してそれぞれの命令を実行するように
なっている。

【０００６】ＡＬＵ１７は、読み出された指令データに
従ってデータバス１１を介してデータメモリ１８やＩ／
Ｏ装置１９との間でデータの転送や演算を実行する。 尚、マイクロプログラムカウンタ１５は、動作クロック
毎にカウントアップする他に、ＡＬＵ１７に出力される
指令データに従って任意の値がロードされたり、あるい
はスタック２０にセットされたデータがロードされ、サ
ブルーチンや元のプログラムアドレス等に進むことがで
きる。

【０００７】一般に、演算処理装置で実行される命令は
、図５に示すようにオペレーションコードと、アドレス
指定部とで構成されている。アドレス指定には、直接ア
ドレス指定、間接アドレス指定、修飾化アドレス指定、
リテラル（数値、文字データ）等があり、アドレス指定
部は、それらのアドレス指定を識別する為の部分（以下
、アドレス指定子と呼ぶ）と、数値の部分（以下、アド
レスデータと呼ぶ）とに分けられる。

【０００８】

【発明が解決しようとする課題】上述した従来のマイク
ロプログラム制御方式では、オペレーションコードとア
ドレス指定子との組み合わせでマップアドレスを生成し
ている。

【０００９】例えば、オペレーションコードが０〜３１
の３２種類、アドレス指定子が０〜７の８種類ある場合
に、オペレーションコード「２０」、アドレス指定子「
４」の命令に対応するマップアドレスは、両者の積「２
０×４」に一定のオフセットを加算した値として求めて
いる。

【００１０】この場合、マップアドレスの種類は、（　
オペレーションコードの種類）　×（　アドレス指定子
の種類）となり、マップテーブルの大きさもマップアド
レスの数だけ必要となる。

【００１１】その為、オペレーションコード、アドレス
指定子の種類が増えるにつれて、マイクロプロラムメモ
リ上でマップテーブルの占める領域が大きくなり、マイ
クロプログラムの２ステップ目以降のプログラムデータ
を格納する領域がその分少なくなるという問題点があっ
た。

【００１２】本発明の目的は、マップテーブルにより占
有される領域を少なくし、マイクロプログラムメモリの
記憶領域をより有効に活用できるようにすることである
。

【００１３】

【課題を解決するための手段】図１は、本発明の原理説
明図である。本発明では、演算処理装置で処理される算
術演算命令、論理演算命令、転送命令等の命令のオペラ
ンドに対する処理を、オペランドのアドレス（又はデー
タ）に対する書き込み又は読み出しの２種類の処理に分
類することができ、しかもそれらの処理がオペレーショ
ンコードに依存しないことに着目し、オペランドの処理
とオペレーションコードの処理とを分けて実行するよう
にしている。

【００１４】その為、アドレス生成手段１は、命令のオ
ペレーションコード３に対応するマイクロプログラムメ
モリ５上のアドレス（以下、Ａマップアドレスと呼ぶ）
と、命令のアドレス指定子４に対応するマイクロプログ
ラム５上のアドレス（以下、Ｏマップアドレスと呼ぶ）
とを独立に生成する。

【００１５】命令実行手段２は、アドレス生成手段１に
おいて命令のアドレス指定子４から生成されるアドレス
で指定されるマイクロプログラムメモリ５上の指令デー
タに従い、データメモリ等に対して読み出し又は書き込
みを行った後、オペレーションコード３から生成される
アドレスで指定されるマイクロプログラムメモリ５上の
指令データに従い、オペレーションコードで指定される
処理を実行する。

【００１６】

【作　　　　　　用】本発明では、命令のオペランドの
アドレス指定子から生成するアドレスと、オペレーショ
ンコードから生成するアドレスとを別々に生成するよう
にしている。

【００１７】そして、命令実行時には、オペランドに対
応するＡマップアドレスで指定されるマイクロプログラ
ムを実行して、オペランドのアドレス（又はデータ）に
対して書き込み又は読み出しを行い、次にオペレーショ
ンコードに対応するＯマップアドレスで指定されるマイ
クロプログラムを実行して、オペレーションコードに対
応する命令を実行する。

【００１８】なお、オペランドの処理が書き込みか、又
は読み出しかの識別は、例えば命令に識別用のビットを
設けるか、あるいはオペランドの処理を実行するときに
オペレーションコードを同時にデコードして、その命令
がオペランドの書き込みか、あるいは読み出しかを識別
するようにすれば良い。

【００１９】従って、上記のマップアドレスからなるマ
ップテーブルをマイクロプログラムメモリ５上に設ける
場合に、マップテーブルの大きさは、（オペレーション
コードの種類）＋（オペランド読み出し用のアドレス指
定子の種類）＋（オペランド書き込み用のアドレス指定
子の種類）となるので、マイクロプログラムメモリ上で
マップテーブルの占める領域を大幅に少なくでき、マイ
クロプログラムメモリの記憶領域をより有効に活用でき
る。

【００２０】

【実施例】以下、本発明の実施例を図面を参照しながら
説明する。図２は、本発明のマイクロプログラム制御方
式に基づく演算処理装置のインストラクションデコード
３０の構成図である。

【００２１】この実施例の演算処理装置は、インストラ
クションデコード３０以外の他の部分は、図４に示した
従来の演算処理装置の構成と同様である。図４のインス
トラクションキュー１２でフェッチされた命令は、図２
のインストラクションデコード３０でデコードされ、マ
ルチプレクサ１４（図４）に出力される。

【００２２】先ず、インストラクションキュー１２でフ
ェッチされた命令のオペレーションコードは、図２の加
算器２２の一方の入力端子に入力する。この加算器２２
の他方の入力端子には、レジスタ２１に記憶されている
オペレーションコードのオフセットアドレスが入力して
いる。

【００２３】加算器２２は、インストラクションキュー
１２から出力されるオペレーションコードと、レジスタ
２１のオフセットアドレスとを加算して、その加算結果
をＯマップアドレスとしてマルチプレクサ２７に出力す
る。

【００２４】ここで、Ｏマップアドレスとは、オペレー
ションコードで指定される命令を実行するマイクロプロ
グラムの１ステップ目が格納されているマイクロプログ
ラムメモリ１６（図４）上のアドレスを示すものである
。

【００２５】他方、インストラクションキュー１２でフ
ェッチされた命令のオペランド（アドレス指定子）は、
加算器２３の一方の入力端子に入力する。この加算器２
３の他方の入力端子にはマルチプレクサ２６の出力が入
力している。

【００２６】このマルチプレクサ２６には、レジスタ２
４に記憶されているオペランド読み出し用のオフセット
アドレスと、レジスタ２５に記憶されているオペランド
書き込み用のオフセットアドレスとが入力している。マ
ルチプレクサ２６は、命令がオペランドに対する書き込
みか、あるいは読み出しかを判断して上記の２つのレジ
スタのオフセットアドレスの一方を選択して加算器２３
に出力する。

【００２７】なお、マルチプレクサ２６が、オペランド
に対する書き込みか、あるいは読み出しかを判断する場
合には、例えば命令に書き込み及び読み出しを識別する
識別ビットを付加し、その識別ビットにより判断するか
、あるいはオペレーションコードのデコード結果（例え
ば、ストア命令ならオペランドの書き込み、ロード命令
ならオペランドの読み出し）などから、オペランドに対
する読み出しか、あるいは書き込みかを判断している。

【００２８】加算器２３は、インストラクションキュー
１２から出力されるアドレス指定子と、マルチプレクサ
２６から出力される書き込み又は読み出し用のオフセッ
トアドレスとを加算して、その加算結果をＡマップアド
レスとして出力する。

【００２９】ここで、Ａマップアドレスとは、前述した
ようにアドレス指定子で指定される処理を実行するマイ
クロプログラムの１ステップ目が格納されているマイク
ロプログラムメモリ１６（図４）上のアドレスを示して
いる。

【００３０】加算器２２及び２３から出力されるＯマッ
プアドレス及びＡマップアドレスは、マルチプレクサ２
７に格納される。そして、先ずＡマップアドレスが、マ
ルチプレクサ２７から図４のマルチプレクサ１４に出力
され、さらにマイクロプログラムカウンタ１５にセット
される。

【００３１】マイクロプログラムカウンタ１５にアドレ
スがセットされると、そのアドレスに該当するマイクロ
プログラムメモリ１６のデータ（指令データ）がＡＬＵ
１７に出力される。ＡＬＵ１７は、その指令データに従
ってデータメモリ１８やＩ／Ｏ１９との間でデータの転
送を行い、オペランドの処理を実行する。

【００３２】次に、Ｏマップアドレスが、マルチプレク
サ２７から図４のマルチプレクサ１４に出力され、さら
にそのＯマップアドレスがマイクロプログラムカウンタ
１５にセットされる。

【００３３】マイクロプログラムカウンタ１５にアドレ
スがセットされると、そのアドレスに該当するマイクロ
プログラムメモリ１６の指令データがＡＬＵ１７に出力
される。そして、ＡＬＵ１７は、その指令データに従っ
てオペレーションコードに対応する命令を実行する。

【００３４】次に以上のような構成の演算処理装置にお
いて、Ａ＋Ｂ−ＣをＤに代入する演算を実行する場合に
ついて説明する。Ａ＋Ｂ−ＣをＤに代入する演算をプロ
グラム言語で表せば、「ＬＤ　　Ａ、ＡＤＤ　　Ｂ、Ｓ
ＵＢ　　Ｃ、ＳＴ　　Ｄ」となる。

【００３５】ここで、説明を簡略化するためにオペレー
ションコードを、「ＬＤ、ＡＤＤ、ＳＵＢ、ＳＴ」の４
種類とし、それぞれのコードを「０、１、２、３」とす
る。また、アドレス指定子を即値（ｉｍｍｅｄｉａｔｅ
）、直接アドレス指定、間接アドレス指定、インデック
ス修飾の４種類とし、それぞれのコードを「０、１、２
、３」とする。

【００３６】さらに、Ｏマップアドレスを生成するため
のオフセットアドレスを「０」、オペランド読み出し用
のＡマップアドレスを生成する為のオフセットアドレス
を「４」、オペランド書き込み用のＡマップアドレスを
生成する為のオフセットアドレスを「８」とする。

【００３７】以上の条件を前提としてＯマップテーブル
及びＡマップテーブルを作成すると、図３に示すものと
なる。この場合、各オペレーションコードの値が「０、
１、２、３」であり、オペレーションコードのオフセッ
トアドレスが「０」であるので、マイクロプログラムメ
モリ１６のＯマップテーブルのアドレス「０」には、Ｌ
Ｄ命令の演算の１ステップ目が格納され、アドレス「１
」には、ＡＤＤ命令の演算の１ステップ目が格納され、
アドレス「２」には、ＳＵＢ命令の演算の１ステップ目
が格納され、アドレス「３」には、ＳＴ命令の演算の１
ステップ目が格納される。

【００３８】さらに、アドレス指定子のコードが「０、
１、２、３」であり、オペランド読み出し用のＡマップ
アドレスを生成する為のオフセットアドレスが「４」で
あるので、Ａマップテーブルのアドレス「４」には、即
値の読み出し処理の１ステップ目が格納され、アドレス
「５」には、直接アドレス指定の読み出し処理の１ステ
ップ目が格納されている。以下、間接アドレス指定、イ
ンデックス修飾の読み出し処理の１ステップ目が順に格
納される。

【００３９】また、書き込み用のＡマップアドレスを生
成する為のオフセットアドレスが「８」であるので、ア
ドレス「８」には、即値の書き込み処理の１ステップ目
が格納され、アドレス「９」には、直接アドレス指定の
書き込み処理の１ステップ目が格納されている。以下、
間接アドレス指定、インデックス修飾の書き込み処理の
１ステップ目が順に格納される。

【００４０】以上のようなマップテーブルを設け、上述
したプログラム「ＬＤ　　Ａ、ＡＤＤＢ、ＳＵＢ　　Ｃ
、ＳＴ　　Ｄ」を実行する。先ず、「ＬＤ　　Ａ」がイ
ンストラクションキュー１２でフェッチされ、インスト
ラクションデコード３０でデコードされる。この命令は
、即値読み出しのＬＤ命令であるので、加算器２３にお
いて、オペランドの即値読み出しのコード「０」と、レ
ジスタ２４に記憶されているオペランド読み出し用のオ
フセットアドレス「４」とが加算され、Ａマップアドレ
スとしてアドレス「４」が指定される。

【００４１】このアドレス「４」は、マイクロプログラ
ムカウンタ１５にセットされ、マイクロプログラムメモ
リ１６のマップテーブル上のアドレス「４」の即値の読
み出し処理の１ステップ目が実行される。

【００４２】その後、ＬＤ命令のオペレーションコード
「０」と、レジスタ２１に記憶されているオフセットア
ドレス「０」とが、加算器２２で加算されＯマップアド
レスとしてアドレス「０」が指定される。

【００４３】このアドレス「０」は、マイクロプログラ
ムカウンタ１５にセットされ、マップテーブル上のアド
レス「０」のＬＤ命令の演算の１ステップ目が実行され
、ＬＤ命令の演算が行われる。

【００４４】次に、「ＡＤＤ　　Ｂ」がデコードされる
と、この命令は直接アドレス指定読み出しのＡＤＤ命令
であるので、先ず、加算器２３においてオペランドの直
接アドレス指定読み出しのコード「１」と、レジスタ２
４に記憶されているオペランドの読み出し用のオフセッ
トアドレス「４」とが加算され、Ａマップアドレスとし
て「５」が指定される。

【００４５】これにより、Ａマップテーブルのアドレス
「５」の直接アドレス指定の読み出し処理の１ステップ
目が実行される。その後、ＡＤＤ命令のオペレーション
コード「１」と、レジスタ２１に記憶されているオペレ
ーションコードのオフセットアドレス「０」とが加算器
２２で加算され、Ｏマップアドレスとして「１」が指定
される。

【００４６】これにより、Ｏマップテーブルのアドレス
「１」のＡＤＤ命令の演算の１ステップ目が実行され、
ＡＤＤ命令の演算が行われる。次に、「ＳＵＢ　　Ｃ」
がデコードされると、この命令は間接アドレス指定読み
出しのＳＵＢ命令であるので、加算器２３においてオペ
ランドの間接アドレス指定読み出しのコード「２」と、
オペランドの読み出し用のオフセットアドレス「４」と
が加算され、Ａマップアドレスとして「６」が指定され
る。

【００４７】これにより、Ａマップテーブルのアドレス
「６」の間接アドレス指定の読み出し処理の１ステップ
目が実行される。その後、ＳＵＢ命令のオペレーション
コード「２」と、オペレーションコードのオフセットア
ドレス「０」とが加算器２２で加算され、Ｏマップアド
レスとして「２」が指定される。

【００４８】これにより、Ｏマップテーブルのアドレス
「２」のＳＵＢ命令の演算の１ステップ目が実行され、
ＳＵＢ命令の演算が行われる。さらに、「ＳＴ　　Ｄ」
がデコードされると、この命令はインデックス修飾書き
込みのＳＴ命令であるので、加算器２３においてオペラ
ンドのインデックス修飾書き込みのコード「３」と、オ
ペランドの書き込み用のオフセットアドレス「８」とが
加算され、Ａマップアドレスとして「１１」が指定され
る。

【００４９】これにより、Ａマップテーブルのアドレス
「１１」のインデックス修飾の書き込み処理の１ステッ
プ目が実行される。その後、ＳＴ命令のオペレーション
コード「３」と、オペレーションコードのオフセットア
ドレス「０」とが加算器２２で加算され、Ｏマップアド
レスとして「３」が指定される。

【００５０】これにより、Ｏマップテーブルのアドレス
「３」のＳＴ命令の演算の１ステップ目が実行され、Ｓ
Ｔ命令の演算が行われる。以上のように、上記実施例で
は、命令のオペレーションコードとアドレス指定子とか
ら、それぞれ別にマップアドレスを生成するようにした
ので、従来のようにオペレーションコードの種類とアド
レス指定子の種類との組み合わせの数だけのマップアド
レスを持つ必要がなく、マイクロプグラムメモリ１６に
おけるマップテーブルの占める領域を小さくすることが
できる。

【００５１】例えば、オペレーションコードの種類が１
２８　種類、アドレス指定子の種類が１６種類で、マイ
クロプログラムメモリ１６の大きさが４０９６ステップ
であるとすると、従来のマイクロプログラム制御方式で
は、マップテーブルの大きさは１２８８×１６＝２０４
８ステップとなり、メモリ１６の領域の半分をマップテ
ーブルが占めてしまうことになる。

【００５２】これに対して本発明のマイクロプログラム
制御方式では、Ｏマップテーブルが１２８　ステップ、
Ａマップテーブルが１６×２＝３２ステップとなり、全
体で１６０　ステップで済む。

【００５３】従って、マイクロプログラムメモリ１６の
２ステップ目以降のマイクロプログラムデータに使用で
きる領域が、従来の２０４８ステップから３９３６ステ
ップとなり、使用可能な領域が約１．９　倍に増えたこ
とになる。

【００５４】尚、インストラクションデコード３０の構
成は、実施例に示した回路に限定されず種々の変形が可
能である。例えば、上記実施例では、インストラクショ
ンキュー１２でフェッチされたオペレーションコード及
びアドレス指定子のコードから、直接マイクロプログラ
ムメモリ１６上のアドレスを算出するようにしているが
、オペレーションコードとマイクロプグラムメモリ１６
上のアドレスとが直接対応しない場合には、フェッチし
たコードをインストラクションデコード３０内でデコー
ドでして、マイクロプログラムメモリ１６上のアドレス
に変換するようにしても良い。

【００５５】

【発明の効果】本発明では、命令のオペレーションコー
ドとアドレス指定子から、それぞれ独立にアドレスを生
成することで、マイクロプログラムメモリに占めるマッ
プテーブルの領域を小さくすることができ、マイクロプ
ログラムメモリをより有効に活用できる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】実施例のインストラクションデコードの構成図
である。

【図３】マイクロプログラムメモリ内のマップテーブル
の構成図である。

【図４】従来の演算処理装置の構成図である。

【図５】命令の構成図である。

【符号の説明】

１　　　　　　アドレス生成手段 ２　　　　　　命令実行手段 ３　　　　　　オペレーションコード ４　　　　　　アドレス指定子

Claims (1)

【特許請求の範囲】
1. 【請求項１】マイクロプログラム制御方式において、命
   令をデコードするときに、命令のオペレーションコード
   （３）　に対応するマイクロプログラムメモリ（５）　
   上のアドレスと、アドレス指定子（４）　に対応するマ
   イクロプログラムメモリ（５）　上のアドレスとを、独
   立に生成するアドレス生成手段（１）　と、命令実行時
   に、前記アドレス生成手段（１）　において命令のアド
   レス指定子（４）　から生成されるアドレスで指定され
   るマイクロプログラムメモリ上の指令データに従い、デ
   ータメモリ等に対して読み出し又は書き込みを行った後
   、命令のオペレーションコード（３）　から生成される
   アドレスで指定されるマイクロプログラムメモリ（５）
   　上の指令データに従い、加減算等の演算を実行する命
   令実行手段（２）　とを備えることを特徴とするマイク
   ロプログラム制御方式。