JP2003044273A - データ処理装置及びデータ処理方法 - Google Patents
データ処理装置及びデータ処理方法Info
- Publication number
- JP2003044273A JP2003044273A JP2001234279A JP2001234279A JP2003044273A JP 2003044273 A JP2003044273 A JP 2003044273A JP 2001234279 A JP2001234279 A JP 2001234279A JP 2001234279 A JP2001234279 A JP 2001234279A JP 2003044273 A JP2003044273 A JP 2003044273A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- register
- operand
- data processing
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000003672 processing method Methods 0.000 title claims description 12
- 238000006243 chemical reaction Methods 0.000 claims abstract description 115
- 238000003491 array Methods 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30192—Instruction operation extension or modification according to data descriptor, e.g. dynamic data typing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30025—Format conversion instructions, e.g. Floating-Point to Integer, decimal conversion
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
- G06F9/3013—Organisation of register space, e.g. banked or distributed register file according to data content, e.g. floating-point registers, address registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/35—Indirect addressing
Abstract
(57)【要約】
【課題】命令数を増加させないで、命令で指定されるレ
ジスタ数より大きいレジスタを間接アドレッシングで指
定すること。 【解決手段】複数のオペランドを記憶するレジスタファ
イル５と、複数のオペランドのレジスタアドレスとデー
タ形式とを対応づけて記録するレジスタポインタアレイ
３、４と、オペレーションコードとレジスタポインタア
レイ３、４のアドレスを指定して間接的に複数のオペラ
ンドから対象オペランドを指定する対象オペランド指定
コードとを含む命令を一時記憶する命令レジスタ２と、
対象オペランド指定コードにより指定されるデータ形式
に基づいて対象オペランドを型変換する演算前型変換ユ
ニット６と、演算前型変換ユニット６により型変換され
た対象オペランドにオペレーションコードに指定された
演算を実行する演算ユニット７とを具備している。
ジスタ数より大きいレジスタを間接アドレッシングで指
定すること。 【解決手段】複数のオペランドを記憶するレジスタファ
イル５と、複数のオペランドのレジスタアドレスとデー
タ形式とを対応づけて記録するレジスタポインタアレイ
３、４と、オペレーションコードとレジスタポインタア
レイ３、４のアドレスを指定して間接的に複数のオペラ
ンドから対象オペランドを指定する対象オペランド指定
コードとを含む命令を一時記憶する命令レジスタ２と、
対象オペランド指定コードにより指定されるデータ形式
に基づいて対象オペランドを型変換する演算前型変換ユ
ニット６と、演算前型変換ユニット６により型変換され
た対象オペランドにオペレーションコードに指定された
演算を実行する演算ユニット７とを具備している。
Description
【０００１】
【発明の属する技術分野】本発明は、データ処理装置及
びデータ処理方法に関し、特に、レジスタを間接アドレ
ッシングする場合に利用されるデータ処理装置及びデー
タ処理方法に関する。
びデータ処理方法に関し、特に、レジスタを間接アドレ
ッシングする場合に利用されるデータ処理装置及びデー
タ処理方法に関する。
【０００２】
【従来の技術】データ処理装置の動作周波数が上昇して
いる。これに対して、メモリのアクセス時間は相対的に
緩やかに減少している。このため、データ処理装置の処
理能力を向上させるために、メモリアクセスの時間をよ
り減少させることが望まれている。
いる。これに対して、メモリのアクセス時間は相対的に
緩やかに減少している。このため、データ処理装置の処
理能力を向上させるために、メモリアクセスの時間をよ
り減少させることが望まれている。
【０００３】メモリ上のデータ内の一部のワーキングセ
ットをレジスタに格納し、メモリアクセスを減少させる
手段が広く用いられている。メモリアクセスを減少させ
るためには、レジスタの本数を増加させる必要があり、
命令後が長くなるため、命令アクセス量が増加し、性能
面および必要メモリ増大によるコスト面双方でのデメリ
ットが発生する。
ットをレジスタに格納し、メモリアクセスを減少させる
手段が広く用いられている。メモリアクセスを減少させ
るためには、レジスタの本数を増加させる必要があり、
命令後が長くなるため、命令アクセス量が増加し、性能
面および必要メモリ増大によるコスト面双方でのデメリ
ットが発生する。
【０００４】特開平１０−１１３５２号公報に示されて
いる公知のデータ処理装置は、命令によって指定される
レジスタに記憶されたデータを用いてその命令を処理す
るデータ処理装置のレジスタアドレス変換方法におい
て、論理的レジスタとそれよりレジスタ数が大きな物理
的レジスタの対応関係をその命令に応じて指定し、その
論理的レジスタの範囲を指定可能とするレジスタ指定フ
ィールドによってその物理的レジスタのアクセスを可能
にしている。
いる公知のデータ処理装置は、命令によって指定される
レジスタに記憶されたデータを用いてその命令を処理す
るデータ処理装置のレジスタアドレス変換方法におい
て、論理的レジスタとそれよりレジスタ数が大きな物理
的レジスタの対応関係をその命令に応じて指定し、その
論理的レジスタの範囲を指定可能とするレジスタ指定フ
ィールドによってその物理的レジスタのアクセスを可能
にしている。
【０００５】このようなデータ処理装置は、見方を変え
れば、その命令によって指定される論理的レジスタ番号
を物理的レジスタ番号に変換して物理的に存在するレジ
スタを指定する場合に、その論理的レジスタ番号とその
物理的レジスタ番号との対応関係を制御するレジスタ番
号制御命令に応じて決定される制御信号により切り替え
られることにより、少ないレジスタ指定フィールドで物
理的に大きなレジスタファイルのアクセスを可能にして
いる。このとき、レジスタは取り扱うデータのデータ形
式を有していないため、データ形式を変換する型変換の
命令が必要となることがある。
れば、その命令によって指定される論理的レジスタ番号
を物理的レジスタ番号に変換して物理的に存在するレジ
スタを指定する場合に、その論理的レジスタ番号とその
物理的レジスタ番号との対応関係を制御するレジスタ番
号制御命令に応じて決定される制御信号により切り替え
られることにより、少ないレジスタ指定フィールドで物
理的に大きなレジスタファイルのアクセスを可能にして
いる。このとき、レジスタは取り扱うデータのデータ形
式を有していないため、データ形式を変換する型変換の
命令が必要となることがある。
【０００６】図７は、型変換が必要である命令を公知の
データ処理装置が実行するときの動作を示している。ま
ず、その命令は、演算前型変換（Ｓ１０１）、演算（Ｓ
１０２）および演算後型変換（Ｓ１０３）の３つの命令
に分離され、実行される。変換前型変換（Ｓ１０１）
は、レジスタリード（Ｓ１１１）、型変換（Ｓ１１２）
およびレジスタライト（Ｓ１１３）から形成されてい
る。演算（Ｓ１０２）は、レジスタリード（Ｓ１１
４）、演算（Ｓ１１５）およびレジスタライト（Ｓ１１
６）から形成されている。演算後型変換（Ｓ１０３）
は、レジスタリード（Ｓ１１７）、型変換（Ｓ１１８）
およびレジスタライト（Ｓ１１９）から形成されてい
る。
データ処理装置が実行するときの動作を示している。ま
ず、その命令は、演算前型変換（Ｓ１０１）、演算（Ｓ
１０２）および演算後型変換（Ｓ１０３）の３つの命令
に分離され、実行される。変換前型変換（Ｓ１０１）
は、レジスタリード（Ｓ１１１）、型変換（Ｓ１１２）
およびレジスタライト（Ｓ１１３）から形成されてい
る。演算（Ｓ１０２）は、レジスタリード（Ｓ１１
４）、演算（Ｓ１１５）およびレジスタライト（Ｓ１１
６）から形成されている。演算後型変換（Ｓ１０３）
は、レジスタリード（Ｓ１１７）、型変換（Ｓ１１８）
およびレジスタライト（Ｓ１１９）から形成されてい
る。
【０００７】１つの命令語により実行される処理ステー
ジは、命令フェッチＩＦ、命令デコードＩＤ、命令実行
ＥＸ、データ転送ＤＦおよび書き込みＷＢとから形成さ
れている。
ジは、命令フェッチＩＦ、命令デコードＩＤ、命令実行
ＥＸ、データ転送ＤＦおよび書き込みＷＢとから形成さ
れている。
【０００８】命令フェッチＩＦは、主記憶から命令語を
読み出し、その命令語を命令レジスタに一時的に記憶す
る動作である。命令デコードＩＤは、命令語を解読する
動作である。すなわち、まず、オペレーションコードに
より演算ユニットが実行する演算が指定され、演算前の
型変換が指定され、演算後の型変換が指定される。さら
に、演算に使用されるオペランドが指定され、演算され
たオペランドを記憶するレジスタのアドレスが指定され
る。
読み出し、その命令語を命令レジスタに一時的に記憶す
る動作である。命令デコードＩＤは、命令語を解読する
動作である。すなわち、まず、オペレーションコードに
より演算ユニットが実行する演算が指定され、演算前の
型変換が指定され、演算後の型変換が指定される。さら
に、演算に使用されるオペランドが指定され、演算され
たオペランドを記憶するレジスタのアドレスが指定され
る。
【０００９】命令実行ＥＸは、オペランドを演算する動
作である。データ転送ＤＦは、命令実行ＥＸにより導出
されたオペランドをバッファに転送して一時記録する動
作である。書き込みＷＦは、演算されバッファに記憶さ
れたオペランドをレジスタファイルに書き込む動作であ
る。
作である。データ転送ＤＦは、命令実行ＥＸにより導出
されたオペランドをバッファに転送して一時記録する動
作である。書き込みＷＦは、演算されバッファに記憶さ
れたオペランドをレジスタファイルに書き込む動作であ
る。
【００１０】データ処理装置は、命令語をパイプライン
制御方式により実行する。すなわち、データ処理装置
は、命令語により実行される５つの処理ステージを各ス
テージ１クロックで実行し、複数の命令語をオーバーラ
ップして実行する。
制御方式により実行する。すなわち、データ処理装置
は、命令語により実行される５つの処理ステージを各ス
テージ１クロックで実行し、複数の命令語をオーバーラ
ップして実行する。
【００１１】図８は、型変換を伴わない命令語を実行す
るときのパイプラインのステージ構成を示している。型
変換を伴わない命令語は、命令フェッチＩＦが実行さ
れ、命令デコードＩＤが実行され、命令実行ＥＸが実行
され、データ転送ＤＦが実行され、書き込みＷＢが実行
される。次に実行される命令語は、先の命令語の命令デ
コードＩＤと並行して命令フェッチＩＦが実行され、先
の命令語の命令実行ＥＸと並行して命令デコードＩＤが
実行され、先の命令語のデータ転送ＤＦと並行して命令
実行ＥＸが実行され、先の命令語の書き込みＷＢと並行
してデータ転送ＤＦが実行され、その後、書き込みＷＢ
が実行される。
るときのパイプラインのステージ構成を示している。型
変換を伴わない命令語は、命令フェッチＩＦが実行さ
れ、命令デコードＩＤが実行され、命令実行ＥＸが実行
され、データ転送ＤＦが実行され、書き込みＷＢが実行
される。次に実行される命令語は、先の命令語の命令デ
コードＩＤと並行して命令フェッチＩＦが実行され、先
の命令語の命令実行ＥＸと並行して命令デコードＩＤが
実行され、先の命令語のデータ転送ＤＦと並行して命令
実行ＥＸが実行され、先の命令語の書き込みＷＢと並行
してデータ転送ＤＦが実行され、その後、書き込みＷＢ
が実行される。
【００１２】このとき、次の命令語が先の命令語と依存
性があるとき、先の命令語の命令実行ＥＸにより導出さ
れたオペランドは、次の命令語の命令デコードＩＤ時に
データフォワーディングされることができる。この結
果、型変換を伴わない先の命令語は、実質的に、１クロ
ックで実行されることができる。
性があるとき、先の命令語の命令実行ＥＸにより導出さ
れたオペランドは、次の命令語の命令デコードＩＤ時に
データフォワーディングされることができる。この結
果、型変換を伴わない先の命令語は、実質的に、１クロ
ックで実行されることができる。
【００１３】図９は、演算前の型変換を必要とする命令
語を実行するときのパイプラインのステージ構成を示し
ている。演算前の型変換を必要とする命令語は、型変換
の命令語と、演算の命令語とに分離される。型変換の命
令語は、命令フェッチＩＦが実行され、命令デコードＩ
Ｄが実行され、命令実行ＥＸが実行され、データ転送Ｄ
Ｆが実行され、書き込みＷＢが実行される。演算の命令
語は、型変換の命令語の命令実行ＥＸと並行して命令フ
ェッチＩＦが実行され、先の命令語のデータ転送ＤＦと
並行して命令デコードＩＤが実行され、先の命令語の書
き込みＷＢと並行して命令実行ＥＸが実行され、その
後、データ転送ＤＦと書き込みＷＢとが実行される。
語を実行するときのパイプラインのステージ構成を示し
ている。演算前の型変換を必要とする命令語は、型変換
の命令語と、演算の命令語とに分離される。型変換の命
令語は、命令フェッチＩＦが実行され、命令デコードＩ
Ｄが実行され、命令実行ＥＸが実行され、データ転送Ｄ
Ｆが実行され、書き込みＷＢが実行される。演算の命令
語は、型変換の命令語の命令実行ＥＸと並行して命令フ
ェッチＩＦが実行され、先の命令語のデータ転送ＤＦと
並行して命令デコードＩＤが実行され、先の命令語の書
き込みＷＢと並行して命令実行ＥＸが実行され、その
後、データ転送ＤＦと書き込みＷＢとが実行される。
【００１４】その次に実行される命令語は、演算の命令
デコードＩＤと並行して命令フェッチＩＦが実行され、
先の命令語の命令実行ＥＸと並行して命令デコードＩＤ
が実行され、先の命令語のデータ転送ＤＦと並行して命
令実行ＥＸが実行され、先の命令語の書き込みＷＢと並
行してデータ転送ＤＦが実行され、その後、書き込みＷ
Ｂが実行される。
デコードＩＤと並行して命令フェッチＩＦが実行され、
先の命令語の命令実行ＥＸと並行して命令デコードＩＤ
が実行され、先の命令語のデータ転送ＤＦと並行して命
令実行ＥＸが実行され、先の命令語の書き込みＷＢと並
行してデータ転送ＤＦが実行され、その後、書き込みＷ
Ｂが実行される。
【００１５】このとき、次の命令語が先の命令語と依存
性があるとき、演算の命令語の命令実行ＥＸにより導出
されたオペランドは、次の命令語の命令デコードＩＤ時
にデータフォワーディングされることができる。この結
果、演算前の型変換を必要とする命令語は、実質的に、
３クロックで実行されることができる。
性があるとき、演算の命令語の命令実行ＥＸにより導出
されたオペランドは、次の命令語の命令デコードＩＤ時
にデータフォワーディングされることができる。この結
果、演算前の型変換を必要とする命令語は、実質的に、
３クロックで実行されることができる。
【００１６】図１０は、演算後の型変換を必要とする命
令語を実行するときのパイプラインのステージ構成を示
している。演算後の型変換を必要とする命令語は、演算
の命令語と型変換の命令語とに分離される。演算の命令
語は、命令フェッチＩＦが実行され、命令デコードＩＤ
が実行され、命令実行ＥＸが実行され、データ転送ＤＦ
が実行され、書き込みＷＢが実行される。
令語を実行するときのパイプラインのステージ構成を示
している。演算後の型変換を必要とする命令語は、演算
の命令語と型変換の命令語とに分離される。演算の命令
語は、命令フェッチＩＦが実行され、命令デコードＩＤ
が実行され、命令実行ＥＸが実行され、データ転送ＤＦ
が実行され、書き込みＷＢが実行される。
【００１７】型変換の命令語は、演算の命令語の命令デ
コードＩＤと並行して命令フェッチＩＦが実行され、演
算の命令語の命令実行ＥＸと並行して命令デコードＩＤ
が実行され、演算の命令語のデータ転送ＤＦと並行して
命令実行ＥＸが実行され、演算の命令語の書き込みＷＢ
と並行してデータ転送ＤＦが実行され、その後、書き込
みＷＢが実行される。このとき、演算の命令語の命令実
行ＥＸにより導出されたオペランドは、型変換の命令語
の命令デコードＩＤ時にデータフォワーディングされ
る。
コードＩＤと並行して命令フェッチＩＦが実行され、演
算の命令語の命令実行ＥＸと並行して命令デコードＩＤ
が実行され、演算の命令語のデータ転送ＤＦと並行して
命令実行ＥＸが実行され、演算の命令語の書き込みＷＢ
と並行してデータ転送ＤＦが実行され、その後、書き込
みＷＢが実行される。このとき、演算の命令語の命令実
行ＥＸにより導出されたオペランドは、型変換の命令語
の命令デコードＩＤ時にデータフォワーディングされ
る。
【００１８】次に実行される命令語は、型変換の命令語
の命令デコードＩＤと並行して命令フェッチＩＦが実行
され、型変換の命令語の命令実行ＥＸと並行して命令デ
コードＩＤが実行され、型変換の命令語のデータ転送Ｄ
Ｆと並行して命令実行ＥＸが実行され、型変換の命令語
の書き込みＷＢと並行してデータ転送ＤＦが実行され、
その後、書き込みＷＢが実行される。このとき、演算後
に型変換する命令語は、実質的に、２クロックで実行さ
れる。
の命令デコードＩＤと並行して命令フェッチＩＦが実行
され、型変換の命令語の命令実行ＥＸと並行して命令デ
コードＩＤが実行され、型変換の命令語のデータ転送Ｄ
Ｆと並行して命令実行ＥＸが実行され、型変換の命令語
の書き込みＷＢと並行してデータ転送ＤＦが実行され、
その後、書き込みＷＢが実行される。このとき、演算後
に型変換する命令語は、実質的に、２クロックで実行さ
れる。
【００１９】このようなデータ処理装置では、データ形
式が異なるデータの演算をするときに、データ形式を演
算可能なデータ形式に変換する型変換の命令が必要であ
り、または、各データ形式のデータを演算の命令が必要
である。このため、データ形式が複数ある場合には、必
要な命令数が増加し、各命令のコードのサイズが増加す
る。さらに、このようなデータ処理装置では、命令語が
データを保持している場所、データ形式等すべての情報
を指定している。このため、レジスタ数が変更される
と、命令語も変更される必要があり、命令アーキテクチ
ャの互換性がない。
式が異なるデータの演算をするときに、データ形式を演
算可能なデータ形式に変換する型変換の命令が必要であ
り、または、各データ形式のデータを演算の命令が必要
である。このため、データ形式が複数ある場合には、必
要な命令数が増加し、各命令のコードのサイズが増加す
る。さらに、このようなデータ処理装置では、命令語が
データを保持している場所、データ形式等すべての情報
を指定している。このため、レジスタ数が変更される
と、命令語も変更される必要があり、命令アーキテクチ
ャの互換性がない。
【００２０】
【発明が解決しようとする課題】本発明の課題は、命令
数を増加させないで、命令で指定されるレジスタ数より
数が大きいレジスタを間接アドレッシングで指定するデ
ータ処理装置及びデータ処理方法を提供することにあ
る。本発明の他の課題は、命令のコードのサイズを増加
させないで、命令で指定されるレジスタ数より数が大き
いレジスタを間接アドレッシングで指定するデータ処理
装置及びデータ処理方法を提供することにある。本発明
のさらに他の課題は、命令アーキテクチャの上位互換性
を保ったまま、レジスタ数を増加させることが可能であ
るデータ処理装置及びデータ処理方法を提供することに
ある。
数を増加させないで、命令で指定されるレジスタ数より
数が大きいレジスタを間接アドレッシングで指定するデ
ータ処理装置及びデータ処理方法を提供することにあ
る。本発明の他の課題は、命令のコードのサイズを増加
させないで、命令で指定されるレジスタ数より数が大き
いレジスタを間接アドレッシングで指定するデータ処理
装置及びデータ処理方法を提供することにある。本発明
のさらに他の課題は、命令アーキテクチャの上位互換性
を保ったまま、レジスタ数を増加させることが可能であ
るデータ処理装置及びデータ処理方法を提供することに
ある。
【００２１】
【課題を解決するための手段】以下に、［発明の実施の
形態］で使用される番号・符号を用いて、課題を解決す
るための手段を説明する。これらの番号・符号は、［特
許請求の範囲］の記載と［発明の実施の形態］の記載と
の対応関係を明らかにするために付加されたものであ
り、［特許請求の範囲］に記載されている発明の技術的
範囲の解釈に用いてはならない。
形態］で使用される番号・符号を用いて、課題を解決す
るための手段を説明する。これらの番号・符号は、［特
許請求の範囲］の記載と［発明の実施の形態］の記載と
の対応関係を明らかにするために付加されたものであ
り、［特許請求の範囲］に記載されている発明の技術的
範囲の解釈に用いてはならない。
【００２２】本発明によるデータ処理装置（１）（３
１）は、複数のオペランドを記憶するレジスタファイル
（５）（３５）と、複数のオペランドのレジスタアドレ
スとデータ形式とを対応づけて記録するレジスタポイン
タアレイ（３、４）（３３、３４）と、オペレーション
コードとレジスタポインタアレイ（３、４）（３３、３
４）のアドレスを指定して間接的に複数のオペランドか
ら対象オペランドを指定する対象オペランド指定コード
とを含む命令を一時記憶する命令レジスタ（２）（３
２）と、対象オペランド指定コードにより指定されるデ
ータ形式に基づいて対象オペランドを型変換する演算前
型変換ユニット（６）（３６）と、演算前型変換ユニッ
ト（６）（３６）により型変換された対象オペランドに
オペレーションコードに指定された演算を実行する演算
ユニット（７）（３７）とを具備している。
１）は、複数のオペランドを記憶するレジスタファイル
（５）（３５）と、複数のオペランドのレジスタアドレ
スとデータ形式とを対応づけて記録するレジスタポイン
タアレイ（３、４）（３３、３４）と、オペレーション
コードとレジスタポインタアレイ（３、４）（３３、３
４）のアドレスを指定して間接的に複数のオペランドか
ら対象オペランドを指定する対象オペランド指定コード
とを含む命令を一時記憶する命令レジスタ（２）（３
２）と、対象オペランド指定コードにより指定されるデ
ータ形式に基づいて対象オペランドを型変換する演算前
型変換ユニット（６）（３６）と、演算前型変換ユニッ
ト（６）（３６）により型変換された対象オペランドに
オペレーションコードに指定された演算を実行する演算
ユニット（７）（３７）とを具備している。
【００２３】データ処理装置（１）（３１）は、異なる
データ形式のデータの演算をするときに、データ形式毎
の演算の命令またはデータ形式を変換する型変換の命令
が必要ない。その結果、命令数をデータ形式の分だけ増
加させる必要がない。
データ形式のデータの演算をするときに、データ形式毎
の演算の命令またはデータ形式を変換する型変換の命令
が必要ない。その結果、命令数をデータ形式の分だけ増
加させる必要がない。
【００２４】命令は、レジスタポインタアレイ（３、
４）（３３、３４）のアドレスを指定して間接的に複数
のオペランドから代入オペランドを指定する代入オペラ
ンド指定コードを更に含んでいる。演算ユニット（７）
（３７）による演算の結果は、代入オペランドに代入さ
れることが好ましい。
４）（３３、３４）のアドレスを指定して間接的に複数
のオペランドから代入オペランドを指定する代入オペラ
ンド指定コードを更に含んでいる。演算ユニット（７）
（３７）による演算の結果は、代入オペランドに代入さ
れることが好ましい。
【００２５】本発明によるデータ処理装置（１）（３
１）は、更に、演算ユニット（７）（３７）により演算
を実行された対象オペランドを代入オペランド指定コー
ドにより指定されるデータ形式に基づいて型変換する演
算後型変換ユニット（８）（３８）を具備していること
が好ましい。
１）は、更に、演算ユニット（７）（３７）により演算
を実行された対象オペランドを代入オペランド指定コー
ドにより指定されるデータ形式に基づいて型変換する演
算後型変換ユニット（８）（３８）を具備していること
が好ましい。
【００２６】レジスタポインタアレイ（３、４）（３
３、３４）は、対象オペランドのレジスタアドレスとデ
ータ形式とを対応づけて記録するリード側レジスタポイ
ンタアレイ（３）（３３）と、代入オペランドのレジス
タアドレスとデータ形式とを対応づけて記録するライト
側レジスタポインタアレイ（４）（３４）とから形成さ
れることが好ましい。
３、３４）は、対象オペランドのレジスタアドレスとデ
ータ形式とを対応づけて記録するリード側レジスタポイ
ンタアレイ（３）（３３）と、代入オペランドのレジス
タアドレスとデータ形式とを対応づけて記録するライト
側レジスタポインタアレイ（４）（３４）とから形成さ
れることが好ましい。
【００２７】代入オペランド指定コードは、対象オペラ
ンド指定コードと一致している。このとき、対象オペラ
ンド指定コードは、代入オペランド指定コードと兼用さ
れている。対象オペランド指定コードが複数であると
き、そのうち１つの対象オペランド指定コードが代入オ
ペランド指定コードを兼用している。
ンド指定コードと一致している。このとき、対象オペラ
ンド指定コードは、代入オペランド指定コードと兼用さ
れている。対象オペランド指定コードが複数であると
き、そのうち１つの対象オペランド指定コードが代入オ
ペランド指定コードを兼用している。
【００２８】代入オペランド指定コードは、対象オペラ
ンド指定コードと一致しているとき、すなわち、対象オ
ペランド指定コードが代入オペランド指定コードと兼用
されているとき、対象オペランドのレジスタアドレス
は、リード側レジスタポインタアレイ（３）（３３）と
ライト側レジスタポインタアレイ（４）（３４）とが独
立してレジスタファイル（５）（３５）のアドレスを指
定することにより、代入オペランドのレジスタアドレス
と異なっていても構わない。
ンド指定コードと一致しているとき、すなわち、対象オ
ペランド指定コードが代入オペランド指定コードと兼用
されているとき、対象オペランドのレジスタアドレス
は、リード側レジスタポインタアレイ（３）（３３）と
ライト側レジスタポインタアレイ（４）（３４）とが独
立してレジスタファイル（５）（３５）のアドレスを指
定することにより、代入オペランドのレジスタアドレス
と異なっていても構わない。
【００２９】レジスタポインタアレイ（３３、３４）
は、複数部が備えられ、データ処理装置（３１）は、複
数部の１つを選択するレジスタバンク制御機構（３９）
を更に具備している。レジスタバンク制御機構（３９）
は、命令毎に複数のレジスタポイントアレイ（３３、３
４）を切り替える。このようなレジスタバンク制御機構
（３９）により、命令はレジスタファイル（３５）を有
効に使用することができる。
は、複数部が備えられ、データ処理装置（３１）は、複
数部の１つを選択するレジスタバンク制御機構（３９）
を更に具備している。レジスタバンク制御機構（３９）
は、命令毎に複数のレジスタポイントアレイ（３３、３
４）を切り替える。このようなレジスタバンク制御機構
（３９）により、命令はレジスタファイル（３５）を有
効に使用することができる。
【００３０】本発明によるデータ処理方法は、本発明に
よるデータ処理装置（１）（３１）を用いて命令を実行
するデータ処理方法であり、対象オペランド指定コード
により指定されるデータ形式に基づいて対象オペランド
を型変換するステップ（Ｓ２）と、演算前型変換ユニッ
トにより型変換された対象オペランドにオペレーション
コードに指定された演算を実行するステップ（Ｓ３）と
を具備している。
よるデータ処理装置（１）（３１）を用いて命令を実行
するデータ処理方法であり、対象オペランド指定コード
により指定されるデータ形式に基づいて対象オペランド
を型変換するステップ（Ｓ２）と、演算前型変換ユニッ
トにより型変換された対象オペランドにオペレーション
コードに指定された演算を実行するステップ（Ｓ３）と
を具備している。
【００３１】型変換するステップ（Ｓ２）と演算を実行
するステップ（Ｓ３）とは、１クロックで実行される。
型変換するステップ（Ｓ２）は、軽い処理であるので、
演算するステップ（Ｓ３）とともに１クロックで実行可
能である。型変換するステップ（Ｓ２）と演算を実行す
るステップ（Ｓ３）とを１クロックで実行することによ
り、命令の実行時間を短縮することができる。
するステップ（Ｓ３）とは、１クロックで実行される。
型変換するステップ（Ｓ２）は、軽い処理であるので、
演算するステップ（Ｓ３）とともに１クロックで実行可
能である。型変換するステップ（Ｓ２）と演算を実行す
るステップ（Ｓ３）とを１クロックで実行することによ
り、命令の実行時間を短縮することができる。
【００３２】
【発明の実施の形態】図面を参照して、本発明によるデ
ータ処理装置の実施の形態を説明する。そのデータ処理
装置１は、図１に示されているように、命令レジスタ
２、リード側レジスタポインタアレイ３、ライト側レジ
スタポインタアレイ４、レジスタファイル５、演算前型
変換ユニット６、演算ユニット７および演算後型変換ユ
ニット８を備えている。本実施の形態では、データ処理
装置１が２オペランド方式の命令セットを適用する場合
について説明される。
ータ処理装置の実施の形態を説明する。そのデータ処理
装置１は、図１に示されているように、命令レジスタ
２、リード側レジスタポインタアレイ３、ライト側レジ
スタポインタアレイ４、レジスタファイル５、演算前型
変換ユニット６、演算ユニット７および演算後型変換ユ
ニット８を備えている。本実施の形態では、データ処理
装置１が２オペランド方式の命令セットを適用する場合
について説明される。
【００３３】命令レジスタ２は、主記憶からフェッチさ
れた命令語を一時的に記憶する。命令レジスタ２は、オ
ペレーションコードフィールドとオペランド指定コード
フィールドとから形成されている。オペランド指定コー
ドフィールドは、第１オペランド指定コードフィールド
と第２オペランド指定コードフィールドとから形成され
ている。
れた命令語を一時的に記憶する。命令レジスタ２は、オ
ペレーションコードフィールドとオペランド指定コード
フィールドとから形成されている。オペランド指定コー
ドフィールドは、第１オペランド指定コードフィールド
と第２オペランド指定コードフィールドとから形成され
ている。
【００３４】命令語は、オペレーションコードフィール
ドに記憶されるオペレーションコードと、第１オペラン
ド指定コードフィールドに記憶される第１オペランド指
定コードと、第２オペランド指定コードフィールドに記
憶される第２オペランド指定コードとから形成されてい
る。オペレーションコードは、演算ユニット７で実行さ
れる演算を指定する。第１オペランド指定コードと第２
オペランド指定コードは、リード側レジスタポインタア
レイ３のアドレスを指定し、第２オペランド指定コード
は、さらに、ライト側レジスタポインタアレイ４のアド
レスを指定する。
ドに記憶されるオペレーションコードと、第１オペラン
ド指定コードフィールドに記憶される第１オペランド指
定コードと、第２オペランド指定コードフィールドに記
憶される第２オペランド指定コードとから形成されてい
る。オペレーションコードは、演算ユニット７で実行さ
れる演算を指定する。第１オペランド指定コードと第２
オペランド指定コードは、リード側レジスタポインタア
レイ３のアドレスを指定し、第２オペランド指定コード
は、さらに、ライト側レジスタポインタアレイ４のアド
レスを指定する。
【００３５】リード側レジスタポインタアレイ３は、デ
ータ形式フィールドとアドレスフィールドとから形成さ
れている。リード側レジスタポインタアレイ３は、デー
タ形式フィールドに演算されるオペランドのデータ形式
を記憶し、アドレスフィールドにそのオペランドのレジ
スタファイル５のアドレスを記憶している。リード側レ
ジスタポインタアレイ３は、レジスタファイル５のアド
レスをすべて記述する必要がなく、命令レジスタ２に一
時記録される命令に使用されるオペランドの個数だけデ
ータ形式とアドレスとをが記録される。
ータ形式フィールドとアドレスフィールドとから形成さ
れている。リード側レジスタポインタアレイ３は、デー
タ形式フィールドに演算されるオペランドのデータ形式
を記憶し、アドレスフィールドにそのオペランドのレジ
スタファイル５のアドレスを記憶している。リード側レ
ジスタポインタアレイ３は、レジスタファイル５のアド
レスをすべて記述する必要がなく、命令レジスタ２に一
時記録される命令に使用されるオペランドの個数だけデ
ータ形式とアドレスとをが記録される。
【００３６】ライト側レジスタポインタアレイ４は、デ
ータ形式フィールドとアドレスフィールドとから形成さ
れている。ライト側レジスタポインタアレイ４は、デー
タ形式フィールドにオペランドのデータ形式を記憶し、
アドレスフィールドに演算されたオペランドが格納され
るレジスタファイル５のアドレスを記憶している。ライ
ト側レジスタポインタアレイ４は、レジスタファイル５
のアドレスをすべて記述する必要がなく、命令レジスタ
２に一時記録される命令に使用されるオペランドの個数
だけデータ形式とアドレスとをが記録される。
ータ形式フィールドとアドレスフィールドとから形成さ
れている。ライト側レジスタポインタアレイ４は、デー
タ形式フィールドにオペランドのデータ形式を記憶し、
アドレスフィールドに演算されたオペランドが格納され
るレジスタファイル５のアドレスを記憶している。ライ
ト側レジスタポインタアレイ４は、レジスタファイル５
のアドレスをすべて記述する必要がなく、命令レジスタ
２に一時記録される命令に使用されるオペランドの個数
だけデータ形式とアドレスとをが記録される。
【００３７】ライト側レジスタポインタアレイ４は、リ
ード側レジスタポインタアレイ３と独立に作成されても
構わない。このとき、２オペランド方式の命令セットを
適用する場合であっても、リード側レジスタポインタア
レイ３が指定したオペランド以外に演算結果を代入する
ことができる。
ード側レジスタポインタアレイ３と独立に作成されても
構わない。このとき、２オペランド方式の命令セットを
適用する場合であっても、リード側レジスタポインタア
レイ３が指定したオペランド以外に演算結果を代入する
ことができる。
【００３８】レジスタファイル５は、命令語により使用
される複数のオペランドを記憶する。そのオペランド
は、唯一のデータ形式で表現される必要はなく、たとえ
ば、ワード、ハーフワードまたはバイトのいずれかによ
り表現されている数値を示している。
される複数のオペランドを記憶する。そのオペランド
は、唯一のデータ形式で表現される必要はなく、たとえ
ば、ワード、ハーフワードまたはバイトのいずれかによ
り表現されている数値を示している。
【００３９】演算前型変換ユニット６は、リード側レジ
スタポインタアレイ３に指定されたレジスタに記録され
たオペランドのデータ形式を１ワードに型変換する。演
算ユニット７は、演算前型変換ユニット６により１ワー
ドに型変換されたオペランドを演算する。
スタポインタアレイ３に指定されたレジスタに記録され
たオペランドのデータ形式を１ワードに型変換する。演
算ユニット７は、演算前型変換ユニット６により１ワー
ドに型変換されたオペランドを演算する。
【００４０】演算後型変換ユニット８は、演算されたオ
ペランドをライト側レジスタポインタアレイ４に指定さ
れたデータ形式に型変換する。型変換されたオペランド
は、ライト側レジスタポインタアレイ４に指定されたレ
ジスタファイル５のアドレスに代入される。
ペランドをライト側レジスタポインタアレイ４に指定さ
れたデータ形式に型変換する。型変換されたオペランド
は、ライト側レジスタポインタアレイ４に指定されたレ
ジスタファイル５のアドレスに代入される。
【００４１】演算前型変換ユニット６と演算後型変換ユ
ニット８は、８種類の型変換を実行する。その８種類の
型変換は、符号なしバイト変換、符号なしハーフワード
変換、符号付きバイト変換、符号付きハーフワード変
換、符号付きバイト飽和変換、符号付きハーフワード飽
和変換、符号付きワード飽和変換およびワード変換とか
ら形成されている。
ニット８は、８種類の型変換を実行する。その８種類の
型変換は、符号なしバイト変換、符号なしハーフワード
変換、符号付きバイト変換、符号付きハーフワード変
換、符号付きバイト飽和変換、符号付きハーフワード飽
和変換、符号付きワード飽和変換およびワード変換とか
ら形成されている。
【００４２】符号なしバイト変換は、１ワードにより表
現されたオペランドを符号なし１バイトにより表現する
変換である。符号なしハーフワード変換は、１ワードに
より表現されたオペランドを符号なし１ハーフワードに
より表現する変換である。符号付きバイト変換は、１ワ
ードにより表現されたオペランドを符号付き１バイトに
より表現する変換である。符号付きハーフワード変換
は、１ワードにより表現されたオペランドを符号付き１
バイトにより表現する変換である。
現されたオペランドを符号なし１バイトにより表現する
変換である。符号なしハーフワード変換は、１ワードに
より表現されたオペランドを符号なし１ハーフワードに
より表現する変換である。符号付きバイト変換は、１ワ
ードにより表現されたオペランドを符号付き１バイトに
より表現する変換である。符号付きハーフワード変換
は、１ワードにより表現されたオペランドを符号付き１
バイトにより表現する変換である。
【００４３】符号付きバイト飽和変換は、１ワードによ
り表現されたオペランドを符号付き１バイトにより表現
し、符号付き１バイトの表現値の範囲を外れたものにつ
いては、その表現値の最大値または最小値により表現す
る変換である。符号付きハーフワード飽和変換は、１ワ
ードにより表現されたオペランドを符号付き１ハーフワ
ードにより表現し、符号付き１ハーフワードの表現値の
範囲を外れたものについては、その表現値の最大値また
は最小値により表現する変換である。符号付きワード飽
和変換は、１ワードにより表現されたオペランドを符号
付き１ワードにより表現し、符号付き１ワードの表現値
の範囲を外れたものについては、その表現値の最大値ま
たは最小値により表現する変換である。ワード変換は、
変換しないこと（無変換）を示す。
り表現されたオペランドを符号付き１バイトにより表現
し、符号付き１バイトの表現値の範囲を外れたものにつ
いては、その表現値の最大値または最小値により表現す
る変換である。符号付きハーフワード飽和変換は、１ワ
ードにより表現されたオペランドを符号付き１ハーフワ
ードにより表現し、符号付き１ハーフワードの表現値の
範囲を外れたものについては、その表現値の最大値また
は最小値により表現する変換である。符号付きワード飽
和変換は、１ワードにより表現されたオペランドを符号
付き１ワードにより表現し、符号付き１ワードの表現値
の範囲を外れたものについては、その表現値の最大値ま
たは最小値により表現する変換である。ワード変換は、
変換しないこと（無変換）を示す。
【００４４】図２は、型変換が必要である演算をデータ
処理装置１が実行する動作を示している。その動作は、
レジスタリード（Ｓ１）、演算前型変換（Ｓ２）、演算
（Ｓ３）、型変換（Ｓ４）およびレジスタライト（Ｓ
５）から形成されている。その演算は、１つの命令語に
より表現されている。従来、ソフトウェアにより３つの
命令で実現している。本発明によるデータ処理装置で
は、ハードウェアにより型変換を実行しているため、１
つの命令で型変換と演算とを実行することができる。
処理装置１が実行する動作を示している。その動作は、
レジスタリード（Ｓ１）、演算前型変換（Ｓ２）、演算
（Ｓ３）、型変換（Ｓ４）およびレジスタライト（Ｓ
５）から形成されている。その演算は、１つの命令語に
より表現されている。従来、ソフトウェアにより３つの
命令で実現している。本発明によるデータ処理装置で
は、ハードウェアにより型変換を実行しているため、１
つの命令で型変換と演算とを実行することができる。
【００４５】１つの命令語により実行される処理ステー
ジは、命令フェッチＩＦ、命令デコードＩＤ、命令実行
ＥＸ、データ転送ＤＦおよび書き込みＷＢとから形成さ
れている。
ジは、命令フェッチＩＦ、命令デコードＩＤ、命令実行
ＥＸ、データ転送ＤＦおよび書き込みＷＢとから形成さ
れている。
【００４６】命令フェッチＩＦは、主記憶から命令語を
読み出し、その命令語を命令レジスタ２に一時的に記憶
する動作である。命令デコードＩＤは、命令語を解読す
る動作である。すなわち、オペレーションコードにより
演算ユニットが実行する演算が指定され、演算前の型変
換が指定され、演算後の型変換が指定される。さらに、
演算に使用される対象であるオペランドが指定され、演
算されたオペランドを記憶するレジスタファイル５のア
ドレスが指定される。
読み出し、その命令語を命令レジスタ２に一時的に記憶
する動作である。命令デコードＩＤは、命令語を解読す
る動作である。すなわち、オペレーションコードにより
演算ユニットが実行する演算が指定され、演算前の型変
換が指定され、演算後の型変換が指定される。さらに、
演算に使用される対象であるオペランドが指定され、演
算されたオペランドを記憶するレジスタファイル５のア
ドレスが指定される。
【００４７】命令実行ＥＸは、オペランドを型変換し
て、演算する動作である。データ転送ＤＦは、命令実行
ＥＸにより導出されたオペランドを型変換して図示され
ていないバッファに転送して一時記録する動作である。
書き込みＷＦは、演算され型変換されたオペランドをレ
ジスタファイル５に書き込む動作である。
て、演算する動作である。データ転送ＤＦは、命令実行
ＥＸにより導出されたオペランドを型変換して図示され
ていないバッファに転送して一時記録する動作である。
書き込みＷＦは、演算され型変換されたオペランドをレ
ジスタファイル５に書き込む動作である。
【００４８】データ処理装置１は、命令語をパイプライ
ン制御方式により実行する。すなわち、データ処理装置
１は、命令語により実行される５つの処理ステージを各
ステージ１クロックで実行し、複数の命令語をオーバー
ラップして実行する。
ン制御方式により実行する。すなわち、データ処理装置
１は、命令語により実行される５つの処理ステージを各
ステージ１クロックで実行し、複数の命令語をオーバー
ラップして実行する。
【００４９】図３は、型変換を伴わない命令語を実行す
るときのパイプラインのステージ構成を示している。そ
の型変換を伴わない命令語は、命令フェッチＩＦが実行
され、命令デコードＩＤが実行され、命令実行ＥＸが実
行され、データ転送ＤＦが実行され、書き込みＷＢが実
行される。次に実行される命令語は、先の命令語の命令
デコードＩＤと並行して命令フェッチＩＦが実行され、
先の命令語の命令実行ＥＸと並行して命令デコードＩＤ
が実行され、先の命令語のデータ転送ＤＦと並行して命
令実行ＥＸが実行され、先の命令語の書き込みＷＢと並
行してデータ転送ＤＦが実行され、その後、書き込みＷ
Ｂが実行される。
るときのパイプラインのステージ構成を示している。そ
の型変換を伴わない命令語は、命令フェッチＩＦが実行
され、命令デコードＩＤが実行され、命令実行ＥＸが実
行され、データ転送ＤＦが実行され、書き込みＷＢが実
行される。次に実行される命令語は、先の命令語の命令
デコードＩＤと並行して命令フェッチＩＦが実行され、
先の命令語の命令実行ＥＸと並行して命令デコードＩＤ
が実行され、先の命令語のデータ転送ＤＦと並行して命
令実行ＥＸが実行され、先の命令語の書き込みＷＢと並
行してデータ転送ＤＦが実行され、その後、書き込みＷ
Ｂが実行される。
【００５０】このとき、次の命令語が先の命令語と依存
性があるとき、先の命令語の命令実行ＥＸにより演算さ
れ導出されたオペランドは、次の命令語の命令デコード
ＩＤにデータフォワーディングされることができる。こ
の結果、型変換を伴わない先の命令語は、実質的に、１
クロックで実行されることができる。
性があるとき、先の命令語の命令実行ＥＸにより演算さ
れ導出されたオペランドは、次の命令語の命令デコード
ＩＤにデータフォワーディングされることができる。こ
の結果、型変換を伴わない先の命令語は、実質的に、１
クロックで実行されることができる。
【００５１】図４は、演算前の型変換を必要とする命令
語を実行するときのパイプラインのステージ構成を示し
ている。その演算前の型変換を必要とする命令語は、命
令フェッチＩＦが実行され、命令デコードＩＤが実行さ
れ、命令実行ＥＸが実行され、データ転送ＤＦが実行さ
れ、書き込みＷＢが実行される。次に実行される命令語
は、先の命令語の命令デコードＩＤと並行して命令フェ
ッチＩＦが実行され、先の命令語の命令実行ＥＸと並行
して命令デコードＩＤが実行され、先の命令語のデータ
転送ＤＦと並行して命令実行ＥＸが実行され、先の命令
語の書き込みＷＢと並行してデータ転送ＤＦが実行さ
れ、その後、書き込みＷＢが実行される。
語を実行するときのパイプラインのステージ構成を示し
ている。その演算前の型変換を必要とする命令語は、命
令フェッチＩＦが実行され、命令デコードＩＤが実行さ
れ、命令実行ＥＸが実行され、データ転送ＤＦが実行さ
れ、書き込みＷＢが実行される。次に実行される命令語
は、先の命令語の命令デコードＩＤと並行して命令フェ
ッチＩＦが実行され、先の命令語の命令実行ＥＸと並行
して命令デコードＩＤが実行され、先の命令語のデータ
転送ＤＦと並行して命令実行ＥＸが実行され、先の命令
語の書き込みＷＢと並行してデータ転送ＤＦが実行さ
れ、その後、書き込みＷＢが実行される。
【００５２】このとき、次の命令語が先の命令語と依存
性があるとき、先の命令語の命令実行ＥＸにより導出さ
れたオペランドは、次の命令語の命令デコードＩＤ時に
データフォワーディングされることができる。この結
果、演算前の型変換を必要とする先の命令語は、実質的
に、１クロックで実行されることができる。
性があるとき、先の命令語の命令実行ＥＸにより導出さ
れたオペランドは、次の命令語の命令デコードＩＤ時に
データフォワーディングされることができる。この結
果、演算前の型変換を必要とする先の命令語は、実質的
に、１クロックで実行されることができる。
【００５３】図５は、演算後の型変換を必要とする命令
語を実行するときのパイプラインのステージ構成を示し
ている。その演算後の型変換を必要とする命令語は、命
令フェッチＩＦが実行され、命令デコードＩＤが実行さ
れ、命令実行ＥＸが実行され、データ転送ＤＦが実行さ
れ、書き込みＷＢが実行される。このとき、この命令語
による結果は、演算後の型変換の実行のため、データ転
送ＤＦ時に導出される。
語を実行するときのパイプラインのステージ構成を示し
ている。その演算後の型変換を必要とする命令語は、命
令フェッチＩＦが実行され、命令デコードＩＤが実行さ
れ、命令実行ＥＸが実行され、データ転送ＤＦが実行さ
れ、書き込みＷＢが実行される。このとき、この命令語
による結果は、演算後の型変換の実行のため、データ転
送ＤＦ時に導出される。
【００５４】次に実行される命令語は、先の命令語と依
存性がないとき、先の命令語の命令デコードＩＤと並行
して命令フェッチＩＦが実行され、先の命令語の命令実
行ＥＸと並行して命令デコードＩＤが実行され、先の命
令語のデータ転送ＤＦと並行して命令実行ＥＸが実行さ
れ、先の命令語の書き込みＷＢと並行してデータ転送Ｄ
Ｆが実行され、その後、書き込みＷＢが実行される。
存性がないとき、先の命令語の命令デコードＩＤと並行
して命令フェッチＩＦが実行され、先の命令語の命令実
行ＥＸと並行して命令デコードＩＤが実行され、先の命
令語のデータ転送ＤＦと並行して命令実行ＥＸが実行さ
れ、先の命令語の書き込みＷＢと並行してデータ転送Ｄ
Ｆが実行され、その後、書き込みＷＢが実行される。
【００５５】このとき、演算後に型変換する先の命令語
は、実質的に、１クロックで実行されることができる。
は、実質的に、１クロックで実行されることができる。
【００５６】次に実行される命令語が先の命令語と依存
性があるとき、次に実行される命令語は先の命令語の命
令実行ＥＸと並行して命令フェッチＩＦが実行され、先
の命令語のデータ転送ＤＦと並行して命令デコードＩＤ
が実行され、先の命令語の書き込みＷＢと並行して命令
実行ＥＸが実行され、その後、データ転送ＤＦと書き込
みＷＢとが実行される。
性があるとき、次に実行される命令語は先の命令語の命
令実行ＥＸと並行して命令フェッチＩＦが実行され、先
の命令語のデータ転送ＤＦと並行して命令デコードＩＤ
が実行され、先の命令語の書き込みＷＢと並行して命令
実行ＥＸが実行され、その後、データ転送ＤＦと書き込
みＷＢとが実行される。
【００５７】このとき、先の命令語のデータ転送ＤＦに
より導出されたオペランドは、次の命令語の命令デコー
ドＩＤ時にデータフォワーディングされることができ
る。この結果、演算前の型変換を必要とする先の命令語
は、実質的に、２クロックで実行されることができる。
より導出されたオペランドは、次の命令語の命令デコー
ドＩＤ時にデータフォワーディングされることができ
る。この結果、演算前の型変換を必要とする先の命令語
は、実質的に、２クロックで実行されることができる。
【００５８】本発明によるデータ処理装置は、レジスタ
ファイル５を命令により直接に指定していないため、命
令アーキテクチャの上位互換性を保ったまま、レジスタ
数を増加させることが可能となる。本発明によるデータ
処理装置は、命令がデータ幅またはデータ形式の情報を
有するとき、さらに、データ変換のオーバーヘッドを減
少させてデータ処理能力を向上させることができる。こ
のとき、データ形式毎に命令を用意する必要がなくな
り、命令数を減少させることができる。命令数の減少
は、オペレーションコードのサイズを縮小させ、メモリ
コストの低減、命令フェッチがネックとなる性能の低下
を防止する。
ファイル５を命令により直接に指定していないため、命
令アーキテクチャの上位互換性を保ったまま、レジスタ
数を増加させることが可能となる。本発明によるデータ
処理装置は、命令がデータ幅またはデータ形式の情報を
有するとき、さらに、データ変換のオーバーヘッドを減
少させてデータ処理能力を向上させることができる。こ
のとき、データ形式毎に命令を用意する必要がなくな
り、命令数を減少させることができる。命令数の減少
は、オペレーションコードのサイズを縮小させ、メモリ
コストの低減、命令フェッチがネックとなる性能の低下
を防止する。
【００５９】図６は、本発明によるデータ処理装置の実
施の他の形態を示している。そのデータ処理装置３１
は、命令レジスタ３２、複数のリード側レジスタポイン
タアレイ３３、複数のライト側レジスタポインタアレイ
３４、レジスタファイル３５、演算前型変換ユニット３
６、演算ユニット３７、演算後型変換ユニット３８およ
びレジスタバンク制御機構３９を備えている。
施の他の形態を示している。そのデータ処理装置３１
は、命令レジスタ３２、複数のリード側レジスタポイン
タアレイ３３、複数のライト側レジスタポインタアレイ
３４、レジスタファイル３５、演算前型変換ユニット３
６、演算ユニット３７、演算後型変換ユニット３８およ
びレジスタバンク制御機構３９を備えている。
【００６０】命令レジスタ３２は、主記憶からフェッチ
された命令語を一時的に記憶する。命令レジスタ３２
は、オペレーションコードフィールドとオペランド指定
コードフィールドとから形成されている。オペランド指
定コードフィールドは、第１オペランド指定コードフィ
ールドと第２オペランド指定コードフィールドとから形
成されている。
された命令語を一時的に記憶する。命令レジスタ３２
は、オペレーションコードフィールドとオペランド指定
コードフィールドとから形成されている。オペランド指
定コードフィールドは、第１オペランド指定コードフィ
ールドと第２オペランド指定コードフィールドとから形
成されている。
【００６１】命令語は、オペレーションコードフィール
ドに記憶されるオペレーションコードと、第１オペラン
ド指定コードフィールドに記憶される第１オペランド指
定コードと、第２オペランド指定コードフィールドに記
憶される第２オペランド指定コードとから形成されてい
る。オペレーションコードは、演算ユニット３７で実行
される演算を指定する。第１オペランド指定コードと第
２オペランド指定コードは、リード側レジスタポインタ
アレイ３３のアドレスを指定し、第２オペランド指定コ
ードは、さらに、ライト側レジスタポインタアレイ３４
のアドレスを指定する。
ドに記憶されるオペレーションコードと、第１オペラン
ド指定コードフィールドに記憶される第１オペランド指
定コードと、第２オペランド指定コードフィールドに記
憶される第２オペランド指定コードとから形成されてい
る。オペレーションコードは、演算ユニット３７で実行
される演算を指定する。第１オペランド指定コードと第
２オペランド指定コードは、リード側レジスタポインタ
アレイ３３のアドレスを指定し、第２オペランド指定コ
ードは、さらに、ライト側レジスタポインタアレイ３４
のアドレスを指定する。
【００６２】複数のリード側レジスタポインタアレイ３
３は、各々がデータ形式フィールドとアドレスフィール
ドとから形成されている。リード側レジスタポインタア
レイ３３は、データ形式フィールドに演算されるオペラ
ンドのデータ形式を記憶し、アドレスフィールドにその
オペランドのレジスタファイル３５のアドレスを記憶し
ている。リード側レジスタポインタアレイ３の各々は、
レジスタファイル５のアドレスをすべて記述する必要が
なく、命令レジスタ２に一時記録される命令に使用され
るオペランドの個数だけデータ形式とアドレスとをが記
録される。
３は、各々がデータ形式フィールドとアドレスフィール
ドとから形成されている。リード側レジスタポインタア
レイ３３は、データ形式フィールドに演算されるオペラ
ンドのデータ形式を記憶し、アドレスフィールドにその
オペランドのレジスタファイル３５のアドレスを記憶し
ている。リード側レジスタポインタアレイ３の各々は、
レジスタファイル５のアドレスをすべて記述する必要が
なく、命令レジスタ２に一時記録される命令に使用され
るオペランドの個数だけデータ形式とアドレスとをが記
録される。
【００６３】複数のライト側レジスタポインタアレイ３
４は、各々がデータ形式フィールドとアドレスフィール
ドとから形成されている。ライト側レジスタポインタア
レイ３４は、データ形式フィールドにオペランドのデー
タ形式を記憶し、アドレスフィールドに演算されたオペ
ランドが格納されるレジスタファイル３５のアドレスを
記憶している。
４は、各々がデータ形式フィールドとアドレスフィール
ドとから形成されている。ライト側レジスタポインタア
レイ３４は、データ形式フィールドにオペランドのデー
タ形式を記憶し、アドレスフィールドに演算されたオペ
ランドが格納されるレジスタファイル３５のアドレスを
記憶している。
【００６４】レジスタファイル３５は、命令語により使
用される複数のオペランドを記憶する。そのオペランド
は、唯一のデータ形式で表現される必要はなく、たとえ
ば、ワード、ハーフワードまたはバイトのいずれかによ
り表現されている数値を示している。
用される複数のオペランドを記憶する。そのオペランド
は、唯一のデータ形式で表現される必要はなく、たとえ
ば、ワード、ハーフワードまたはバイトのいずれかによ
り表現されている数値を示している。
【００６５】演算前型変換ユニット３６は、リード側レ
ジスタポインタアレイ３３に指定されたレジスタに記録
されたオペランドのデータ形式を１ワードに型変換す
る。演算ユニット３７は、演算前型変換ユニット３６に
より１ワードに型変換されたオペランドを演算する。
ジスタポインタアレイ３３に指定されたレジスタに記録
されたオペランドのデータ形式を１ワードに型変換す
る。演算ユニット３７は、演算前型変換ユニット３６に
より１ワードに型変換されたオペランドを演算する。
【００６６】演算後型変換ユニット３８は、演算された
オペランドをライト側レジスタポインタアレイ３４に指
定されたデータ形式に型変換する。型変換されたオペラ
ンドは、ライト側レジスタポインタアレイ３４に指定さ
れたレジスタファイル３５のアドレスに代入される。
オペランドをライト側レジスタポインタアレイ３４に指
定されたデータ形式に型変換する。型変換されたオペラ
ンドは、ライト側レジスタポインタアレイ３４に指定さ
れたレジスタファイル３５のアドレスに代入される。
【００６７】レジスタバンク制御機構３９は、命令に基
づいて、複数のリード側レジスタポインタアレイ３３か
ら１つのリード側レジスタポインタアレイ３３を選択
し、複数のライト側レジスタポインタアレイ３４から１
つのライト側レジスタポインタアレイ３４を選択する。
レジスタバンク制御機構３９により選択された１つのリ
ード側レジスタポインタアレイ３３は、命令レジスタ３
２に一時記憶される命令語に使用され、レジスタバンク
制御機構３９により選択された１つのライト側レジスタ
ポインタアレイ３４は、命令レジスタ３２に一時記憶さ
れる命令語に使用される。
づいて、複数のリード側レジスタポインタアレイ３３か
ら１つのリード側レジスタポインタアレイ３３を選択
し、複数のライト側レジスタポインタアレイ３４から１
つのライト側レジスタポインタアレイ３４を選択する。
レジスタバンク制御機構３９により選択された１つのリ
ード側レジスタポインタアレイ３３は、命令レジスタ３
２に一時記憶される命令語に使用され、レジスタバンク
制御機構３９により選択された１つのライト側レジスタ
ポインタアレイ３４は、命令レジスタ３２に一時記憶さ
れる命令語に使用される。
【００６８】リード側レジスタポインタアレイ３３とラ
イト側レジスタポインタアレイ３４とが命令毎に切り替
えられることにより、命令はレジスタ数が大きいレジス
タファイル３５を有効に扱うことができる。
イト側レジスタポインタアレイ３４とが命令毎に切り替
えられることにより、命令はレジスタ数が大きいレジス
タファイル３５を有効に扱うことができる。
【００６９】
【発明の効果】本発明によるデータ処理装置及びデータ
処理方法によれば、命令数を増加させないで、その命令
で指定されるレジスタ数より数が大きいレジスタを間接
アドレッシングで指定することができる。
処理方法によれば、命令数を増加させないで、その命令
で指定されるレジスタ数より数が大きいレジスタを間接
アドレッシングで指定することができる。
【００７０】本発明によるデータ処理装置及びデータ処
理方法は、さらに、レジスタポインタアレイの内容を変
更しない場合には、レジスタポインタアレイが存在しな
い場合と同様な操作を実行することができる。このた
め、命令アーキテクチャのコンパティビリティが保持で
き、ソフトウェア資源の流用が可能となる。
理方法は、さらに、レジスタポインタアレイの内容を変
更しない場合には、レジスタポインタアレイが存在しな
い場合と同様な操作を実行することができる。このた
め、命令アーキテクチャのコンパティビリティが保持で
き、ソフトウェア資源の流用が可能となる。
【図１】図１は、本発明によるデータ処理装置の実施の
形態を示すブロック図である。
形態を示すブロック図である。
【図２】図２は、本発明によるデータ処理装置の動作を
示すフローチャートである。
示すフローチャートである。
【図３】図３は、型変換が必要ではない命令語を実行す
るときのパイプラインのステージ構成を示す図である。
るときのパイプラインのステージ構成を示す図である。
【図４】図４は、演算前の型変換を必要とする命令語を
実行するときのパイプラインのステージ構成を示す図で
ある。
実行するときのパイプラインのステージ構成を示す図で
ある。
【図５】図５は、演算後の型変換を必要とする命令語を
実行するときのパイプラインのステージ構成を示す図で
ある。
実行するときのパイプラインのステージ構成を示す図で
ある。
【図６】図６は、本発明によるデータ処理装置の実施の
他の形態を示すブロック図である。
他の形態を示すブロック図である。
【図７】図７は、公知のデータ処理装置の動作を示すフ
ローチャートである。
ローチャートである。
【図８】図８は、型変換が必要ではない命令語を実行す
るときのパイプラインのステージ構成を示す図である。
るときのパイプラインのステージ構成を示す図である。
【図９】図９は、演算前の型変換を必要とする命令語を
実行するときのパイプラインのステージ構成を示す図で
ある。
実行するときのパイプラインのステージ構成を示す図で
ある。
【図１０】図１０は、演算後の型変換を必要とする命令
語を実行するときのパイプラインのステージ構成を示す
図である。
語を実行するときのパイプラインのステージ構成を示す
図である。
１：データ処理装置
２：命令レジスタ
３：リード側レジスタポインタアレイ
４：ライト側レジスタポインタアレイ
５：レジスタファイル
６：演算前型変換ユニット
７：演算ユニット
８：演算後型変換ユニット
ＩＦ：命令フェッチ
ＩＤ：命令デコード
ＥＸ：命令実行
ＤＦ：データ転送
ＷＢ：書き込み
３１：データ処理装置
３２：命令レジスタ
３３：リード側レジスタポインタアレイ
３４：ライト側レジスタポインタアレイ
３５：レジスタファイル
３６：演算前型変換ユニット
３７：演算ユニット
３８：演算後型変換ユニット
３９：レジスタバンク制御機構
Claims (8)
- 【請求項１】 複数のオペランドを記憶するレジスタフ
ァイルと、 前記複数のオペランドのレジスタアドレスとデータ形式
とを対応づけて記録するレジスタポインタアレイと、 オペレーションコードと前記レジスタポインタアレイの
アドレスを指定して間接的に前記複数のオペランドから
対象オペランドを指定する対象オペランド指定コードと
を含む命令を一時記憶する命令レジスタと、 前記対象オペランド指定コードにより指定される前記デ
ータ形式に基づいて前記対象オペランドを型変換する演
算前型変換ユニットと、 前記演算前型変換ユニットにより型変換された前記対象
オペランドに前記オペレーションコードに指定された演
算を実行する演算ユニットとを具備するデータ処理装
置。 - 【請求項２】請求項１において、 前記命令は、前記レジスタポインタアレイのアドレスを
指定して間接的に前記複数のオペランドから代入オペラ
ンドを指定する代入オペランド指定コードを更に含み、 前記演算の結果は、前記代入オペランドに代入されるデ
ータ処理装置。 - 【請求項３】請求項２において、更に、 前記演算ユニットにより演算を実行された前記対象オペ
ランドを前記代入オペランド指定コードにより指定され
る前記データ形式に基づいて型変換する演算後型変換ユ
ニットを具備するデータ処理装置。 - 【請求項４】請求項３において、 前記レジスタポインタアレイは、 前記対象オペランドのレジスタアドレスとデータ形式と
を対応づけて記録するリード側レジスタポインタアレイ
と、 前記代入オペランドのレジスタアドレスとデータ形式と
を対応づけて記録するライト側レジスタポインタアレイ
とから形成されるデータ処理装置。 - 【請求項５】請求項４において、 前記代入オペランド指定コードは、前記対象オペランド
指定コードと一致しているデータ処理装置。 - 【請求項６】請求項５において、 前記対象オペランドのレジスタアドレスは、前記代入オ
ペランドのレジスタアドレスと異なるデータ処理装置。 - 【請求項７】請求項１〜請求項６のいずれかにおいて、 前記レジスタポインタアレイは、複数部が備えられ、 前記複数部の１つを選択するレジスタバンク制御機構を
更に具備するデータ処理装置。 - 【請求項８】請求項１〜請求項７のいずれかに記載され
ているデータ処理装置を用いて前記命令を実行するデー
タ処理方法であり、 前記対象オペランド指定コードにより指定される前記デ
ータ形式に基づいて前記対象オペランドを型変換するス
テップと、 前記演算前型変換ユニットにより型変換された前記対象
オペランドに前記オペレーションコードに指定された演
算を実行するステップとを具備し、 前記型変換するステップと前記演算を実行するステップ
とは、１クロックで実行されるデータ処理方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001234279A JP2003044273A (ja) | 2001-08-01 | 2001-08-01 | データ処理装置及びデータ処理方法 |
| US10/206,058 US6687808B2 (en) | 2001-08-01 | 2002-07-29 | Data processor using indirect register addressing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001234279A JP2003044273A (ja) | 2001-08-01 | 2001-08-01 | データ処理装置及びデータ処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003044273A true JP2003044273A (ja) | 2003-02-14 |
Family
ID=19065915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001234279A Withdrawn JP2003044273A (ja) | 2001-08-01 | 2001-08-01 | データ処理装置及びデータ処理方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6687808B2 (ja) |
| JP (1) | JP2003044273A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008535065A (ja) * | 2005-03-24 | 2008-08-28 | クゥアルコム・インコーポレイテッド | 間接レジスタ読み取り及び書込み動作 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005010748A1 (en) * | 2003-07-30 | 2005-02-03 | Koninklijke Philips Electronics, N.V. | Memory organization allowing single cycle pointer addressing where the address of the pointer is also contained in one of the memory locations |
| US7325124B2 (en) * | 2004-04-21 | 2008-01-29 | International Business Machines Corporation | System and method of execution of register pointer instructions ahead of instruction issue |
| US7124259B2 (en) * | 2004-05-03 | 2006-10-17 | Sony Computer Entertainment Inc. | Methods and apparatus for indexed register access |
| CN101593095B (zh) | 2008-05-28 | 2013-03-13 | 国际商业机器公司 | 基于流水级的数据处理方法和系统 |
| US20110320775A1 (en) * | 2010-06-27 | 2011-12-29 | Edson Borin | Accelerating execution of compressed code |
| CN102779023A (zh) * | 2011-05-12 | 2012-11-14 | 中兴通讯股份有限公司 | 一种处理器的环回结构及数据环回处理方法 |
| US9465613B2 (en) * | 2011-12-19 | 2016-10-11 | International Business Machines Corporation | Instruction predication using unused datapath facilities |
| US11061575B2 (en) | 2017-09-19 | 2021-07-13 | International Business Machines Corporation | Read-only table of contents register |
| US10884929B2 (en) | 2017-09-19 | 2021-01-05 | International Business Machines Corporation | Set table of contents (TOC) register instruction |
| US10896030B2 (en) | 2017-09-19 | 2021-01-19 | International Business Machines Corporation | Code generation relating to providing table of contents pointer values |
| US10705973B2 (en) | 2017-09-19 | 2020-07-07 | International Business Machines Corporation | Initializing a data structure for use in predicting table of contents pointer values |
| US10620955B2 (en) | 2017-09-19 | 2020-04-14 | International Business Machines Corporation | Predicting a table of contents pointer value responsive to branching to a subroutine |
| US10725918B2 (en) | 2017-09-19 | 2020-07-28 | International Business Machines Corporation | Table of contents cache entry having a pointer for a range of addresses |
| US10929132B1 (en) * | 2019-09-23 | 2021-02-23 | Intel Corporation | Systems and methods for ISA support for indirect loads and stores for efficiently accessing compressed lists in graph applications |
| CN114338021B (zh) * | 2022-03-15 | 2022-07-19 | 阿里云计算有限公司 | 一种密文混合运算方法及装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5840668A (ja) | 1981-09-04 | 1983-03-09 | Hitachi Ltd | レジスタ選択方式 |
| US5890222A (en) * | 1995-01-04 | 1999-03-30 | International Business Machines Corporation | Method and system for addressing registers in a data processing unit in an indirect addressing mode |
| JPH1011352A (ja) * | 1996-06-19 | 1998-01-16 | Hitachi Ltd | データ処理装置およびそのレジスタアドレス変換方法 |
| US6098160A (en) * | 1997-10-28 | 2000-08-01 | Microchip Technology Incorporated | Data pointer for outputting indirect addressing mode addresses within a single cycle and method therefor |
-
2001
- 2001-08-01 JP JP2001234279A patent/JP2003044273A/ja not_active Withdrawn
-
2002
- 2002-07-29 US US10/206,058 patent/US6687808B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008535065A (ja) * | 2005-03-24 | 2008-08-28 | クゥアルコム・インコーポレイテッド | 間接レジスタ読み取り及び書込み動作 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030028754A1 (en) | 2003-02-06 |
| US6687808B2 (en) | 2004-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7664934B2 (en) | Data processor decoding instruction formats using operand data | |
| US6405302B1 (en) | Microcomputer | |
| JP4485198B2 (ja) | Ｊａｖａアクセラレータを備えたプロセッサシステム | |
| JP2003044273A (ja) | データ処理装置及びデータ処理方法 | |
| US7546442B1 (en) | Fixed length memory to memory arithmetic and architecture for direct memory access using fixed length instructions | |
| US8972701B2 (en) | Setting zero bits in architectural register for storing destination operand of smaller size based on corresponding zero flag attached to renamed physical register | |
| EP1143333B1 (en) | Microprocessor for supporting reduction of program codes in size | |
| US6542989B2 (en) | Single instruction having op code and stack control field | |
| JPH0673105B2 (ja) | 命令パイプライン方式のマイクロプロセッサ | |
| EP1220091B1 (en) | Circuit and method for instruction compression and dispersal in VLIW processors | |
| US7340591B1 (en) | Providing parallel operand functions using register file and extra path storage | |
| JPH03233630A (ja) | 情報処理装置 | |
| JP2002229778A (ja) | 高速ディスプレースメント付きｐｃ相対分岐方式 | |
| US6925548B2 (en) | Data processor assigning the same operation code to multiple operations | |
| JPH08212075A (ja) | 情報処理装置 | |
| JPH0683615A (ja) | 命令セットエミュレーションを行う計算機 | |
| JPH1165840A (ja) | 演算処理装置およびその方法 | |
| JPS623332A (ja) | 情報処理装置 | |
| JP3901670B2 (ja) | データ処理装置 | |
| JP2000112754A (ja) | データ処理装置 | |
| JPS62150435A (ja) | デ−タ処理方式 | |
| JP3199603B2 (ja) | コードサイズ縮小化マイクロプロセッサ | |
| JP2004005738A5 (ja) | ||
| JP3474347B2 (ja) | マイクロコンピュータの命令解読部 | |
| JPH11143710A (ja) | 処理対象値入力装置及びプログラム変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081007 |