CN102779023A - 一种处理器的环回结构及数据环回处理方法 - Google Patents

一种处理器的环回结构及数据环回处理方法 Download PDF

Info

Publication number
CN102779023A
CN102779023A CN2011101224025A CN201110122402A CN102779023A CN 102779023 A CN102779023 A CN 102779023A CN 2011101224025 A CN2011101224025 A CN 2011101224025A CN 201110122402 A CN201110122402 A CN 201110122402A CN 102779023 A CN102779023 A CN 102779023A
Authority
CN
China
Prior art keywords
data
register file
cell
reading
data storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101224025A
Other languages
English (en)
Inventor
黎立煌
李炜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN2011101224025A priority Critical patent/CN102779023A/zh
Priority to EP11865214.8A priority patent/EP2709003B1/en
Priority to US14/117,244 priority patent/US20140156685A1/en
Priority to PCT/CN2011/079663 priority patent/WO2012151822A1/zh
Publication of CN102779023A publication Critical patent/CN102779023A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/20—Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
    • G06F16/25—Integrating or interfacing systems involving database management systems
    • G06F16/258—Data format conversion from or to a database
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3824—Operand accessing
    • G06F9/3826—Bypassing or forwarding of data results, e.g. locally between pipeline stages or within a pipeline stage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30025—Format conversion instructions, e.g. Floating-Point to Integer, decimal conversion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30043—LOAD or STORE instructions; Clear instruction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3824—Operand accessing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
    • G06F9/3873—Variable length pipelines, e.g. elastic pipeline
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G06F9/3893—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled in tandem, e.g. multiplier-accumulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

本发明公开了一种处理器的环回结构及数据环回处理方法，环回结构包括：寄存器文件单元、数据存储单元、数据读取单元，其中，寄存器文件单元，用于为数据存储单元和数据读取单元提供数据的读写服务；数据存储单元，连接寄存器文件单元，用于从寄存器文件单元的读口读取数据，并对读取的数据进行数据变换后反馈到数据读取单元；数据读取单元，连接寄存器文件单元和数据存储单元，用于对数据存储单元反馈的数据进行变换后通过寄存器文件单元的写口写入到寄存器文件单元中。通过本发明，能够提高处理器的效率、降低处理器的功耗。

Description

一种处理器的环回结构及数据环回处理方法
技术领域
本发明涉及处理器的架构设计领域，尤其涉及一种处理器的环回结构及数据环回处理方法。
背景技术
处理器是芯片中的核心部件，处理器的效率以及功耗在很大程度上影响着整个芯片的效率和功耗，因此在处理器架构的设计中，需要考虑如何提高处理器的效率和降低处理器的功耗。
如图1所示，在传统的处理器架构中，提供以下三个数据通道：
通道一：经由“内存→数据读取单元→寄存器文件单元”的数据通道；
通道二：经由“寄存器文件单元→运算单元→寄存器文件单元”的数据通道，该通道也称前门通道；
通道三：经由“寄存器文件单元→数据存储单元→内存”的数据通道。
在传统的处理器架构中，运算开始之前首先要由数据读取单元将内存中的操作数读入到寄存器文件单元中；然后运算单元从寄存器文件单元中读取操作数开始运算，并将运算结果写回到寄存器文件单元中；最后数据存储单元从寄存器文件单元中读出运算结果，并将运算结果存储到内存中。
在传统的处理器架构下，数据运算虽然可以在“寄存器文件单元→运算单元→寄存器文件单元”构成的前门通道内反复循环，但是，运算单元只能进行算数逻辑运算，而不能进行数据读取单元和数据存储单元提供的特殊的数据变换(例如数据的旋转移位等)。因此，如果要进行数据读取单元和数据存储单元提供的特殊的数据变换，处理器就必须将数据写回到内存中，然后再从内存中读回来。由于对内存的操作是会消耗处理器的功耗及时间的，因此在这种情况下，如果处理器频繁的对内存进行读写，会对整个处理器的效率和功耗造成很大影响。
发明内容
有鉴于此，本发明的主要目的在于提供一种处理器的环回结构及数据环回处理方法，以提高处理器的效率、降低处理器的功耗。
为达到上述目的，本发明的技术方案是这样实现的：
本发明提供了一种处理器的环回结构，包括：寄存器文件单元、数据存储单元、数据读取单元，其中，
所述寄存器文件单元，用于为所述数据存储单元和数据读取单元提供数据的读写服务；
所述数据存储单元，连接所述寄存器文件单元，用于从所述寄存器文件单元的读口读取数据，并对读取的数据进行数据变换后反馈到所述数据读取单元；
所述数据读取单元，连接所述寄存器文件单元和数据存储单元，用于对所述数据存储单元反馈的数据进行变换后通过寄存器文件单元的写口写入到所述寄存器文件单元中。
所述数据存储单元和数据读取单元之间连接有数据运算和变换单元，
所述数据运算和变换单元，用于对所述数据存储单元反馈的数据进一步进行运算和变换处理后提供给所述数据读取单元。
所述数据存储单元进一步用于，在处理从所述读口读取的数据时，屏蔽自身对处理器的内存操作。
所述环回结构还包括：运算单元，连接所述寄存器文件单元，用于从所述寄存器文件单元读取源操作数，并根据源操作数进行数据运算，将得到的运算结果写入所述寄存器文件单元中。
所述数据存储单元进一步用于，从所述寄存器文件单元的读口读取所述源操作数的运算结果，并对读取的运算结果进行数据变换后反馈到所述数据读取单元；
相应的，所述数据读取单元进一步用于，对所述数据存储单元反馈的运算结果进行变换后通过寄存器文件单元的写口写入到所述寄存器文件单元中。
所述数据变换为数据的旋转移位操作。
本发明还提供了一种处理器的数据环回处理方法，该方法包括：
数据存储单元从寄存器文件单元的读口读取数据，并对读取的数据进行数据变换后反馈到数据读取单元；
数据读取单元对数据存储单元反馈的数据进行变换后，通过寄存器文件单元的写口写入到寄存器文件单元中。
该方法进一步包括：
所述数据存储单元和数据读取单元之间连接有数据运算和变换单元，所述数据运算和变换单元对所述数据存储单元反馈的数据进一步进行运算和变换处理后提供给所述数据读取单元。
该方法进一步包括：
所述数据存储单元在处理从所述读口读取的数据时，屏蔽自身对处理器的内存操作。
该方法进一步包括：
连接所述寄存器文件单元的运算单元从所述寄存器文件单元读取源操作数，并根据源操作数进行数据运算，将得到的运算结果写入所述寄存器文件单元中。
该方法进一步包括：
所述数据存储单元从寄存器文件单元的读口读取所述源操作数的运算结果，并对读取的运算结果进行数据变换后反馈到所述数据读取单元；
所述数据读取单元对数据存储单元反馈的运算结果进行变换后通过寄存器文件单元的写口写入到所述寄存器文件单元中。
所述数据变换为数据的旋转移位操作。
本发明所提供的一种处理器的环回结构及数据环回处理方法，提供了直接从数据存储单元到数据读取单元的指令和通道，通过提供该指令和通道，在运算单元完成运算并通过数据存储单元的数据变换后，并不直接将数据写入内存，而是将数据环回并反馈到数据读取单元。该通道重用了数据存储单元和数据读取单元的特殊的数据变换功能(包括数据的旋转移位等等)、以及它们对寄存器文件单元的读写端口，并在需要时可以在数据存储单元和数据读取单元之间加入其它的数据运算和变换单元；该通道与“寄存器文件单元→运算单元→寄存器文件单元”的通道是相互独立的，可以并行执行操作，它们可以互不影响的独立工作。
通过本发明，避免了处理器对内存的存取操作、以及由于读写内存造成的读写冲突，有效提高了处理器的工作效率、降低了处理器的功耗。
附图说明
图1为现有的处理器架构示意图；
图2为本发明实施例中的处理器环回结构的示意图一；
图3为本发明实施例中的处理器环回结构的示意图二；
图4为本发明实施例中处理器的数据环回处理的时序图；
图5为本发明实施例的处理器环回结构中独立的前门通道和后门通道的示意图；
图6为本发明实施例的处理器环回结构中前门通道和后门通道形成关闭循环体的示意图。
具体实施方式
下面结合附图和具体实施例对本发明的技术方案进一步详细阐述。
本发明所提供的一种处理器的环回结构，主要包括：寄存器文件单元、数据存储单元、数据读取单元。其中，寄存器文件单元，用于为数据存储单元和数据读取单元提供数据的读写服务；数据存储单元，连接寄存器文件单元，用于从寄存器文件单元的读口读取数据，并对读取的数据进行数据变换后反馈到数据读取单元；数据读取单元，连接寄存器文件单元和数据存储单元，用于对数据存储单元反馈的数据进行变换后通过寄存器文件单元的写口写入到寄存器文件单元中。
较佳的，数据存储单元和数据读取单元之间还可以连接有数据运算和变换单元，该数据运算和变换单元用于对数据存储单元反馈的数据进一步进行运算和变换处理后提供给数据读取单元。
另外，数据存储单元在处理从读口读取的数据时，需要屏蔽自身对处理器的内存操作。
进一步的，环回结构还可以包括：运算单元，连接寄存器文件单元，用于从寄存器文件单元读取源操作数，并根据源操作数进行数据运算，将得到的运算结果写入寄存器文件单元中。
那么，数据存储单元可进一步用于，从寄存器文件单元的读口读取源操作数的运算结果，并对读取的运算结果进行数据变换后反馈到数据读取单元；
相应的，数据读取单元进一步用于，对数据存储单元反馈的运算结果进行变换后通过寄存器文件单元的写口写入到寄存器文件单元中。
本发明所提供的处理器的数据环回处理方法，主要包括：
数据存储单元从寄存器文件单元的读口读取数据，并对读取的数据进行数据变换后反馈到数据读取单元；
数据读取单元对数据存储单元反馈的数据进行变换后，通过寄存器文件单元的写口写入到寄存器文件单元中。
较佳的，该方法进一步包括：连接寄存器文件单元的运算单元从寄存器文件单元读取源操作数，并根据源操作数进行数据运算，将得到的运算结果写入寄存器文件单元中。
那么相应的，数据存储单元可以从寄存器文件单元的读口读取源操作数的运算结果，并对读取的运算结果进行数据变换后反馈到数据读取单元；
数据读取单元对数据存储单元反馈的运算结果进行变换后通过寄存器文件单元的写口写入到寄存器文件单元中。
也就是说，数据存储单元从寄存器文件单元读取的可以是运算单元的运算结果，也可以不是。如果在具体实施时，只是想利用数据存储单元和数据读取单元的特殊数据变换功能，避免对内存的操作，那么数据存储单元从寄存器文件单元读取的可以不是运算单元的运算结果。
由此可以看出，本发明提供了直接从数据存储单元到数据读取单元的指令和通道，通过提供该指令和通道，在运算单元完成运算并通过数据存储单元的数据变换后，并不直接将数据写入内存，而是将数据环回并反馈到数据读取单元。该通道重用了数据存储单元和数据读取单元的特殊的数据变换功能(包括数据的旋转移位等等)、以及它们对寄存器文件单元的读写端口；该通道与“寄存器文件单元→运算单元→寄存器文件单元”的通道是相互独立的，可以并行执行操作，它们可以互不影响的独立工作。
需要说明的是，本发明中“寄存器文件单元→数据存储单元→数据读取单元→寄存器文件单元”的通道，与“寄存器文件单元→运算单元→寄存器文件单元”的通道，也可以协调工作，形成关闭的循环体。下面结合具体实施例进行说明。
本发明实施例所提供的一种处理器环回结构，如图2所示，主要包括：数据读取单元、寄存器文件单元、运算单元、数据存储单元，其中，经由寄存器文件单元的第一读口(即图中所示读口1)、运算单元、寄存器文件单元的第一写口(即图中所示写口1)的数据通道构成前门通道，经由寄存器文件单元的第二读口(即图中所示读口2)、数据存储单元、数据读取单元、寄存器文件单元的第二写口(即图中所示写口2)的数据通道构成后门通道。图2中的虚线箭头示出了数据环回的路径。
运算单元，用于从寄存器文件单元的读口1读取源操作数，并根据源操作数进行数据运算，将得到的运算结果通过寄存器文件单元的写口1写入到寄存器文件单元中；
数据存储单元，用于通过寄存器文件单元的读口2读取运算结果，并对运算结果进行数据变换后反馈到数据读取单元；
数据读取单元，用于对数据存储单元反馈的数据进行变换后通过寄存器文件单元的写口2写入到寄存器文件单元中；
寄存器文件单元，用于为运算单元、数据存储单元、数据读取单元提供数据的读写服务。
从图2所示的处理器环回结构可以看出，本发明为了提高处理器的效率并减少处理器的功耗，提供了直接从数据存储单元到数据读取单元的指令和通道(即后门通道)。即通过提供该指令和通道，在运算单元完成运算并通过数据存储单元的数据变换后，并不直接将数据写入内存，而是将数据环回并反馈到数据读取单元。后门通道重用了数据存储单元和数据读取单元的特殊的数据变换功能(例如数据的旋转移位等)、以及它们对寄存器文件单元的读写端口。这种数据反馈策略避免了处理器对内存的存取操作、以及由于读写内存造成的读写冲突。
另外，作为本发明的另一种实施例，可以在数据存储单元和数据读取单元之间增设其他部件(如数据运算和变换单元)，用以进行额外的数据运算和数据变换。该实施例的处理器环回结构如图3所示，其中，经由寄存器文件单元的第一读口(即图中所示读口1)、运算单元、寄存器文件单元的第一写口(即图中所示写口1)的数据通道构成前门通道，经由寄存器文件单元的第二读口(即图中所示读口2)、数据存储单元、数据运算和变换单元、数据读取单元、寄存器文件单元的第二写口(即图中所示写口2)的数据通道构成后门通道。图3中的虚线箭头示出了数据环回的路径。图4示出了处理器的数据环回处理的指令流水线，数据环回的指令流水线由运算单元从寄存器文件单元读取数据开始，一直到数据通过数据读取单元写回到寄存器文件单元结束，总共需要N个时钟周期，每个周期对应一级流水线，下面对每级流水线的功能说明如下：
第一级流水线(Stage 1)：运算单元从寄存器文件单元的读口1读取源操作数；
Stage 2～N-4：运算单元根据源操作数进行数据运算；
Stage N-3：运算单元将得到的运算结果通过寄存器文件单元的写口1写入到寄存器文件单元中；
Stage N-2：数据存储单元通过寄存器文件单元的读口2读取运算结果，并对运算结果进行数据变换(如数据的旋转移位)后放到数据存储总线上；
Stage N-1：数据运算和变换单元从数据存储总线上获取数据，并进行进一步的运算和变换处理后，将处理后的数据拷贝到数据读取总线上；同时，数据存储单元需要屏蔽对内存的操作；
Stage N：数据读取单元从数据读取总线上获取数据，对获取的数据进行数据变换(如数据的旋转移位)后通过寄存器文件单元的写口2写入到寄存器文件单元中。
假设N＝9，这样一个环回指令就需要9个周期才能完成操作。在没有环回指令的情况下，要完成同样功能的操作，需要额外增加对内存访问需要的周期。假设对内存的写操作需要1个周期，对内存的读操作需要3个周期，这样一共就需要13个周期。由此可以看到，在这种情况下，利用数据环回指令和环回结构可以将处理器的效率提高30％左右。也就是说，本发明所采用的环回结构使得所有数据可以在处理器核内部循环，能有效提高处理器的性能，减少处理器的功耗。
需要说明的是，如图5所示，前门通道(寄存器文件单元→运算单元→寄存器文件单元)和后门通道(寄存器文件单元→数据存储单元→数据读取单元→寄存器文件单元)处于整个处理器流水线的不同阶段，因此它们的操作是并行的、相互独立的，它们可以对相同或不同的寄存器进行操作。即后门通道和前门通道在寄存器文件单元中所使用的寄存器可以相同，也可以不同。当前门通道和后门通道对相同寄存器进行操作时(即前门通道与后门通道在寄存器文件单元中所使用的寄存器一致)，它们之间就会形成关闭的循环体，如图6所示。
如果只是想利用数据存储单元和数据读取单元的特殊的数据变换功能，避免对内存的操作，可以不必形成图6所示关闭的循环体。但是，如果在数据量较小的某些运算中，前门通道和后面通道形成的这种关闭的循环体会使运算的数据完全在处理核内部循环，并且使用了非常少的寄存器文件资源。可以将多个独立的运算封装起来，填充整个环回结构的流水线。在这种情况下，可以进一步提高性能和减少功耗，吞吐率比运算封装前可提高六到七陪，使得运算单元的使用率接近100％。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (12)

1.一种处理器的环回结构，其特征在于，包括：寄存器文件单元、数据存储单元、数据读取单元，其中，
所述寄存器文件单元，用于为所述数据存储单元和数据读取单元提供数据的读写服务；
所述数据存储单元，连接所述寄存器文件单元，用于从所述寄存器文件单元的读口读取数据，并对读取的数据进行数据变换后反馈到所述数据读取单元；
所述数据读取单元，连接所述寄存器文件单元和数据存储单元，用于对所述数据存储单元反馈的数据进行变换后通过寄存器文件单元的写口写入到所述寄存器文件单元中。
2.根据权利要求1所述处理器的环回结构，其特征在于，所述数据存储单元和数据读取单元之间连接有数据运算和变换单元，
所述数据运算和变换单元，用于对所述数据存储单元反馈的数据进一步进行运算和变换处理后提供给所述数据读取单元。
3.根据权利要求1或2所述处理器的环回结构，其特征在于，所述数据存储单元进一步用于，在处理从所述读口读取的数据时，屏蔽自身对处理器的内存操作。
4.根据权利要求1或2所述处理器的环回结构，其特征在于，所述环回结构还包括：运算单元，连接所述寄存器文件单元，用于从所述寄存器文件单元读取源操作数，并根据源操作数进行数据运算，将得到的运算结果写入所述寄存器文件单元中。
5.根据权利要求4所述处理器的环回结构，其特征在于，所述数据存储单元进一步用于，从所述寄存器文件单元的读口读取所述源操作数的运算结果，并对读取的运算结果进行数据变换后反馈到所述数据读取单元；
相应的，所述数据读取单元进一步用于，对所述数据存储单元反馈的运算结果进行变换后通过寄存器文件单元的写口写入到所述寄存器文件单元中。
6.根据权利要求1或2所述处理器的环回结构，其特征在于，所述数据变换为数据的旋转移位操作。
7.一种处理器的数据环回处理方法，其特征在于，该方法包括：
数据存储单元从寄存器文件单元的读口读取数据，并对读取的数据进行数据变换后反馈到数据读取单元；
数据读取单元对数据存储单元反馈的数据进行变换后，通过寄存器文件单元的写口写入到寄存器文件单元中。
8.根据权利要求7所述处理器的数据环回处理方法，其特征在于，该方法进一步包括：
所述数据存储单元和数据读取单元之间连接有数据运算和变换单元，所述数据运算和变换单元对所述数据存储单元反馈的数据进一步进行运算和变换处理后提供给所述数据读取单元。
9.根据权利要求7或8所述处理器的数据环回处理方法，其特征在于，该方法进一步包括：
所述数据存储单元在处理从所述读口读取的数据时，屏蔽自身对处理器的内存操作。
10.根据权利要求7或8所述处理器的数据环回处理方法，其特征在于，该方法进一步包括：
连接所述寄存器文件单元的运算单元从所述寄存器文件单元读取源操作数，并根据源操作数进行数据运算，将得到的运算结果写入所述寄存器文件单元中。
11.根据权利要求10所述处理器的数据环回处理方法，其特征在于，该方法进一步包括：
所述数据存储单元从寄存器文件单元的读口读取所述源操作数的运算结果，并对读取的运算结果进行数据变换后反馈到所述数据读取单元；
所述数据读取单元对数据存储单元反馈的运算结果进行变换后通过寄存器文件单元的写口写入到所述寄存器文件单元中。
12.根据权利要求7或8所述处理器的数据环回处理方法，其特征在于，所述数据变换为数据的旋转移位操作。
CN2011101224025A 2011-05-12 2011-05-12 一种处理器的环回结构及数据环回处理方法 Pending CN102779023A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN2011101224025A CN102779023A (zh) 2011-05-12 2011-05-12 一种处理器的环回结构及数据环回处理方法
EP11865214.8A EP2709003B1 (en) 2011-05-12 2011-09-15 Loopback structure and data loopback processing method for processor
US14/117,244 US20140156685A1 (en) 2011-05-12 2011-09-15 Loopback structure and data loopback processing method of processor
PCT/CN2011/079663 WO2012151822A1 (zh) 2011-05-12 2011-09-15 一种处理器的环回结构及数据环回处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011101224025A CN102779023A (zh) 2011-05-12 2011-05-12 一种处理器的环回结构及数据环回处理方法

Publications (1)

Publication Number Publication Date
CN102779023A true CN102779023A (zh) 2012-11-14

Family

ID=47123946

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101224025A Pending CN102779023A (zh) 2011-05-12 2011-05-12 一种处理器的环回结构及数据环回处理方法

Country Status (4)

Country Link
US (1) US20140156685A1 (zh)
EP (1) EP2709003B1 (zh)
CN (1) CN102779023A (zh)
WO (1) WO2012151822A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107682446A (zh) * 2017-10-24 2018-02-09 新华三信息安全技术有限公司 一种报文镜像方法、装置及电子设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140188961A1 (en) 2012-12-27 2014-07-03 Mikhail Plotnikov Vectorization Of Collapsed Multi-Nested Loops

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85101348A (zh) * 1985-04-01 1987-01-31 坦德姆计算机有限公司 多数据通道的中央处理器(cpu)结构
US5293499A (en) * 1989-12-29 1994-03-08 Sun Microsystems, Inc. Apparatus for executing a RISC store and RI instruction pair in two clock cycles
US20030028754A1 (en) * 2001-08-01 2003-02-06 Nec Corporation Data processor using indirect register addressing
CN1584824A (zh) * 2003-08-18 2005-02-23 上海海尔集成电路有限公司 一种基于cisc结构的微处理器构架及指令实现方式

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5781790A (en) * 1995-12-29 1998-07-14 Intel Corporation Method and apparatus for performing floating point to integer transfers and vice versa
US6393452B1 (en) * 1999-05-21 2002-05-21 Hewlett-Packard Company Method and apparatus for performing load bypasses in a floating-point unit
US6970996B1 (en) * 2000-01-04 2005-11-29 National Semiconductor Corporation Operand queue for use in a floating point unit to reduce read-after-write latency and method of operation
WO2006018822A1 (en) * 2004-08-20 2006-02-23 Koninklijke Philips Electronics, N.V. Combined load and computation execution unit
US20070106883A1 (en) * 2005-11-07 2007-05-10 Choquette Jack H Efficient Streaming of Un-Aligned Load/Store Instructions that Save Unused Non-Aligned Data in a Scratch Register for the Next Instruction
KR101360812B1 (ko) * 2008-06-05 2014-02-11 삼성전자주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
US9501286B2 (en) * 2009-08-07 2016-11-22 Via Technologies, Inc. Microprocessor with ALU integrated into load unit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85101348A (zh) * 1985-04-01 1987-01-31 坦德姆计算机有限公司 多数据通道的中央处理器(cpu)结构
US5293499A (en) * 1989-12-29 1994-03-08 Sun Microsystems, Inc. Apparatus for executing a RISC store and RI instruction pair in two clock cycles
US20030028754A1 (en) * 2001-08-01 2003-02-06 Nec Corporation Data processor using indirect register addressing
CN1584824A (zh) * 2003-08-18 2005-02-23 上海海尔集成电路有限公司 一种基于cisc结构的微处理器构架及指令实现方式

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107682446A (zh) * 2017-10-24 2018-02-09 新华三信息安全技术有限公司 一种报文镜像方法、装置及电子设备
CN107682446B (zh) * 2017-10-24 2020-12-11 新华三信息安全技术有限公司 一种报文镜像方法、装置及电子设备

Also Published As

Publication number Publication date
EP2709003B1 (en) 2018-08-01
EP2709003A1 (en) 2014-03-19
US20140156685A1 (en) 2014-06-05
WO2012151822A1 (zh) 2012-11-15
EP2709003A4 (en) 2017-06-07

Similar Documents

Publication Publication Date Title
EP2531929B1 (en) A tile-based processor architecture model for high efficiency embedded homogneous multicore platforms
Abdel-Majeed et al. Warped register file: A power efficient register file for GPGPUs
WO2020103058A1 (zh) 可编程运算与控制芯片、设计方法及其装置
US8954775B2 (en) Power gating functional units of a processor
Suh et al. Design space exploration and implementation of a high performance and low area coarse grained reconfigurable processor
US11016773B2 (en) Processor trace extensions to facilitate real-time security monitoring
CN101187908A (zh) 单芯片多处理器共享数据存储空间的访问方法
CN104317770A (zh) 用于众核处理系统的数据存储结构及数据访问方法
Hübener et al. CoreVA: A configurable resource-efficient VLIW processor architecture
Chen et al. An eight-core RISC-V processor with compute near last level cache in Intel 4 CMOS
Kim et al. Memory-aware application mapping on coarse-grained reconfigurable arrays
CN102945148A (zh) 一种并行指令集的实现方法
Owaida et al. Massively parallel programming models used as hardware description languages: The OpenCL case
CN102779023A (zh) 一种处理器的环回结构及数据环回处理方法
Chen et al. A 3-D CPU-FPGA-DRAM hybrid architecture for low-power computation
US9122610B2 (en) OS friendly microprocessor architecture
Rutzig et al. Creams: An embedded multiprocessor platform
Noda et al. The circuits and robust design methodology of the massively parallel processor based on the matrix architecture
Kim et al. Dynamic context management for low power coarse-grained reconfigurable architecture
Li et al. Nonvolatile memory allocation and hierarchy optimization for high-level synthesis
Shi et al. DSS: Applying asynchronous techniques to architectures exploiting ILP at compile time
Iqbal et al. Run-time reconfigurable instruction set processor design: Rt-risp
US20210042111A1 (en) Efficient encoding of high fanout communications
Kim Power-efficient configuration cache structure for coarse-grained reconfigurable architecture
Aust et al. Energy-aware mpsoc for real-time applications with space-sharing, adaptive and selective clocking and software-first design

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121114