JPH03204004A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH03204004A JPH03204004A JP34251089A JP34251089A JPH03204004A JP H03204004 A JPH03204004 A JP H03204004A JP 34251089 A JP34251089 A JP 34251089A JP 34251089 A JP34251089 A JP 34251089A JP H03204004 A JPH03204004 A JP H03204004A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- execution
- user program
- data processing
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006870 function Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 2
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、汎用の中央処理装置（Ｃｅｎｔｒａｌ Ｐｒ
ｏｃｃｅｓｓｉｎｇＵｎｉｔ；以下、ＣＰＬＩとも略称
する）と１ビット演算用の演算処理装置（Ｂｉｔ Ｐｒ
ｏｃｃｅｓｓｉｎｇＵｎｉｔ；以下、ＢＰＵとも略称す
る）との組合せからなるプログラマブルコントローラに
関する。
ｏｃｃｅｓｓｉｎｇＵｎｉｔ；以下、ＣＰＬＩとも略称
する）と１ビット演算用の演算処理装置（Ｂｉｔ Ｐｒ
ｏｃｃｅｓｓｉｎｇＵｎｉｔ；以下、ＢＰＵとも略称す
る）との組合せからなるプログラマブルコントローラに
関する。
従来の技術
第２図は、従来のプログラマブルコントローラの概略的
な構成を示すブロック図である。ユーザプログラムメモ
リ１は、このプログラマブルコントローラの利用者によ
って用意される特定の処理プログラムが書き込まれたメ
モリであり、データメモリ２はその処理プログラムの実
行に用いられるデータが書き込まれたメモリである。
な構成を示すブロック図である。ユーザプログラムメモ
リ１は、このプログラマブルコントローラの利用者によ
って用意される特定の処理プログラムが書き込まれたメ
モリであり、データメモリ２はその処理プログラムの実
行に用いられるデータが書き込まれたメモリである。
ＢＰＵ３は１ビット演算機能を持つ演算処理装置であっ
て、データバッファ４およびアドレスデータバス５を介
してユーザプログラムメモリ１のユーザプログラムを読
み出し、そのユーザプログラムの命令が１ビット演算処
理の命令であった場合にその命令を実行する機能を担う
。このＢＰＵもデータメモリと接続されており、ビット
データを書込み／読出ししている。
て、データバッファ４およびアドレスデータバス５を介
してユーザプログラムメモリ１のユーザプログラムを読
み出し、そのユーザプログラムの命令が１ビット演算処
理の命令であった場合にその命令を実行する機能を担う
。このＢＰＵもデータメモリと接続されており、ビット
データを書込み／読出ししている。
汎用ＣＰＵ６は、データバス１１およびデータバッファ
４を介してユーザプログラムメモリ１およびデータメモ
リ４に接続されており、ＢＰＵ３によって読み出された
ユーザプログラムの命令がデータ処理の命令であった場
合にその命令を実行する機能を担う。システムＲＯＭ
（Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ ；読出し専用メ
モリ）７は、汎用ＣＰＵ６の制御動作のためのプログラ
ムが書き込まれたメモリであり、データバス１１を介し
て汎用ＣＰＵ６に接続されている。
４を介してユーザプログラムメモリ１およびデータメモ
リ４に接続されており、ＢＰＵ３によって読み出された
ユーザプログラムの命令がデータ処理の命令であった場
合にその命令を実行する機能を担う。システムＲＯＭ
（Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ ；読出し専用メ
モリ）７は、汎用ＣＰＵ６の制御動作のためのプログラ
ムが書き込まれたメモリであり、データバス１１を介し
て汎用ＣＰＵ６に接続されている。
入出力装置８は、このプログラマブルコントローラと外
部装置との間でのデータの授受をはかるための装置であ
り、データバス１１を介して汎用ＣＰＵ６に接続されて
いる。
部装置との間でのデータの授受をはかるための装置であ
り、データバス１１を介して汎用ＣＰＵ６に接続されて
いる。
周辺機器９は、ＢＰＵ３や汎用ＣＰＵ６とともにこのプ
ログラマブルコントローラを構成する装置であり、周辺
インタフェース１０およびデータバス１１を介して汎用
Ｃｌ） Ｕ ６に接続されている。
ログラマブルコントローラを構成する装置であり、周辺
インタフェース１０およびデータバス１１を介して汎用
Ｃｌ） Ｕ ６に接続されている。
第３図は、上記ユーザプログラムメモリ１から読み出さ
れるデータ処理命令の一例を模式的に示す図であり、そ
の命令を実行すべきか否かを決めるための実行入力情報
ｅ、演算その他の命令を表す命令オプコードｆ、命令操
作の対象となる数値などを指定するオペランドａ、ｂ、
ｃを含んでいる。
れるデータ処理命令の一例を模式的に示す図であり、そ
の命令を実行すべきか否かを決めるための実行入力情報
ｅ、演算その他の命令を表す命令オプコードｆ、命令操
作の対象となる数値などを指定するオペランドａ、ｂ、
ｃを含んでいる。
上記プログラマブルコントローラにおいて、ユーザプロ
グラムメモ１月からユーザプログラムをコπみ出すＢＰ
Ｕ３では、そのＢＰＵ３に含まれるインストラクション
デコーダによってそのユーザプログラムがどのような種
類の命令であるかを判断するためのデータが生成される
。
グラムメモ１月からユーザプログラムをコπみ出すＢＰ
Ｕ３では、そのＢＰＵ３に含まれるインストラクション
デコーダによってそのユーザプログラムがどのような種
類の命令であるかを判断するためのデータが生成される
。
このデータに基づき、汎用ＣＰＵ６てはユーザプログラ
ムの命令がデータ処理命令か否かの判定が行われる。そ
の命令がデータ処理命令であると判定された場合には、
直ちにメモリアクセス権がＢＰＵ３から汎用ＣＰＵ６に
渡され、汎用ｃｐｕ６によって再度その命令の読出しが
行われる。
ムの命令がデータ処理命令か否かの判定が行われる。そ
の命令がデータ処理命令であると判定された場合には、
直ちにメモリアクセス権がＢＰＵ３から汎用ＣＰＵ６に
渡され、汎用ｃｐｕ６によって再度その命令の読出しが
行われる。
この後、汎用ＣＰＵ６では命令に含まれる実行入力情報
を参照することによって、そのデータ処理命令を実行す
べきか否かの判断が行われる。
を参照することによって、そのデータ処理命令を実行す
べきか否かの判断が行われる。
この判断は次のようにして行われる。このときのデータ
処理命令が第３図に示すような４語命令だとすると、ま
ずその命令に含まれる１ビットの実行入力情報ｅと１語
目の命令つまり命令オペコードｆが読み取られた時点で
、その命令オペコードｆからこの場合の命令がデータ加
算処理命令であると分類される。同時に、ユーザプログ
ラムメモリ１の入力変化検出用記憶領域に書き込まれて
いるｌスキャン前の実行入力情報ＥＯの読出しが行われ
、データ処理命令から解読して得られる現在の実行入力
情報Ｅ１と前回の実行入力情報ＥＯとが比較され、その
比較結果から実行条件が判断される。処理を実行すべき
条件つまり実行条件は各命令ごとに異なり、具体的には
例えば実行入力情報がオン時、オフ−オン変化時あるい
はオン−オフ変化時などが実行条件となる。いま、上記
データ処理命令の実行条件がオフ−オンだとすると、入
力変化検出用記憶領域から読み出された前回の実行入力
情報ＥＯが「０」で現在の実行入力情報Ｅ１が「１」の
場合には実行条件成立と判断され、それ以外の条件では
実行条件不成立と判断される。
処理命令が第３図に示すような４語命令だとすると、ま
ずその命令に含まれる１ビットの実行入力情報ｅと１語
目の命令つまり命令オペコードｆが読み取られた時点で
、その命令オペコードｆからこの場合の命令がデータ加
算処理命令であると分類される。同時に、ユーザプログ
ラムメモリ１の入力変化検出用記憶領域に書き込まれて
いるｌスキャン前の実行入力情報ＥＯの読出しが行われ
、データ処理命令から解読して得られる現在の実行入力
情報Ｅ１と前回の実行入力情報ＥＯとが比較され、その
比較結果から実行条件が判断される。処理を実行すべき
条件つまり実行条件は各命令ごとに異なり、具体的には
例えば実行入力情報がオン時、オフ−オン変化時あるい
はオン−オフ変化時などが実行条件となる。いま、上記
データ処理命令の実行条件がオフ−オンだとすると、入
力変化検出用記憶領域から読み出された前回の実行入力
情報ＥＯが「０」で現在の実行入力情報Ｅ１が「１」の
場合には実行条件成立と判断され、それ以外の条件では
実行条件不成立と判断される。
なお、第３図のデータ処理命令の実行では、２語目の命
令語ａにしたがってデータメモリ４の記憶領域Ａのデー
タが読み出され、また３語目の命令語すにしたがってデ
ータメモリ４の記憶領域Ｂのデータが読み出され、これ
らのデータは１語目の命令オペコードｆにしたがって加
算され、その演算結果は４語目の命令語Ｃにしたがって
データメモリ４の記憶領域Ｃに書き込まれる。
令語ａにしたがってデータメモリ４の記憶領域Ａのデー
タが読み出され、また３語目の命令語すにしたがってデ
ータメモリ４の記憶領域Ｂのデータが読み出され、これ
らのデータは１語目の命令オペコードｆにしたがって加
算され、その演算結果は４語目の命令語Ｃにしたがって
データメモリ４の記憶領域Ｃに書き込まれる。
汎用ＣＰＵ６によって実行条件不成立が確認された場合
には上記データ処理は実行されず、このときＢ’ＰＵ３
に含まれるプログラムカウンタは汎用ＣＰＵ６によって
次のユーザ７ｏグラムの命令を読み出す状態にセ・ソト
され、メモリアクセス権は汎用ＣＰＵ６からＢＰＵ３に
返される。これによって、ＢＰＵ３による次の命令の読
出しが開始される。
には上記データ処理は実行されず、このときＢ’ＰＵ３
に含まれるプログラムカウンタは汎用ＣＰＵ６によって
次のユーザ７ｏグラムの命令を読み出す状態にセ・ソト
され、メモリアクセス権は汎用ＣＰＵ６からＢＰＵ３に
返される。これによって、ＢＰＵ３による次の命令の読
出しが開始される。
発明が解決しようとする課題
しかしながら、上述した従来のプログラマブルコントロ
ーラでは、データ処理命令の実行条件の判断を汎用ＣＰ
Ｕ６でのプログラムの実行によって行うようにしている
ので、非実行の場合でもその判断処理に時間がかかって
しまうという問題点があった。
ーラでは、データ処理命令の実行条件の判断を汎用ＣＰ
Ｕ６でのプログラムの実行によって行うようにしている
ので、非実行の場合でもその判断処理に時間がかかって
しまうという問題点があった。
したがって、本発明の目的は、データ処理命令の実行／
非実行の判定処理を高速で行うことのできるプログラマ
ブルコントローラを提供することである。
非実行の判定処理を高速で行うことのできるプログラマ
ブルコントローラを提供することである。
課題を解決するための手段
本発明は、ユーザプログラムの命令が１ビット演算処理
命令のときその演算処理を実行する演算処理装置と、ユ
ーザプログラムの命令がデータ処理命令を含む１ビット
演算処理以外の命令のときその命令を実行する汎用中央
処理装置との組合せからなるプログラマブルコントロー
ラにおいて、演算処理装置によって読み取られたユーザ
プログラムの命令がデータ処理命令のとき、その命令に
含まれる命令実行条件の種別を判別する条件種別判別機
能と、 ユーザプログラムの命令に含まれる実行入力情報を解読
する実行条件解読機能と、 条件種別判別機能による判別結果と実行条件解読機能に
よる解読結果とに基づき、ユーザプログラムの命令が実
行すべきデータ処理命令か否かを判定する実行／非実行
判定機能とを含む論理回路を前記演算処理装置に設けた
ことを特徴とするプログラマブルコントローラである。
命令のときその演算処理を実行する演算処理装置と、ユ
ーザプログラムの命令がデータ処理命令を含む１ビット
演算処理以外の命令のときその命令を実行する汎用中央
処理装置との組合せからなるプログラマブルコントロー
ラにおいて、演算処理装置によって読み取られたユーザ
プログラムの命令がデータ処理命令のとき、その命令に
含まれる命令実行条件の種別を判別する条件種別判別機
能と、 ユーザプログラムの命令に含まれる実行入力情報を解読
する実行条件解読機能と、 条件種別判別機能による判別結果と実行条件解読機能に
よる解読結果とに基づき、ユーザプログラムの命令が実
行すべきデータ処理命令か否かを判定する実行／非実行
判定機能とを含む論理回路を前記演算処理装置に設けた
ことを特徴とするプログラマブルコントローラである。
イ１三用
本発明に従えば、１ビット演算用の演算処理装置にデー
タ処理命令の実行／非実行を判定する論理回路が設けら
れているので、その判定がハードウェアによって高速に
処理され、とくに非実行時の処理が高速になる。
タ処理命令の実行／非実行を判定する論理回路が設けら
れているので、その判定がハードウェアによって高速に
処理され、とくに非実行時の処理が高速になる。
実施例
第１図は、本発明の一実施例であるプログラマブルコン
トローラの概略的な構成を示すブロック図である。
トローラの概略的な構成を示すブロック図である。
このプログラマブルコントローラにおいて、上述した従
来のプログラマブルコントローラと異なるのはＢＰＵ２
Ｂだけであり、ユーザプログラムメモリ２１、データメ
モリ２２、データバッファ２４、アドレスデータバス２
５、汎用ＣＰＵ２６、システムＲＯＭ ２７ 、入出力
装置２８、周辺機器２９、周辺インタフェース３０、デ
ータバス３１なとは従来の場合と同じである。
来のプログラマブルコントローラと異なるのはＢＰＵ２
Ｂだけであり、ユーザプログラムメモリ２１、データメ
モリ２２、データバッファ２４、アドレスデータバス２
５、汎用ＣＰＵ２６、システムＲＯＭ ２７ 、入出力
装置２８、周辺機器２９、周辺インタフェース３０、デ
ータバス３１なとは従来の場合と同じである。
すなわち、ユーザブトグラムメモリ２１は、このプログ
ラマブルコントローラの利用者によって用意される特定
の処理プログラムが書き込まれたメモリて′あり、デー
タメモリ２２はその処理プログラムの実行に用いられる
データが書き込まれたメモリである。
ラマブルコントローラの利用者によって用意される特定
の処理プログラムが書き込まれたメモリて′あり、デー
タメモリ２２はその処理プログラムの実行に用いられる
データが書き込まれたメモリである。
汎用ＣＰＵ２６は、データバス３１およびデータバッフ
ァ２４を介してユーザプログラムメモリ２１およびデー
タメモリ２４に接続されており、ＢＰＵ２３によって読
み出されたユーザプログラムの命令がデータ処理の命令
であった場合にその命令を実行する機能を担う。
ァ２４を介してユーザプログラムメモリ２１およびデー
タメモリ２４に接続されており、ＢＰＵ２３によって読
み出されたユーザプログラムの命令がデータ処理の命令
であった場合にその命令を実行する機能を担う。
システムＲＯＭ２７は、汎用ＣＰＵ２６の制御動作のた
めのプログラムが書き込まれたメモリであり、データバ
ス３１を介して汎用ＣＰＵ２６に接続されている。
めのプログラムが書き込まれたメモリであり、データバ
ス３１を介して汎用ＣＰＵ２６に接続されている。
入出力装置２８は、このプログラマブルコントローラと
外部装置との間でのデータの授受をはかるための装置で
あり、データバス３１を介して汎用ＣＰＵ２６に接続さ
れている。
外部装置との間でのデータの授受をはかるための装置で
あり、データバス３１を介して汎用ＣＰＵ２６に接続さ
れている。
周辺機器２９は、ＢＰＵ２３や汎用ＣＰＵ２６と共にこ
のプログラマブルコントローラを構成する装置であり、
データバス周辺インタフェース３０およびデータバス３
１を介して汎用ＣＰＵ２に接続されている。
のプログラマブルコントローラを構成する装置であり、
データバス周辺インタフェース３０およびデータバス３
１を介して汎用ＣＰＵ２に接続されている。
ＢＰＵ２３は１ビット演算機能を持つ演算処理装置であ
って、データバッファ２４およびアドレスデータバス２
５を介してユーザプログラムメモリ２１のユーザプログ
ラムを読み出し、そのユーザプログラムの命令が１ビッ
ト演算処理の命令であった場合にその命令を実行する機
能を担う。
って、データバッファ２４およびアドレスデータバス２
５を介してユーザプログラムメモリ２１のユーザプログ
ラムを読み出し、そのユーザプログラムの命令が１ビッ
ト演算処理の命令であった場合にその命令を実行する機
能を担う。
上記ＢＰＵ２３には、従来のプログラマフルコントロー
ラにおけるＢＰＵと同じ機能を有する基本回路３２の外
に、データ処理命令デコーダ３３、入力情報解析回路３
４、実行／非実行判定回路３５、シーケンサ３６および
非実行処理回路３７の各論理回路が設けられている。
ラにおけるＢＰＵと同じ機能を有する基本回路３２の外
に、データ処理命令デコーダ３３、入力情報解析回路３
４、実行／非実行判定回路３５、シーケンサ３６および
非実行処理回路３７の各論理回路が設けられている。
データ処理命令デコーダ３３は、ユーザプログラムメモ
リ２１から読み出されたユーザプロクラムの命令がデー
タ処理命令の場合に、その命令のオペランドの語数や命
令の実行条件の種別を判別する機能を持つ回路であり、
その判別結果は実行／非実行判定回路３５に送られる。
リ２１から読み出されたユーザプロクラムの命令がデー
タ処理命令の場合に、その命令のオペランドの語数や命
令の実行条件の種別を判別する機能を持つ回路であり、
その判別結果は実行／非実行判定回路３５に送られる。
入力情報解析回路３４は現在の命令に含まれる情報のビ
ット演算結果から得られる実行入力情報Ｅ１とユーザプ
ログラムメモリ２１の入力変化検出用記憶領域に書き込
まれている前回の実行入力情報ＥＯとを比較することに
よって、実行入力情報Ｅ１の入力状態がオン維持状態で
あるか、オフ−オンの立上がり状態であるか、オン−オ
フの立下がり状態であるかを解析する機能とを持ち、そ
の解析結果は実行／非実行判定回路３５に送られる。
ット演算結果から得られる実行入力情報Ｅ１とユーザプ
ログラムメモリ２１の入力変化検出用記憶領域に書き込
まれている前回の実行入力情報ＥＯとを比較することに
よって、実行入力情報Ｅ１の入力状態がオン維持状態で
あるか、オフ−オンの立上がり状態であるか、オン−オ
フの立下がり状態であるかを解析する機能とを持ち、そ
の解析結果は実行／非実行判定回路３５に送られる。
実行／非実行判定回路３５は、データ処理命令デコーダ
から送られてくる命令実行条件の種別と入力情報解析回
路３４がら送られてくる解析結果とに基づきデータ処理
命令の実行／非実行を判定する機能を持つ回路であり、
その判定結果はシーケンサ３６に送られる。
から送られてくる命令実行条件の種別と入力情報解析回
路３４がら送られてくる解析結果とに基づきデータ処理
命令の実行／非実行を判定する機能を持つ回路であり、
その判定結果はシーケンサ３６に送られる。
シーケンサ３６は、実行／非実行判定回路３５から与え
られる判定結果に応じて基本回路３２に対し命令実行時
の動作を開始させたり、非実行処理［１８３７に対し命
令非実行時の動作を開始させたりする機能を持つ回路で
ある。
られる判定結果に応じて基本回路３２に対し命令実行時
の動作を開始させたり、非実行処理［１８３７に対し命
令非実行時の動作を開始させたりする機能を持つ回路で
ある。
非実行処理回路３７は、データ処理命令の非実行時に基
本回路３２に含まれるプログラムカウンタをデータ処理
命令のオペランドの語数分だけインクリメントして次の
命令の請出しを開始する状態にセットする機能を持つ回
路である。
本回路３２に含まれるプログラムカウンタをデータ処理
命令のオペランドの語数分だけインクリメントして次の
命令の請出しを開始する状態にセットする機能を持つ回
路である。
次に上記プログラマブルコントローラにおけるデータ処
理命令読出し時の動作について説明する。
理命令読出し時の動作について説明する。
ＢＰＵ２３によってユーザプログラムメモリ２１から読
み出されたユーザプログラムの命令は、ＢＰＵ２３の基
本図ＩＦｒ ３２によって１ビットの系の演算命令かデ
ータ処理命令かを判定される。１ビット系の演算命令の
場合、そのまま基本回路３２でその命令が実行されるが
、データ処理命令の場合にはデータ処理命令デコーダ３
３によってさらにオペランドの語数と命令の実行条件の
種別の判定とが行われる。
み出されたユーザプログラムの命令は、ＢＰＵ２３の基
本図ＩＦｒ ３２によって１ビットの系の演算命令かデ
ータ処理命令かを判定される。１ビット系の演算命令の
場合、そのまま基本回路３２でその命令が実行されるが
、データ処理命令の場合にはデータ処理命令デコーダ３
３によってさらにオペランドの語数と命令の実行条件の
種別の判定とが行われる。
これと並行して、入力情報解析回路３４ではその命令に
含まれる情報についてのビット演算が行われ、さらにそ
のビット演算結果つまり現在の実行入力情報Ｅ１とユー
ザプログラムメモリ２１の入力変化検出用記憶領域に書
き込まれている前回の実行入力情報ＥＯとを突き合わせ
ることによっ、て実行入力情報の変化つまり実行条件情
報が生成される。すなわち、実行入力情報ＥＯがら実行
入力情報Ｅ１への変化がオン維持か、オフ−オンの立上
がり変化か、オン−オフの立下がり変化がが解析される
。また、このときの実行入力情報Ｅ１は次回の実行条件
生成のためにユーザプログラムメモリ２１の入力変化検
出用記憶領域に書き込まれる。
含まれる情報についてのビット演算が行われ、さらにそ
のビット演算結果つまり現在の実行入力情報Ｅ１とユー
ザプログラムメモリ２１の入力変化検出用記憶領域に書
き込まれている前回の実行入力情報ＥＯとを突き合わせ
ることによっ、て実行入力情報の変化つまり実行条件情
報が生成される。すなわち、実行入力情報ＥＯがら実行
入力情報Ｅ１への変化がオン維持か、オフ−オンの立上
がり変化か、オン−オフの立下がり変化がが解析される
。また、このときの実行入力情報Ｅ１は次回の実行条件
生成のためにユーザプログラムメモリ２１の入力変化検
出用記憶領域に書き込まれる。
実行／非実行判定回路３５では、データ処理命令デコー
ダ３３で判定された命令の実行条件の種別と、入力情報
解析回路３４で解析された実行条件情報とを突き合わせ
ることによって、その命令を実行すべきか否かの判定が
行われ、その判定結果はシーケンサ３６に入力される。
ダ３３で判定された命令の実行条件の種別と、入力情報
解析回路３４で解析された実行条件情報とを突き合わせ
ることによって、その命令を実行すべきか否かの判定が
行われ、その判定結果はシーケンサ３６に入力される。
その判定結果が命令実行の判定である場合には、シーケ
ンサ３６から基本回路３２に対してその旨の情報が入力
される。その結果、基本回路３２から汎用ＣＰＵ２６に
対し実行すべきデータ処理命令を読み取った旨の情報が
与えられ、メモリアクセス権は以後汎用ＣＰＵ２６に渡
されて汎用ＣＰＵ２６によるデータ処理命令の実行が行
われる。
ンサ３６から基本回路３２に対してその旨の情報が入力
される。その結果、基本回路３２から汎用ＣＰＵ２６に
対し実行すべきデータ処理命令を読み取った旨の情報が
与えられ、メモリアクセス権は以後汎用ＣＰＵ２６に渡
されて汎用ＣＰＵ２６によるデータ処理命令の実行が行
われる。
この間、ＢＰＵ２３は停止状態となる。
一方、実行／非実行判定回路３５の判定結果が非実行の
判定である場合には、シーケンサ３６から非実行処理回
路３７に対してその旨の情報が入力される。その結果、
基本回路３２に含まれるプログラムカウンタはこのとき
のデータ処理命令のオペランドの語数分だけ非実行処理
回路３３によってインクリメントされ、次の命令を読み
出す状態にセットされる。つまり、命令非実行時の処理
はすべてＢＰＵ２３側で行われ、汎用ＣＰＵ２６での処
理は行われない。ただし、非実行時においてもカウンタ
なとリセット条件のある命令、あるいはラベル命令、エ
ンド命令など入力条件のない命令については、その旨の
情報が無条件で汎用ＣＰＵ２６に入力され汎用ＣＰＵ２
６でそれらの処理か行われる。
判定である場合には、シーケンサ３６から非実行処理回
路３７に対してその旨の情報が入力される。その結果、
基本回路３２に含まれるプログラムカウンタはこのとき
のデータ処理命令のオペランドの語数分だけ非実行処理
回路３３によってインクリメントされ、次の命令を読み
出す状態にセットされる。つまり、命令非実行時の処理
はすべてＢＰＵ２３側で行われ、汎用ＣＰＵ２６での処
理は行われない。ただし、非実行時においてもカウンタ
なとリセット条件のある命令、あるいはラベル命令、エ
ンド命令など入力条件のない命令については、その旨の
情報が無条件で汎用ＣＰＵ２６に入力され汎用ＣＰＵ２
６でそれらの処理か行われる。
発明の効果
以上のように、本発明のプログラマフルコントローラに
よれは、１ヒツト演算用の演算処理装置にデータ処理命
令の実行・非実行を判定する論理回路を設けた構成とし
ているので、その判定がハードウェアによって高速に処
理され、とくに非実行時の処理が高速になる。
よれは、１ヒツト演算用の演算処理装置にデータ処理命
令の実行・非実行を判定する論理回路を設けた構成とし
ているので、その判定がハードウェアによって高速に処
理され、とくに非実行時の処理が高速になる。
第１［］は本発明の一実施例であるプログラマブルコン
トローラの概略的な構成を示すブロック図、第２図はそ
のプログラマブルコントローラで実行されるデータ処理
命令を模式的に示す図、第３図は従来のプログラマブル
コントローラの概略的な＋１４成を示すブロック図であ
る。
トローラの概略的な構成を示すブロック図、第２図はそ
のプログラマブルコントローラで実行されるデータ処理
命令を模式的に示す図、第３図は従来のプログラマブル
コントローラの概略的な＋１４成を示すブロック図であ
る。
Claims (1)
- 【特許請求の範囲】 ユーザプログラムの命令が１ビット演算処理命令のと
きその演算処理を実行する演算処理装置と、ユーザプロ
グラムの命令がデータ処理命令を含む１ビット演算処理
以外の命令のときその命令を実行する汎用中央処理装置
との組合せからなるプログラマブルコントローラにおい
て、 演算処理装置によって読み取られたユーザプログラムの
命令がデータ処理命令のとき、その命令に含まれる命令
実行条件の種別を判別する条件種別判別機能と、 ユーザプログラムの命令に含まれる実行入力情報を解読
する実行条件解読機能と、 条件種別判別機能による判別結果と実行条件解読機能に
よる解読結果とに基づき、ユーザプログラムの命令が実
行すべきデータ処理命令か否かを判定する実行／非実行
判定機能とを含む論理回路を前記演算処理装置に設けた
ことを特徴とするプログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1342510A JP2525492B2 (ja) | 1989-12-29 | 1989-12-29 | プログラマブルコントロ―ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1342510A JP2525492B2 (ja) | 1989-12-29 | 1989-12-29 | プログラマブルコントロ―ラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03204004A true JPH03204004A (ja) | 1991-09-05 |
| JP2525492B2 JP2525492B2 (ja) | 1996-08-21 |
Family
ID=18354302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1342510A Expired - Fee Related JP2525492B2 (ja) | 1989-12-29 | 1989-12-29 | プログラマブルコントロ―ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2525492B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04218806A (ja) * | 1991-04-16 | 1992-08-10 | Mitsubishi Electric Corp | プログラマブルコントローラのシーケンス命令処理装置 |
| US7272453B2 (en) | 2004-11-30 | 2007-09-18 | Air Products And Chemicals, Inc. | Method and apparatus for utilizing a sequence interpreter approach to control logic of a programmable logic controller |
| JP6351906B1 (ja) * | 2017-06-27 | 2018-07-04 | 三菱電機株式会社 | デバッグ装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63157204A (ja) * | 1986-12-22 | 1988-06-30 | Omron Tateisi Electronics Co | プログラマブル・コントロ−ラ |
| JPH0341502A (ja) * | 1989-07-10 | 1991-02-22 | Fuji Electric Co Ltd | プログラマブルコントローラのビット演算プロセッサ |
-
1989
- 1989-12-29 JP JP1342510A patent/JP2525492B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63157204A (ja) * | 1986-12-22 | 1988-06-30 | Omron Tateisi Electronics Co | プログラマブル・コントロ−ラ |
| JPH0341502A (ja) * | 1989-07-10 | 1991-02-22 | Fuji Electric Co Ltd | プログラマブルコントローラのビット演算プロセッサ |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04218806A (ja) * | 1991-04-16 | 1992-08-10 | Mitsubishi Electric Corp | プログラマブルコントローラのシーケンス命令処理装置 |
| US7272453B2 (en) | 2004-11-30 | 2007-09-18 | Air Products And Chemicals, Inc. | Method and apparatus for utilizing a sequence interpreter approach to control logic of a programmable logic controller |
| JP6351906B1 (ja) * | 2017-06-27 | 2018-07-04 | 三菱電機株式会社 | デバッグ装置 |
| WO2019003313A1 (ja) * | 2017-06-27 | 2019-01-03 | 三菱電機株式会社 | デバッグ装置 |
| CN109791398A (zh) * | 2017-06-27 | 2019-05-21 | 三菱电机株式会社 | 调试装置 |
| CN109791398B (zh) * | 2017-06-27 | 2020-12-18 | 三菱电机株式会社 | 调试装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2525492B2 (ja) | 1996-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4715013A (en) | Coprocessor instruction format | |
| US4729094A (en) | Method and apparatus for coordinating execution of an instruction by a coprocessor | |
| US4750110A (en) | Method and apparatus for executing an instruction contingent upon a condition present in another data processor | |
| JPH0769795B2 (ja) | コンピュータ | |
| US4758950A (en) | Method and apparatus for selectively delaying an interrupt of a coprocessor | |
| US4914578A (en) | Method and apparatus for interrupting a coprocessor | |
| US4656581A (en) | Vector mask control system | |
| JPH03171231A (ja) | マイクロコンピュータシステム | |
| JPH03204004A (ja) | プログラマブルコントローラ | |
| JP2520882B2 (ja) | デ−タ処理装置およびデ−タ処理方法 | |
| JP2511151B2 (ja) | デ―タ処理装置 | |
| US4758978A (en) | Method and apparatus for selectively evaluating an effective address for a coprocessor | |
| JPH056281A (ja) | 情報処理装置 | |
| JPH08249018A (ja) | マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラ | |
| JPH06324861A (ja) | Ｃｐｕ制御システム及び制御方法 | |
| JP2743947B2 (ja) | マイクロプログラム制御方式 | |
| JPS623345A (ja) | 割込方式 | |
| JPH06162067A (ja) | ベクトル命令制御装置および制御方法 | |
| JPH0535499A (ja) | データ処理装置及びデータ処理方法 | |
| JP2591211B2 (ja) | 高速割込み処理装置 | |
| JPH05250156A (ja) | Ｒｉｓｃプロセッサ | |
| JPH033047A (ja) | 演算機能付きメモリ | |
| JPH04367902A (ja) | プログラマブルコントローラ | |
| JPH04353927A (ja) | マイクロ・プロセッサ | |
| JPH052472A (ja) | 演算装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |