JPH0341502A - プログラマブルコントローラのビット演算プロセッサ - Google Patents
プログラマブルコントローラのビット演算プロセッサInfo
- Publication number
- JPH0341502A JPH0341502A JP1175740A JP17574089A JPH0341502A JP H0341502 A JPH0341502 A JP H0341502A JP 1175740 A JP1175740 A JP 1175740A JP 17574089 A JP17574089 A JP 17574089A JP H0341502 A JPH0341502 A JP H0341502A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- new
- condition
- sequence
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Programmable Controllers (AREA)
Abstract
め要約のデータは記録されません。
Description
命令プロセッサと分担してシーケンス命令を実行するビ
ット演算プロセッサに関する。
の高速処理を目的として演算処理速度の速いビット演算
プロセッサと、中央演算処理プロセッサを使用した応用
命令プロセッサ(以下CP 11と称す)とで、シーケ
ンス命令をその種類毎に分担して演算実行している。ビ
ット演算プロセッサは接点の導通/非導通(オン/オフ
)状態の読出し命令や設定処理命令などのビット演算命
令を実行する。cpuはビット演算処理以外の処理の動
作命令(応用命令)を実行する。
から読出されたシーケンス命令はビット演算プロセッサ
においてシーケンス命令の種類の識別かなされる。
がビット演算命令であることが検出されたときは、ビッ
トτ寅算プロセッサがこのヒ゛ット演算命令を実行する
。識別の結果、シーケンス命令がビット演算命令ではな
いことが検出されるとビット演算プロセッサからCPU
に対して命令実行権か引き渡される。CPUはプログラ
ムメモリから同一のシーケンス命令を読出し、このシー
ケンス命令が応用命令であることを識別確認した後、こ
の応用命令を実行する。
ケンス命令の種類の識別をCPLIおよびビット演算プ
ロセッサにおいてそれぞれ行うので、2度手間の識別処
理を行うという不具合かあった。
算プロセッサ側でシーケンス命令の識別を行って、その
識別結果に基きCPUに対してシーケンス命令の実行/
非実行の指示を行うことにより、シーケンス命令の識別
回数を1回とするようにしたプログラマブルコントロー
ラ(特願平1−23817号)の提案を行っている。
ステップの応用命令で設定された接点51の新規導通状
態に基き、実行/非実行が定まる応用命令(前条件命令
と称す)53があり、ユーザ(使用者〉はシーケンス命
令の作成時にこの前条件命令(第5図参照)の中に接点
の接点番号およびこの接点の新規に設定された導通状態
の読取りを指示する旨の命令語を挿入しなければならな
かった。このため、上記提案には前条件命令の作成につ
いてユーザの負担が大きいという、なお改善すべき余地
があった。
接点の導通状態に基き、実行/非実行を決定する命令に
ついては、応用命令プロセッサ(cpu) に対する接
点メモリからの導通/非導通状態の読出し命令を不要と
することによりシーケンス命令の長さを短縮し、ユーザ
の命令作成に関わる負担をIIIモ減することが可能な
プログラマブルコントローラのビット演算プロセッサを
提供することにある。
を設定するための新規条件応用命令であるか、既に設定
された新規接点条件により応用命令プロセッサの実行ま
たは非実行を定める前条件応用命令であるかを識別して
分類する応用命令分類手段と、応用命令分類手段により
分類された新規条件応用命令に基き、新たな新規条件接
点を算出する演算手段と、演算手段により算出された新
風接点条件を更新記憶する記七〇手段と、応用命令分′
jfI手段か、実行対象のシーケンス命令を前条件応用
命令と分用したときには、記憶手段から読出した新規接
点条件に幕き、当該シーケンス命令の応用命令プロセッ
サでの実行または非実行を判定する判定手段とを具えた
ことを特徴とする。
できないオペランド等を含む新規条件応用命令であるこ
とを判別する判別手段と、判別手段の判別に応じて応用
命令プロセッサに新規接点条件の算出を指示する指示手
段と、応用命令プロセッサから算出された新規接点条件
を入力して記憶手段に書き込む書き込み手段とを具えた
ことを特徴とする。
演算手段により算出され、記憶手段に自動的に記憶され
る。前条件応用命令の応用命令プロセッサによる実行/
非実行は、記憶手段の記憶・[11報に基いて、ビット
演算プロセッサの処理段階で判定手段により判定される
。
により接点メモリから前条件を読出す処理およびこの処
理を応用演算プロセッサに実行させるプログラム命令が
不要とtlる。
プロセッサでは処理できないオペランドを含む新規条件
応用命令は応用命令プロセッサにより実行した後、算出
された新規接点条件を、書き込み手段により記憶手段に
記憶するようにしたので、多種多様なオペランドを新規
条件応用命令の中に用いることができる。
。
主要部の回路構成を示す。
の応用命令の中の新規接点条件の演算、新規接点条件の
ラッチ回路13への書き込みを行う。
規接点条件を示すオン/オフの信号とともに書き込みタ
イミングを示すクロック信号を出力する。
プフロップが一例として用いられており、クロック信号
を受信したときにD端子に入力したオン/オフの新規接
点条件をQ端子から保持出力する。ラッチ回路13はリ
セット信号の入力でQ端子から保持出力している信号レ
ベルをオフ状態に初期値化する。リード/ライトコント
ロール部12は後述の中央演算処理プロセッサ(CPU
) lから上記新規接点条件を受信したときに、ラッチ
回路13に新規接点条件を書き込む。
おいてはビット演算部11により算出される。オア回路
16.17はビット演算部11またはリードライトコン
トロール部12のいずれか一方から出力される新規接点
条件およびクロック13号をラッチ回路13に転送する
。
命令分類部15から受信したシーケンス命令の分類およ
び識別の結果を示す信号に基き、にPUIのシーケンス
命令の実行/非実行を判定する。
13に記憶された前条件、すなわち新規接点条件が参酌
される。
ルコントローラについて説明しておく。
ーラの概略のシステム構成を示す。
プログラムメモリ3.シーケンスデータメモリ4が共通
バス5に接続されている。
処理要求信号を受信した後、シーケンスプログラムメモ
リ3に記憶された実行対象のシーケンス命令を演算実行
する。
れたシーケンスプログラムを記憶する。
力装置(不図示)から入力され、CPUIの動作制御の
基にシーケンスプログラムメモリ3に書き込まれる。
導通/非導通情報を記憶する。なおこの接点の導通情報
にはプログラマブルコントローラの制御対象となる電子
機器から送られる情報と、シーケンス命令の演算により
定める情報とがある。
部11. リードライトコントロール部12、ラッチ回
路13および応用命令実行/非実行判定部14をチップ
化したものである。応用命令分類部15にはデコーダを
用いて、シーケンス命令のコードを規定のコードと比較
(デコード)することにより、後述の命令を検出する。
類を行う。応用命令分類部15により検出する命令は新
規条件命令と前条件命令である。新規条件命令は接点に
導通/非導、通条件を新規に設定するための応用命令で
ある。
通条件によりcpuiの実行/非実行が定まる命令であ
り、この新規条件命令は前条件命令に一番近い前ステッ
プに位置することが条件となる。
設定されたとき、この導通条件が、例えば、導通(オン
)のときはCPUIにより前条件命令が実行され、導通
条件がオフのときは上記前条件命令は実行されない。
第3図に示すフローチャートに従って説明する。
手順を示す。
図示)により実行の対象のシーケンス命令がシーケンス
プログラムメモリ3から読出される(ステップSl)。
ることにより命令の種類を識別する。応用命令分類部1
5からの検出信号によりシーケンス命令がビット演算命
令であることをビット演算プロセッサ本体2のビット演
算部11が検知すると、ビット演算部11がこのビット
演算命令を実行する(ステップS2→510−3ll)
。
命令が新規条件の応用命令であることをビット演算部1
1が検知すると、ビット演算部11はリセット信号を出
力してラッチ回路13をリセットする。また、この応用
命令の実行の指示が応用命令実行/非実行判定部14か
らCPU 1へ送信される(ステップ522)。
用命令が実行され、演算の結果、算出された新規条件が
CP旧によりシーケンスデータメモリ4に書き込まれる
。
ット演算部11でも新規条件の算出が行われ、算出結果
がラッチ回路13に保持記憶される(ステップ524)
。
PIIIがシーケンスデータメモリ4に書き込むように
してもよい。この場合はCPUIからの指示によりリー
ドライトコントロール部12がラッチ回路13に保持さ
れている新規接点条件を読出し、CPIllに転送する
。
応用命令分類部15からの検出信号に応じて応用命令部
実行/非実行判定部14はラッチ回路13に保持記憶さ
れている前条件を読出す。
上記前条件の内容、すなわち、接点状態が導通/非導通
かによりCPUIの実行の有無を決定する(ステップS
25→526)。
られる(ステップS27,528)。
ントローラが実行する場合、ビット演算プロセッサ10
0の指示により接点51に対する新規条件の応用命令が
CPUIにより実行され、シーケンスデータメモリ4に
接点51の接点条件が書き込まれる。このとき、この接
点条件と同じ条件がビット演算プロセッサ10Gのラッ
チ回路13に保持される。次の前条件応用命令で、ビッ
ト演算プロセッサ100のラッチ回路13の保持情報に
基いて判定部14がCPUIに対して、この前条件命令
の実行/非実行を指示する。
ロセッサ100により読出されたときは、ラッチ回路1
3の保持内容がリセットされた後に、ビット演算部11
により算出された接点52の接点条件がラッチ回路11
に保持される。以下、前条件の読出しに応じて、上述と
同様にラッチ回路13の保持情報が前条件命令の実行/
非実行の判定に用いられる。このため、前条件の応用命
令についてはCPIIIはシーケンスデータメモリ4か
ら前条件を読出す必要はなく、この処理時間だけ、従来
よりも前条件の応用命令の演算処理時間が短縮される。
よび前条件の応用命令がある毎に、上述の手順が繰り返
し実行されるので、シーケンスプログラムを処理する時
間が大幅に短縮されることは明らかである。
する命令を挿入作成するというオペレータの処理も不要
となるのでシーケンスプログラムの作成労力を軽減する
ことも可能となる。
報をビット演算部11で演算している。けれどもビット
演算部11では処理できない命令、例えばインデックス
をオペランドとして新規条件の応用命令に用いたい場合
は、応用命令分類部15(判定手段)のデコードにより
インデックスを含む命令を雲コニ本苓キ#識別し、判定
部14(指示手段)の指示によりCPt1lに新規条件
命令を実行させる。
イトコントロール部12に送信し、リードライトコント
ロール部12(書き込み手段)により新規接点条件の演
算結果をラッチ回路13に書き込むようにする。
うにラッチ回路13の記憶情報に基いて判定部14によ
り行う。
を示しているが、ビット演算部11.リードライトコン
トロール部12.ラッチ回路13.応用命令実行/非実
行判定部、応用命令分類部15.オア回路16およびオ
ア回路17をソフトウェア(システムプログラム)で構
成し、論理演算素子(^Lu)によりこのソフトウェア
を実行するようじしてもよいことは言うまでもない。
件命令による前条件を応用命令プロセッサにより接点メ
モリから読出す必要がないので、前条件命令の数が多い
程、シーケンスプログラムの実行時間が従来例よりも大
幅に短縮される。さらには、記憶部に対して応用命令プ
ロセッサからもアクセス可能となるので、インデックス
をオペランドとして含む前条件命令を実行することがで
きるという効果が得られる。
主要な回路の構成を示すブロック図、第2図は本発明実
施例のプログラマブルコントローラの回路構成を示すブ
ロック図、 第3図は第2図に示すビット演算プロセッサ100が実
行する処理の手順を示すフローチャート、第4図は従来
から用いられるシーケンスプログラムの一例を示す説明
図、 第5図は第4図に示すシーケンスプログラムに用いられ
るシーケンス命令の内容を示す説明図である。 l ・・・cpu 。 2・・・ビット演算プロセッサ(B、P)、3・・・シ
ーケンスプログラムメモリ、4・・・シーケンスデータ
メモリ、 11・・・ビット演算部、 12・・・リード/ライ 13・・・ラッチ回路、 14・・・判定部、 15・・・応用命令分類部。 トコントロール部、 イ叉束イ1!づのシーブンスブロクラムの内j6−2斤
、1説口月圀第4図
Claims (1)
- 【特許請求の範囲】 1)実行対象のシーケンス命令が、新規接点条件を設定
するための新規条件応用命令であるか、既に設定された
該新規接点条件により応用命令プロセッサの実行または
非実行を定める前条件応用命令であるかを識別して分類
する応用命令分類手段と、 該応用命令分類手段により分類された前記新規条件応用
命令に基き、新たな新規条件接点を算出する演算手段と
、 該演算手段により算出された前記新規接点条件を更新記
憶する記憶手段と、 前記応用命令分類手段が、前記実行対象のシーケンス命
令を前条件応用命令と分類したときには、前記記憶手段
から読出した前記新規接点条件に基き、当該シーケンス
命令の前記応用命令プロセッサでの実行または非実行を
判定する判定手段と を具えたことを特徴とするプログラマブルコントローラ
のビット演算プロセッサ。 2)前記新規条件応用命令が前記演算手段で演算できな
いオペランド等を含む新規条件応用命令であることを判
別する判別手段と、 該判別手段の判別に応じて前記応用命令プロセッサに前
記新規接点条件の算出を指示する指示手段と、 前記応用命令プロセッサから算出された前記新規接点条
件を入力して前記記憶手段に書き込む書き込み手段と を具えたことを特徴とする請求項1に記載のプログラマ
ブルコントローラのビット演算プロセッサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1175740A JP2520173B2 (ja) | 1989-07-10 | 1989-07-10 | プログラマブルコントロ―ラのビット演算プロセッサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1175740A JP2520173B2 (ja) | 1989-07-10 | 1989-07-10 | プログラマブルコントロ―ラのビット演算プロセッサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0341502A true JPH0341502A (ja) | 1991-02-22 |
JP2520173B2 JP2520173B2 (ja) | 1996-07-31 |
Family
ID=16001423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1175740A Expired - Lifetime JP2520173B2 (ja) | 1989-07-10 | 1989-07-10 | プログラマブルコントロ―ラのビット演算プロセッサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2520173B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03204004A (ja) * | 1989-12-29 | 1991-09-05 | Sharp Corp | プログラマブルコントローラ |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5357382A (en) * | 1976-11-05 | 1978-05-24 | Mitsubishi Electric Corp | Sequencial controller |
JPS6336405A (ja) * | 1986-07-31 | 1988-02-17 | Omron Tateisi Electronics Co | プログラマブル・コントロ−ラ |
-
1989
- 1989-07-10 JP JP1175740A patent/JP2520173B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5357382A (en) * | 1976-11-05 | 1978-05-24 | Mitsubishi Electric Corp | Sequencial controller |
JPS6336405A (ja) * | 1986-07-31 | 1988-02-17 | Omron Tateisi Electronics Co | プログラマブル・コントロ−ラ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03204004A (ja) * | 1989-12-29 | 1991-09-05 | Sharp Corp | プログラマブルコントローラ |
Also Published As
Publication number | Publication date |
---|---|
JP2520173B2 (ja) | 1996-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0267613B1 (en) | Micro processor capable of being connected with coprocessor | |
US5600807A (en) | Programmable controller capable of updating a user program during operation by switching between user program memories | |
JP3024422B2 (ja) | プログラマブルコントローラおよびプログラマブルコントローラの運転方法 | |
US5070476A (en) | Sequence controller | |
US20050060690A1 (en) | Microprocessor system with software emulation processed by auxiliary hardware | |
JPH0341502A (ja) | プログラマブルコントローラのビット演算プロセッサ | |
US4807178A (en) | Programmable sequence controller having indirect and direct input/output apparatus | |
JP2525492B2 (ja) | プログラマブルコントロ―ラ | |
JPS6148741B2 (ja) | ||
JP2606658B2 (ja) | 論理シミュレータおよび制御方法 | |
JPH06324861A (ja) | Cpu制御システム及び制御方法 | |
JPH04332003A (ja) | プログラマブルコントローラ | |
JP2967741B2 (ja) | Cpu互換性テスト装置 | |
JP2727947B2 (ja) | アドレストレース方式 | |
JPH0535499A (ja) | データ処理装置及びデータ処理方法 | |
JPH04338825A (ja) | 演算処理装置 | |
JPH1165829A (ja) | アドレス変換回路 | |
JP2811983B2 (ja) | プログラマブル・コントローラ | |
JPH02204803A (ja) | プログラマブルコントローラ | |
JPH03296104A (ja) | プログラマブルコントローラシステム | |
EP0280890A2 (en) | System and method for detecting the execution of an instruction in a central processing unit | |
JPH03196204A (ja) | プログラマブルコントローラ | |
JPH1139159A (ja) | 計算機システム | |
JPH03168845A (ja) | 命令実行制御方式 | |
JPH04332045A (ja) | 演算処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 14 |