JPS6148741B2 - - Google Patents

Info

Publication number
JPS6148741B2
JPS6148741B2 JP3806980A JP3806980A JPS6148741B2 JP S6148741 B2 JPS6148741 B2 JP S6148741B2 JP 3806980 A JP3806980 A JP 3806980A JP 3806980 A JP3806980 A JP 3806980A JP S6148741 B2 JPS6148741 B2 JP S6148741B2
Authority
JP
Japan
Prior art keywords
interrupt
instruction
mask
mask register
displayed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3806980A
Other languages
English (en)
Other versions
JPS56135249A (en
Inventor
Hiroshi Yasue
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3806980A priority Critical patent/JPS56135249A/ja
Publication of JPS56135249A publication Critical patent/JPS56135249A/ja
Publication of JPS6148741B2 publication Critical patent/JPS6148741B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4812Task transfer initiation or dispatching by interrupt, e.g. masked

Description

【発明の詳細な説明】 従来のマイクロ命令を用いた電子計算機では機
械語命令(マクロ命令)と次に実行される機械語
命令の間に時間的に間隙を設けて、この間隙にお
いて割込みの有無を判定し、割込みがある場合は
割込要因ごとに割込マスクをチエツクしてマスク
の有無により割込みが無視(禁止)されているか
どうかチエツクし、割込みが禁止されてなければ
中央処理装置を割込みモードにし、その割込み要
因に対する処理が行なわれる。割込みが禁止され
てあればその割込み要因を保留し割込み要因レジ
スタに保有せしめ、次の機械語命令の実行に移
る。ところがこの様な割込み制御方法では機械語
命令と次の機械語命令の時間的間隙に割込みマス
クをチエツクするという動作をせねばならず、機
械語命令間では必ずこの動作が繰り返され、所要
のプログラムを完了する迄の時間は結果として長
くなつてしまう。又この時間を短縮しようとすれ
ば割込み制御部に多大の費用を要することとなる
欠点をもつている。
本発明は以上の欠点に鑑みなされたものにし
て、機械語命令と次の機械語命令の時間的間隙に
実行される割込み動作時間を短縮する費用のかか
らない割込み制御方式を提供することを目的とす
るものである。本発明を概説すると1つのマクロ
命令である機械語命令処理中に割込みがあつた時
には機械語命令の終了を待たずにすぐに割込みマ
スクのチエツクを開始し、その割込みに対するマ
スクの有無を判定して割込み可否を決定してお
き、機械語命令の終了と同時に割込みを実行する
ようにしたものである。そして本発明は命令の読
出し実行につき逐次処理を行なつている際に割込
みの表示があつた場合、該逐次処理を中断して割
込処理を行なう割込制御方式において、割込みを
許可するか否かを示す情報を割込み要因ごとに有
するマスクレジスタを備え、割込要求発生時点で
該マスクレジスタを調べ、割込みが許されていれ
ば上記割込み表示を行い、割込みが許されていな
ければ、上記割込み表示を行わないようにすると
ともに、上記逐次処理で、マスクレジスタに関す
る命令が検出された時、該マスクレジスタに関す
る処理の最後で該マスクレジスタの内容と上記保
持されている割込み要因とをチエツクし、マスク
レジスタの内容変更により保持されている割込み
要因で割込みが許可されているものがあつた場合
には、上記割込みの表示を行うようにしたことを
特徴とするものである。
本発明を実施するのに最も好適な具体的一実施
例を詳細に説明する。
第1図は従来の割込み制御方式を示すブロツク
概略図であり、第2図はその動作フローチヤート
図である。第1図の構成は割込要因レジスタ1よ
りゲート回路2に入力しゲート回路2の出力は論
理積回路3に入力され、命令レジスタ4より割込
制御回路5を経て命令終了信号が論理積回路3に
入力され、それら論理積信号となる論理積回路3
の出力はマスクレジスタ制御回路6に入力され、
マスクレジスタ制御回路6の出力はプログラム制
御回路7に入力される。
通常の計算機(CPU)においては機械語命令
であるマクロ命令が順次実行され、割込み要求が
あるとその割込みに対するサービスが行なわれ
る。このサービスは機械語命令レベルである。上
記機械語命令は順次メモリから読出されて実行さ
れるのであるが、1つの機械語命令終了毎に割込
みの有無をチエツクしている。割込み要因は多数
あるので、その緊急度に応じて分類され、次に実
行される機械語命令より高い緊急度の割込みのみ
処理されるよう制御する。その為にマスクレジス
タ6′を設けて、マスクのかかつていない割込み
要求を処理することにより、緊急度の高い割込み
を処理し得るようにしている。
即ち、第2図に示されるように記憶装置MSよ
り命令を読出し、命令の種類に応じて実行し、命
令を読出すための命令アドレスを更新して割込み
要求の有無を調べ、無ければ再び命令の読出しを
行ない……以下同様に繰り返される。この過程で
読出された命令がマスク情報の変更、即ちマスク
レジスタ6′の内容変更の命令の時は単にマスク
データを記憶装置より取出し、マスクレジスタ
6′に設定するという動作が上記命令の実行とし
て行なわれる。
割込み要因が発生した場合、これはトラツプ処
理で割込みと認識され、割込み要求が出される。
さて上記処理の中の割込み要求の有無を調べ、
割込み要求があつた場合はまず割込み要因Aであ
るか否かをチエツクし、「YES」の時更に割込み
要因Aに対してマスクがかかつているか否かをマ
スクビツトが“1”の時には割込み要因Aの消去
を行ない、命令アドレスを割込み要因Aに対する
割込みアドレスに変更して割込み処理が開始され
る。もしマスクビツトが“0”の時には割込み要
因Bであるか否かをチエツクする。更に上記割込
み要因Aであるか否かをチエツクし、「NO」の時
は割込み要因Bであるか否かのチエツクにすぐ移
る。……以下同様にして割込み要因Cまでチエツ
クされ、該当する要因が無い場合は割込み不可と
判断され、割込み要求自体が無かつたと同じ様
に、次の機械語命令の処理に入る。
従つて、従来方式だと割込みが発生した時は一
ツの機械語命令の処理の区切り迄保留され、該区
切りで割込み要求の有無及びマスク状態がチエツ
クされるので、仮りにマスクビツトがすべて
“0”になつていると、チエツクした結果再び機
械語命令が実行されてしまい、上記チエツクが各
機械語命令間で何回も行なわれ、全体としての処
理時間は長くなつてしまう。
第3図は本考案の実施例であり、第4図はその
動作を示すフローチヤートである。図において、
前図と同記号のものは前図と同様のものを示す。
動作としては、1機械語命令の終了を示す信号が
あると、プログラム制御回路7へ信号が出るべく
論理積回路3′が動作する。マスクレジスタ制御
回路6は割込み要因レジスタからの信号と、マス
クレジスタ制御回路内にあるマスクレジスタの状
態とを調べた上で、論理積回路3′へ信号を供給
しており、この点が従来と最も違う点である。即
ち、本願においては割込要因レジスタからの信号
があつても、即プログラム制御回路7へ割込みを
表示するわけでなく、割込要因レジスタからの信
号があるとマスクレジスタをすぐに調べ、マスク
されてない時に割込みを表示する。尚、本発明で
は割込みのあつた時点でマスクをチエツクしてお
り、マスクされているとその割込みを保留とし
て、割込み制御回路に対して割込みを表示するこ
とはしないので、そのような保留されている割込
みをマスクデータ変更命令の際にはチエツクし
て、保留されている割込に対するマスクが解除さ
れたら、割込みを表示するよう制御する必要があ
る。
第4図に示される如く、通常の逐次処理は記憶
装置MSより命令を読出し、通常命令であれば該
命令を実行して命令アドレスを更新し、割込みの
表示の有無を調べる。割込みの表示が無ければ逐
次処理が続けられる。割込みの表示があつた場合
は命令アドレスを割込みアドレスに変更し、MS
より命令を読出すという処理がなされ、結果とし
て割込み処理が遂行される。
第4図bには割込み要因の発生、即ち割込みの
発生の際の割込み表示のフローが示されている。
即ち、割込みはトラツプ処理の一部なされ、その
際は発生した割込みに対応するマスクビツトを調
べ、マスクされてない時のみ割込みの表示を立て
る(割込みを上げる)。
さて、この様な処理だとマスクがかかつている
割込み要因は永久に割込み処理されないことにな
つてしまう。そこで本発明の実施例においては、
マスクデータを変更する命令の取扱いに特に工夫
を施している。すなわち、MSから読出された命
令を分類し、これがマスクデータ変更命令(マス
ク制御命令)だとマスクデータをMSより取出
し、マスクレジスタに該マスクデータをセツトす
る。その後で各割込み要因のチエツクをし、割込
み要因が“1”、即ち割込みが保留になつている
ものについてはその対応するマスクビツトを調
べ、もしマスクされていなければ割込みを表示す
る(割込みをあげる)ようにして、マスク制御命
令を終了するようにしている。
以上述べた様に、本発明においては割込みが発
生した時点でマスクビツトを調べ、割込み表示す
るか否かを決定し、更にマスクデータを変更する
命令があつた際は割込み要因のチエツク、即ち割
込みが保留されていてマスク変更により新しく必
要な割込みの表示を行なう様にしたので、各機械
語命令終了毎に割込みチエツク及びマスクチエツ
クを行なう必要がなくなり、処理時間の向上を行
なうことができる。
【図面の簡単な説明】
第1図は従来の割込み制御方式を示すブロツク
概略図、第2図は従来方式のフローチヤート、第
3図は本発明による割込み制御方式を示すブロツ
ク概略図、第4図は本発明方式のフローチヤート
である。 1;割込み要因レジスタ、3;論理積回路、
4;命令レジスタ、5;割込み制御回路、6;マ
スクレジスタ制御回路、7;プログラム制御回
路。

Claims (1)

    【特許請求の範囲】
  1. 1 命令の読出し実行につき逐次処理を行つてい
    る際に割込みの表示があつた場合、該逐次処理を
    中断して割込処理を行う割込み制御方式におい
    て、割込み処理を許可するか否かを示す情報を割
    込み要因毎に有するマスクレジスタを備え、割込
    み要求発生時点で該マスクレジスタを調べ、割込
    みが許されていれば上記割込み表示を行い、割込
    みが許されていなければ、上記割込み表示を行わ
    ないようにするとともに、上記逐次処理で、マス
    クレジスタに関する命令が検出された時、該マス
    クレジスタに関する処理の最後で該マスクレジス
    タの内容と上記保持されている割込み要因とをチ
    エツクし、マスクレジスタの内容変更により保持
    されている割込み要因で割込みが許可されている
    ものがあつた場合には、上記割込みの表示を行う
    ようにしたことを特徴とする割込み制御方式。
JP3806980A 1980-03-25 1980-03-25 Interruption control system Granted JPS56135249A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3806980A JPS56135249A (en) 1980-03-25 1980-03-25 Interruption control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3806980A JPS56135249A (en) 1980-03-25 1980-03-25 Interruption control system

Publications (2)

Publication Number Publication Date
JPS56135249A JPS56135249A (en) 1981-10-22
JPS6148741B2 true JPS6148741B2 (ja) 1986-10-25

Family

ID=12515194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3806980A Granted JPS56135249A (en) 1980-03-25 1980-03-25 Interruption control system

Country Status (1)

Country Link
JP (1) JPS56135249A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS619731A (ja) * 1984-06-26 1986-01-17 Matsushita Electric Ind Co Ltd 割り込み処理方法
JPH0810437B2 (ja) * 1987-05-11 1996-01-31 株式会社日立製作所 仮想計算機システムのゲスト実行制御方式
JPH0266632A (ja) * 1988-09-01 1990-03-06 Agency Of Ind Science & Technol 割込み制御方式
JP3057688B2 (ja) * 1989-06-28 2000-07-04 日本電気株式会社 データ処理装置

Also Published As

Publication number Publication date
JPS56135249A (en) 1981-10-22

Similar Documents

Publication Publication Date Title
EP0464615B1 (en) Microcomputer equipped with DMA controller
JPH0810437B2 (ja) 仮想計算機システムのゲスト実行制御方式
JPS6148741B2 (ja)
US4985826A (en) Method and device to execute two instruction sequences in an order determined in advance
JPS6049352B2 (ja) デ−タ処理装置
US5634077A (en) Information processing system with control methods and apparatus for information storage and interrupt request handling scheme
JPH0821009B2 (ja) チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム
JP3130798B2 (ja) バス転送装置
JPH06324861A (ja) Cpu制御システム及び制御方法
JPS60193046A (ja) 命令例外検出方式
JPS6125168B2 (ja)
JPH0319574B2 (ja)
JPH04130949A (ja) 簡易システム起動方式
JPS5954091A (ja) 電子計算機
JPS61121153A (ja) プロセツサ間通信制御方式
JPS58223855A (ja) マイクロプログラムによる記憶アドレス管理装置
JPH06266630A (ja) トレース機能付き入出力制御装置
JPS5936838A (ja) インタフエ−ス制御方式
JPH06301628A (ja) 電子計算機
JPS59189452A (ja) デ−タ処理装置用キユ−構造
JPS59176848A (ja) 先行制御方式
JPS61166630A (ja) マイクロプログラム制御方式
JPS60160466A (ja) 階層形シ−ケンス制御装置
JPS6325759A (ja) 共用フアイル入出力制御方式
JPS60201437A (ja) マイクロプロセツサ