JPH08249018A - マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラ - Google Patents
マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラInfo
- Publication number
- JPH08249018A JPH08249018A JP7050891A JP5089195A JPH08249018A JP H08249018 A JPH08249018 A JP H08249018A JP 7050891 A JP7050891 A JP 7050891A JP 5089195 A JP5089195 A JP 5089195A JP H08249018 A JPH08249018 A JP H08249018A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- processor
- master
- slave
- arithmetic unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Control By Computers (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【目的】 命令の実行プロセッサを変更したい場合で
も、マスタプロセッサ自体を交換しないようにする。 【構成】 命令解析部１１では、制御部１１ａがユーザ
プログラムメモリから各命令を読込み解析して演算指令
とアドレス情報を作成すると共に、書換え可能なテーブ
ルレジスタ１１ａを参照して、命令の命令番号に基づき
その命令がマスタプロセッサで実行されるものか、ある
いはスレーブプロセッサで実行されるものかを判断す
る。そして、その判断結果に基づきその命令の実行先で
ある自プロセッサのマスタ演算部、あるいはスレーブプ
ロセッサのスレーブ演算部へ、上記作成した演算指令お
よびアドレス情報からなる実行依頼を送出する。このた
め、テーブルレジスタ１１ａの設定を変更するだけで、
命令の実行先を変更できる。
も、マスタプロセッサ自体を交換しないようにする。 【構成】 命令解析部１１では、制御部１１ａがユーザ
プログラムメモリから各命令を読込み解析して演算指令
とアドレス情報を作成すると共に、書換え可能なテーブ
ルレジスタ１１ａを参照して、命令の命令番号に基づき
その命令がマスタプロセッサで実行されるものか、ある
いはスレーブプロセッサで実行されるものかを判断す
る。そして、その判断結果に基づきその命令の実行先で
ある自プロセッサのマスタ演算部、あるいはスレーブプ
ロセッサのスレーブ演算部へ、上記作成した演算指令お
よびアドレス情報からなる実行依頼を送出する。このた
め、テーブルレジスタ１１ａの設定を変更するだけで、
命令の実行先を変更できる。
Description
【０００１】
【産業上の利用分野】本発明は、読出した命令をマスタ
プロセッサのマスタ演算部、あるいはスレーブプロセッ
サのスレーブ演算部で実行するようにしたマルチプロセ
ッサ演算装置および該装置を有するプログラマブルコン
トローラに関する。
プロセッサのマスタ演算部、あるいはスレーブプロセッ
サのスレーブ演算部で実行するようにしたマルチプロセ
ッサ演算装置および該装置を有するプログラマブルコン
トローラに関する。
【０００２】
【従来の技術】近年、プログラマブルコントローラ等の
ＦＡの分野でもマルチプロセッサ演算装置が採用されて
きている。
ＦＡの分野でもマルチプロセッサ演算装置が採用されて
きている。
【０００３】マルチプロセッサ演算装置は、通常、マス
タプロセッサと、それ以外のスレーブプロセッサ（スレ
ーブプロセッサ１台でも、複数台でも勿論構わない。）
とから構成されている。
タプロセッサと、それ以外のスレーブプロセッサ（スレ
ーブプロセッサ１台でも、複数台でも勿論構わない。）
とから構成されている。
【０００４】マスタプロセッサは、命令メモリから命令
を読出し、その命令を判別回路等のハードウエアによっ
て解釈して、自プロセッサが実行可能な命令については
実行すると共に、実行不可の命令については当該命令の
実行依頼を出力するようにしている。一方、スレーブプ
ロセッサは、通常は休止等していて、マスタプロセッサ
から命令実行依頼を受けた場合に、当該命令を実行する
ようにしている。
を読出し、その命令を判別回路等のハードウエアによっ
て解釈して、自プロセッサが実行可能な命令については
実行すると共に、実行不可の命令については当該命令の
実行依頼を出力するようにしている。一方、スレーブプ
ロセッサは、通常は休止等していて、マスタプロセッサ
から命令実行依頼を受けた場合に、当該命令を実行する
ようにしている。
【０００５】
【発明が解決しようとする課題】しかし、このような従
来のマルチプロセッサ演算装置の場合、命令を読出した
際、その命令を判別回路等のハードウエアによって判別
していたため、例えばスレーブプロセッサを高機能なも
の等に変更し、今までマスタプロセッサで実行していた
命令演算をその高機能なスレーブプロセッサ側で実行さ
せようとした場合、マスタプロセッサ内の判別回路等の
ハードウエアの構成を変更しなければならず、そのため
にはマスタプロセッサ自体を交換しなければならない、
という問題があった。
来のマルチプロセッサ演算装置の場合、命令を読出した
際、その命令を判別回路等のハードウエアによって判別
していたため、例えばスレーブプロセッサを高機能なも
の等に変更し、今までマスタプロセッサで実行していた
命令演算をその高機能なスレーブプロセッサ側で実行さ
せようとした場合、マスタプロセッサ内の判別回路等の
ハードウエアの構成を変更しなければならず、そのため
にはマスタプロセッサ自体を交換しなければならない、
という問題があった。
【０００６】そこで、本発明はこのような問題に着目し
てなされたもので、命令の実行プロセッサを変更したい
場合でも、マスタプロセッサ自体を交換しなくても済む
マルチプロセッサ演算装置および該装置を有するプログ
ラマブルコントローラを提供することを目的とする。
てなされたもので、命令の実行プロセッサを変更したい
場合でも、マスタプロセッサ自体を交換しなくても済む
マルチプロセッサ演算装置および該装置を有するプログ
ラマブルコントローラを提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明では、読出した命令をマスタプ
ロセッサのマスタ演算部、あるいはスレーブプロセッサ
のスレーブ演算部で実行するようにしたマルチプロセッ
サ演算装置であって、上記マスタプロセッサが、読出し
た命令毎に当該マスタプロセッサで実行されるものか、
あるいは上記スレーブプロセッサで実行されるものか否
かを設定したテーブルが記憶された書換え可能なテーブ
ル記憶部と、命令を読出した際、上記テーブル記憶部に
記憶された上記テーブルを参照して、その命令がマスタ
プロセッサで実行されるものか、あるいはスレーブプロ
セッサで実行されるものか否かを判断して、その判断結
果に基づき上記マスタ演算部あるいはスレーブ演算部に
実行依頼を出力する制御部と、を具備することを特徴と
する。
め、請求項１記載の発明では、読出した命令をマスタプ
ロセッサのマスタ演算部、あるいはスレーブプロセッサ
のスレーブ演算部で実行するようにしたマルチプロセッ
サ演算装置であって、上記マスタプロセッサが、読出し
た命令毎に当該マスタプロセッサで実行されるものか、
あるいは上記スレーブプロセッサで実行されるものか否
かを設定したテーブルが記憶された書換え可能なテーブ
ル記憶部と、命令を読出した際、上記テーブル記憶部に
記憶された上記テーブルを参照して、その命令がマスタ
プロセッサで実行されるものか、あるいはスレーブプロ
セッサで実行されるものか否かを判断して、その判断結
果に基づき上記マスタ演算部あるいはスレーブ演算部に
実行依頼を出力する制御部と、を具備することを特徴と
する。
【０００８】また、請求項２記載の発明では、請求項１
記載のマルチプロセッサ演算装置において、マスタ演算
部は、演算処理が固定されている一方、スレーブ演算部
は、内容の変更可能なライブラリに格納されたプログラ
ムに基づき演算処理を行う、ことを特徴とする。
記載のマルチプロセッサ演算装置において、マスタ演算
部は、演算処理が固定されている一方、スレーブ演算部
は、内容の変更可能なライブラリに格納されたプログラ
ムに基づき演算処理を行う、ことを特徴とする。
【０００９】また、請求項３記載の発明では、請求項１
または請求項２記載のマルチプロセッサ演算装置によっ
てユーザプログラムを実行するプログラマブルコントロ
ーラであることを特徴とする
または請求項２記載のマルチプロセッサ演算装置によっ
てユーザプログラムを実行するプログラマブルコントロ
ーラであることを特徴とする
【００１０】
【作用】マスタプロセッサでは、命令を読出した際、テ
ーブル記憶部に記憶された書換え可能なテーブルを参照
して、その命令がマスタプロセッサで実行させるべき
か、あるいはスレーブプロセッサで実行させるべきか否
かを判断して、その判断結果に基づきマスタ演算部ある
いはスレーブ演算部に実行依頼を出力するため、テーブ
ル記憶部に記憶されたテーブルの設定内容の変更により
命令の実行先をマスタプロセッサのマスタ演算部、ある
いはスレーブプロセッサのスレーブ演算部へと容易に変
更することができる。
ーブル記憶部に記憶された書換え可能なテーブルを参照
して、その命令がマスタプロセッサで実行させるべき
か、あるいはスレーブプロセッサで実行させるべきか否
かを判断して、その判断結果に基づきマスタ演算部ある
いはスレーブ演算部に実行依頼を出力するため、テーブ
ル記憶部に記憶されたテーブルの設定内容の変更により
命令の実行先をマスタプロセッサのマスタ演算部、ある
いはスレーブプロセッサのスレーブ演算部へと容易に変
更することができる。
【００１１】
【実施例】以下、本発明に係るマルチプロセッサ演算装
置および該装置を有するプログラマブルコントローラの
実施例を図面に基づいて説明する。
置および該装置を有するプログラマブルコントローラの
実施例を図面に基づいて説明する。
【００１２】図１に、本発明に係るマルチプロセッサ演
算装置の構成を示す。
算装置の構成を示す。
【００１３】このマルチプロセッサ演算装置は、プログ
ラマブルコントローラに設けられたもので、複数（本実
施例では、便宜上２台とする。）のプロセッサ、すなわ
ちマスタプロセッサ１およびスレーブプロセッサ２と、
ラダープログラム等のユーザプログラムを格納したユー
ザプログラムメモリ３と、演算されるべきデータが格納
されたデータメモリ４とを有している。
ラマブルコントローラに設けられたもので、複数（本実
施例では、便宜上２台とする。）のプロセッサ、すなわ
ちマスタプロセッサ１およびスレーブプロセッサ２と、
ラダープログラム等のユーザプログラムを格納したユー
ザプログラムメモリ３と、演算されるべきデータが格納
されたデータメモリ４とを有している。
【００１４】マスタプロセッサ１は、ユーザプログラム
メモリ３からユーザプログラムのラダー命令を読出して
後述するように解析して実行依頼を出力する命令解析部
１１と、命令解析部１１からの実行依頼に基づき“ＬＯ
ＡＤ”や“ＡＮＤ”命令等の特に高速処理の要求される
基本命令等を実行するマスタ演算部１２とを有する。
メモリ３からユーザプログラムのラダー命令を読出して
後述するように解析して実行依頼を出力する命令解析部
１１と、命令解析部１１からの実行依頼に基づき“ＬＯ
ＡＤ”や“ＡＮＤ”命令等の特に高速処理の要求される
基本命令等を実行するマスタ演算部１２とを有する。
【００１５】なお、マスタプロセッサ１は、ＡＳＩＣ等
のようにチップ化されており、マスタ演算部１２で処理
される演算内容はそのチップ化の際に決定されて固定さ
れ、変更不可なものとする。
のようにチップ化されており、マスタ演算部１２で処理
される演算内容はそのチップ化の際に決定されて固定さ
れ、変更不可なものとする。
【００１６】スレーブプロセッサ２は、マスタプロセッ
サ１で実行されない、すなわち高速処理の要求されない
基本命令以外の各種応用命令のプログラムを予め格納し
たライブラリ２１と、マスタプロセッサ１の命令解析部
１１からの実行依頼に基づきそのライブラリ２１から各
種応用命令のプログラムをインタープリット等して実行
する汎用ＭＰＵ等のスレーブ演算部２２とを有する。
サ１で実行されない、すなわち高速処理の要求されない
基本命令以外の各種応用命令のプログラムを予め格納し
たライブラリ２１と、マスタプロセッサ１の命令解析部
１１からの実行依頼に基づきそのライブラリ２１から各
種応用命令のプログラムをインタープリット等して実行
する汎用ＭＰＵ等のスレーブ演算部２２とを有する。
【００１７】なお、スレーブプロセッサ２は、ライブラ
リ２１に格納された応用命令をスレーブ演算部２２が演
算実行するため、ライブラリ２１の内容を変更すること
によってその演算内容が変更可能に構成されている。
リ２１に格納された応用命令をスレーブ演算部２２が演
算実行するため、ライブラリ２１の内容を変更すること
によってその演算内容が変更可能に構成されている。
【００１８】図２に、命令解析部１１の詳細な構成を示
す。
す。
【００１９】命令解析部１１は、テーブルレジスタ１１
ａと、制御部１１ｂとから構成されている。
ａと、制御部１１ｂとから構成されている。
【００２０】テーブルレジスタ１１ａは、マスタプロセ
ッサ１あるいはスレーブプロセッサ２で実行される基本
命令や応用命令等の各命令毎にその命令番号にしたがっ
てマスタプロセッサ１で実行すべきものか、あるいはス
レーブプロセッサ２で実行すべきものかを示すテーブル
を書換え可能に記憶しており、リセット時にデフォルト
の値を持っているものとする。
ッサ１あるいはスレーブプロセッサ２で実行される基本
命令や応用命令等の各命令毎にその命令番号にしたがっ
てマスタプロセッサ１で実行すべきものか、あるいはス
レーブプロセッサ２で実行すべきものかを示すテーブル
を書換え可能に記憶しており、リセット時にデフォルト
の値を持っているものとする。
【００２１】例えば、図に示すように、命令番号が“０
０１”や“００２”等の命令であれば、“マスタ実行”
と設定されており、これの命令がマスタプロセッサ１の
マスタ演算部１２で実行されることを示している一方、
命令番号が“００４”や“００６”の命令であれば、
“スレーブ実行”と設定されており、これの命令がスレ
ーブプロセッサ２のスレーブ演算部２２で実行されるこ
とを示しており、このように命令番号に基づいて各命令
を管理している。
０１”や“００２”等の命令であれば、“マスタ実行”
と設定されており、これの命令がマスタプロセッサ１の
マスタ演算部１２で実行されることを示している一方、
命令番号が“００４”や“００６”の命令であれば、
“スレーブ実行”と設定されており、これの命令がスレ
ーブプロセッサ２のスレーブ演算部２２で実行されるこ
とを示しており、このように命令番号に基づいて各命令
を管理している。
【００２２】また、制御部１１ｂは、ユーザプログラム
メモリ１１から各命令を読込んでその命令の命令コード
やオペランドを解析すると共に、テーブルレジスタ１１
ａを参照して読込んだ命令の命令番号に基づきその命令
がマスタプロセッサ１で実行されるものか、あるいはス
レーブプロセッサ２で実行されるものかを判断して、そ
の判断結果に基づき命令の実行先である自プロセッサ１
のマスタ演算部１２、あるいはスレーブプロセッサ２の
スレーブ演算部２２に実行依頼を送出するように構成さ
れている。なお、実行依頼を送出する際には、命令の解
析結果である命令コードに基づく演算指令と、オペラン
ドに基づくアドレス情報とが共に送出されるものとす
る。
メモリ１１から各命令を読込んでその命令の命令コード
やオペランドを解析すると共に、テーブルレジスタ１１
ａを参照して読込んだ命令の命令番号に基づきその命令
がマスタプロセッサ１で実行されるものか、あるいはス
レーブプロセッサ２で実行されるものかを判断して、そ
の判断結果に基づき命令の実行先である自プロセッサ１
のマスタ演算部１２、あるいはスレーブプロセッサ２の
スレーブ演算部２２に実行依頼を送出するように構成さ
れている。なお、実行依頼を送出する際には、命令の解
析結果である命令コードに基づく演算指令と、オペラン
ドに基づくアドレス情報とが共に送出されるものとす
る。
【００２３】次に、このように構成された命令演算装置
の動作を説明する。
の動作を説明する。
【００２４】まず、この命令解析部１１のテーブルレジ
スタ１１ａの内容の設定および変更は、外部からのアク
セスによって行われ、例えば、マスタプロセッサ１がユ
ーザプログラムメモリ３から命令を読出して実行する前
に、このマルチプロセッサ装置を管理する他のプロセッ
サあるいはツール等からのアクセスにより設定される。
スタ１１ａの内容の設定および変更は、外部からのアク
セスによって行われ、例えば、マスタプロセッサ１がユ
ーザプログラムメモリ３から命令を読出して実行する前
に、このマルチプロセッサ装置を管理する他のプロセッ
サあるいはツール等からのアクセスにより設定される。
【００２５】そして、本装置が起動すると、マスタプロ
セッサ１の命令解析部１１がユーザプログラムメモリ３
より各命令を読み込む。
セッサ１の命令解析部１１がユーザプログラムメモリ３
より各命令を読み込む。
【００２６】命令解析部１１内では、制御部１１ｂがユ
ーザプログラムメモリ１１から順次命令を読込み、その
オペランドに基づいてアドレスを計算等して、その命令
の内容を示す演算指令とアドレス情報とを作成すると共
に、テーブルレジスタ１１ａを参照して、命令の命令番
号に基づきその命令がマスタプロセッサ１で実行される
ものか、あるいはスレーブプロセッサ２で実行されるも
のかを判断して、その判断結果に基づきその命令の実行
先である自プロセッサ１のマスタ演算部１２、あるいは
スレーブプロセッサ２のスレーブ演算部２２へ、上記作
成した演算指令およびアドレス情報からなる実行依頼を
送出する。
ーザプログラムメモリ１１から順次命令を読込み、その
オペランドに基づいてアドレスを計算等して、その命令
の内容を示す演算指令とアドレス情報とを作成すると共
に、テーブルレジスタ１１ａを参照して、命令の命令番
号に基づきその命令がマスタプロセッサ１で実行される
ものか、あるいはスレーブプロセッサ２で実行されるも
のかを判断して、その判断結果に基づきその命令の実行
先である自プロセッサ１のマスタ演算部１２、あるいは
スレーブプロセッサ２のスレーブ演算部２２へ、上記作
成した演算指令およびアドレス情報からなる実行依頼を
送出する。
【００２７】マスタ演算部１２では、命令解析部１１か
ら命令の実行依頼がきた場合、その実行依頼のアドレス
情報に基づきデータメモリ４にアクセスしてデータを読
出し、そのデータを依頼された演算指令にしたがって演
算し、その演算結果をデータメモリ４に戻す等してこの
命令演算を終了する。なお、このマスタ演算部１２が実
行している場合、スレーブ演算部２２は、他の作業を行
っているか、あるいは休止している。
ら命令の実行依頼がきた場合、その実行依頼のアドレス
情報に基づきデータメモリ４にアクセスしてデータを読
出し、そのデータを依頼された演算指令にしたがって演
算し、その演算結果をデータメモリ４に戻す等してこの
命令演算を終了する。なお、このマスタ演算部１２が実
行している場合、スレーブ演算部２２は、他の作業を行
っているか、あるいは休止している。
【００２８】一方、スレーブ演算部２２では、命令解析
部１１から命令の実行依頼がきた場合、マスタ演算部１
２と同様その実行依頼のアドレス情報に基づきデータメ
モリ４にアクセスしてデータを読出すと共に、その演算
指令に対応した命令のプログラムをライブラリ２１から
読出してインタープリット等し、インタープリット等し
たその命令に基づき読出したデータを演算する。そし
て、その演算結果をデータメモリ４に戻し、演算終了メ
ッセージをマスタプロセッサ１に返して、この命令演算
を終了する。
部１１から命令の実行依頼がきた場合、マスタ演算部１
２と同様その実行依頼のアドレス情報に基づきデータメ
モリ４にアクセスしてデータを読出すと共に、その演算
指令に対応した命令のプログラムをライブラリ２１から
読出してインタープリット等し、インタープリット等し
たその命令に基づき読出したデータを演算する。そし
て、その演算結果をデータメモリ４に戻し、演算終了メ
ッセージをマスタプロセッサ１に返して、この命令演算
を終了する。
【００２９】このようにして、各命令をテーブルレジス
タ１１ａの設定に基づきマスタプロセッサ１あるいはス
レーブプロセッサ２で実行するが、例えばスレーブプロ
セッサ２を高機能なものに変更して、今までマスタプロ
セッサ１で実行していた命令をスレーブプロセッサ２で
実行しようとした場合には、外部から命令解析部１１の
テーブルレジスタ１１ａにアクセスして、その命令の命
令番号の示す実行内容の設定を“マスタ実行”から“ス
レーブ実行”に変更するだけで良い。
タ１１ａの設定に基づきマスタプロセッサ１あるいはス
レーブプロセッサ２で実行するが、例えばスレーブプロ
セッサ２を高機能なものに変更して、今までマスタプロ
セッサ１で実行していた命令をスレーブプロセッサ２で
実行しようとした場合には、外部から命令解析部１１の
テーブルレジスタ１１ａにアクセスして、その命令の命
令番号の示す実行内容の設定を“マスタ実行”から“ス
レーブ実行”に変更するだけで良い。
【００３０】また、ユーザニーズによってある命令を新
しい命令に変更する場合でも、命令解析部１のテーブル
レジスタ１１ａにアクセスして、その命令の命令番号の
示す実行内容の設定を“マスタ実行”から“スレーブ実
行”に変更すると共に、ライブラリ２１に格納されたそ
の命令のプログラムを新しい命令のものに変更するだけ
で済むことになる。
しい命令に変更する場合でも、命令解析部１のテーブル
レジスタ１１ａにアクセスして、その命令の命令番号の
示す実行内容の設定を“マスタ実行”から“スレーブ実
行”に変更すると共に、ライブラリ２１に格納されたそ
の命令のプログラムを新しい命令のものに変更するだけ
で済むことになる。
【００３１】従って、本実施例によれば、読出した命令
を解析する際、マスタプロセッサで実行するものか、あ
るいはスレーブプロセッサで実行するものかの判断を書
換え可能なテーブルレジスタ１１ａを参照して判断する
ようにしたため、テーブルレジスタ１１ａの内容を変更
することによって命令の実行先をマスタプロセッサ１の
マスタ演算部１２にするか、あるいはスレーブプロセッ
サ２のスレーブ演算部２２にするかの設定を容易に変更
することが可能になる。
を解析する際、マスタプロセッサで実行するものか、あ
るいはスレーブプロセッサで実行するものかの判断を書
換え可能なテーブルレジスタ１１ａを参照して判断する
ようにしたため、テーブルレジスタ１１ａの内容を変更
することによって命令の実行先をマスタプロセッサ１の
マスタ演算部１２にするか、あるいはスレーブプロセッ
サ２のスレーブ演算部２２にするかの設定を容易に変更
することが可能になる。
【００３２】このため、例えばより高性能なスレーブプ
ロセッサ２を開発して、ある命令をマスタプロセッサ１
からスレーブプロセッサ２で実行させるように変更した
い場合でも、マスタプロセッサ１自体を交換することな
く、テーブルレジスタ１１ａの内容を変更するだけで対
応することができると共に、また、ユーザニーズにより
ある命令を新しい命令に変更する場合でも、テーブルレ
ジスタ１１ａおよびライブラリ２１の内容を変更するだ
けで対応することができ、本装置の汎用性が向上する。
ロセッサ２を開発して、ある命令をマスタプロセッサ１
からスレーブプロセッサ２で実行させるように変更した
い場合でも、マスタプロセッサ１自体を交換することな
く、テーブルレジスタ１１ａの内容を変更するだけで対
応することができると共に、また、ユーザニーズにより
ある命令を新しい命令に変更する場合でも、テーブルレ
ジスタ１１ａおよびライブラリ２１の内容を変更するだ
けで対応することができ、本装置の汎用性が向上する。
【００３３】
【発明の効果】以上説明したように本発明では、読出し
た命令を解析する際、マスタプロセッサで実行するもの
か、あるいはスレーブプロセッサで実行するものかの判
断を書換え可能なテーブル記憶部のテーブルを参照して
判断するようにしたため、そのテーブルの内容を変更す
ることによって命令の実行先をマスタプロセッサにする
か、あるいはスレーブプロセッサにするか、容易に変更
することが可能になる。
た命令を解析する際、マスタプロセッサで実行するもの
か、あるいはスレーブプロセッサで実行するものかの判
断を書換え可能なテーブル記憶部のテーブルを参照して
判断するようにしたため、そのテーブルの内容を変更す
ることによって命令の実行先をマスタプロセッサにする
か、あるいはスレーブプロセッサにするか、容易に変更
することが可能になる。
【００３４】このため、例えばより高性能なスレーブプ
ロセッサを開発して、ある命令をマスタプロセッサから
スレーブプロセッサで実行させるように変更したい場合
等でも、マスタプロセッサ自体を交換することなく、テ
ーブルレジスタの内容を変更するだけで対応することが
でき、本装置の汎用性が向上する。
ロセッサを開発して、ある命令をマスタプロセッサから
スレーブプロセッサで実行させるように変更したい場合
等でも、マスタプロセッサ自体を交換することなく、テ
ーブルレジスタの内容を変更するだけで対応することが
でき、本装置の汎用性が向上する。
【図１】本発明に係るマルチプロセッサ演算装置の構成
を示すブロック図。
を示すブロック図。
【図２】命令解析部の詳細な構成を示すブロック図。
１ マスタプロセッサ １１ 命令解析部 １１ａ テーブルレジスタ（テーブル記憶部） １１ｂ 制御部 １２ マスタ演算部 ２ スレーブプロセッサ ２１ ライブラリ ２２ スレーブ演算部
Claims (3)
- 【請求項１】 読出した命令をマスタプロセッサのマス
タ演算部、あるいはスレーブプロセッサのスレーブ演算
部で実行するようにしたマルチプロセッサ演算装置であ
って、 上記マスタプロセッサが、 読出した命令毎に当該マスタプロセッサで実行されるも
のか、あるいは上記スレーブプロセッサで実行されるも
のか否かを設定したテーブルが記憶された書換え可能な
テーブル記憶部と、 命令を読出した際、上記テーブル記憶部に記憶された上
記テーブルを参照して、その命令がマスタプロセッサで
実行されるものか、あるいはスレーブプロセッサで実行
されるものか否かを判断して、その判断結果に基づき上
記マスタ演算部あるいはスレーブ演算部に実行依頼を出
力する制御部と、 を具備することを特徴とするマルチプロセッサ演算装
置。 - 【請求項２】 マスタ演算部は、演算処理が固定されて
いる一方、 スレーブ演算部は、内容の変更可能なライブラリに格納
されたプログラムに基づき演算処理を行う、 ことを特徴とする請求項１記載のマルチプロセッサ演算
装置。 - 【請求項３】 請求項１または請求項２記載のマルチプ
ロセッサ演算装置によってユーザプログラムを実行する
ことを特徴とするプログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7050891A JPH08249018A (ja) | 1995-03-10 | 1995-03-10 | マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7050891A JPH08249018A (ja) | 1995-03-10 | 1995-03-10 | マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08249018A true JPH08249018A (ja) | 1996-09-27 |
Family
ID=12871365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7050891A Pending JPH08249018A (ja) | 1995-03-10 | 1995-03-10 | マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08249018A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1296168C (zh) * | 2001-04-25 | 2007-01-24 | 小原株式会社 | 焊接系统 |
| JP2016201139A (ja) * | 2016-08-04 | 2016-12-01 | インテル・コーポレーション | 電力効率の優れたプロセッサアーキテクチャ |
| JP2016212907A (ja) * | 2016-08-04 | 2016-12-15 | インテル・コーポレーション | 電力効率の優れたプロセッサアーキテクチャ |
| JP2017021811A (ja) * | 2016-08-04 | 2017-01-26 | インテル・コーポレーション | 電力効率の優れたプロセッサアーキテクチャ |
| US9864427B2 (en) | 2011-09-06 | 2018-01-09 | Intel Corporation | Power efficient processor architecture |
-
1995
- 1995-03-10 JP JP7050891A patent/JPH08249018A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1296168C (zh) * | 2001-04-25 | 2007-01-24 | 小原株式会社 | 焊接系统 |
| US9864427B2 (en) | 2011-09-06 | 2018-01-09 | Intel Corporation | Power efficient processor architecture |
| US9870047B2 (en) | 2011-09-06 | 2018-01-16 | Intel Corporation | Power efficient processor architecture |
| US10048743B2 (en) | 2011-09-06 | 2018-08-14 | Intel Corporation | Power efficient processor architecture |
| US10664039B2 (en) | 2011-09-06 | 2020-05-26 | Intel Corporation | Power efficient processor architecture |
| JP2016201139A (ja) * | 2016-08-04 | 2016-12-01 | インテル・コーポレーション | 電力効率の優れたプロセッサアーキテクチャ |
| JP2016212907A (ja) * | 2016-08-04 | 2016-12-15 | インテル・コーポレーション | 電力効率の優れたプロセッサアーキテクチャ |
| JP2017021811A (ja) * | 2016-08-04 | 2017-01-26 | インテル・コーポレーション | 電力効率の優れたプロセッサアーキテクチャ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08249018A (ja) | マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラ | |
| US5542079A (en) | Data driven processor for reading data from storage to apply prescribed operation in response to operation updating instruction and updating the contents of the storage | |
| JPH10240522A (ja) | 演算装置 | |
| JPH056281A (ja) | 情報処理装置 | |
| JP2525492B2 (ja) | プログラマブルコントロ―ラ | |
| JPH06230963A (ja) | メモリアクセス制御装置 | |
| JP3190945B2 (ja) | マイクロプログラム制御回路 | |
| KR100294655B1 (ko) | 멀티타스크기능을수행하는마이컴프로그래머블콘트롤러의제어방법 | |
| JP3733746B2 (ja) | プログラマブルコントローラ | |
| JPH06324861A (ja) | Ｃｐｕ制御システム及び制御方法 | |
| JPS61282932A (ja) | アドレスカウンタ制御方式 | |
| JP2000029508A (ja) | プログラマブルコントローラ | |
| JP3140028B2 (ja) | サブルーチンの引数の受け渡し方式 | |
| JPH02110636A (ja) | タグ・アーキテクチャマシンのデバッグ装置とそのコンパイラ | |
| JPH08249022A (ja) | マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラ | |
| JP3239042B2 (ja) | マイクロコンピュータ | |
| JPH03282625A (ja) | データ処理装置 | |
| JPH01255037A (ja) | 電子計算機 | |
| JPH0319570B2 (ja) | ||
| JPH1139159A (ja) | 計算機システム | |
| KR19980083448A (ko) | 수치제어기 | |
| JPH08249024A (ja) | プログラマブルコントローラ | |
| JPH0264828A (ja) | アドレストレース回路 | |
| JPH04260131A (ja) | マイクロプログラム制御方式 | |
| JPH02193228A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020507 |