JPH0798652A - マイクロプロセッサ - Google Patents

Abstract

(57)【要約】 【目的】 ビット幅の大きいデータの条件比較を短時間
で行うことができるマイクロプロセッサを提供する。 【構成】 バス５またはＡＬＵ３の演算結果のデータの
中から比較パターンをとって条件比較記憶部４の比較パ
ターン部９に入力し、マイクロプログラム７より与えら
れる制御信号によって、この比較パターンとＡＬＵ３の
演算結果とを比較する。そして、条件比較記憶部４の出
力値部１１およびフラグ部１２の中から、上記比較の結
果一致したところの出力値とフラグデータとをバス５お
よびシーケンサ６に出力し、これらの出力データに応じ
て、実行制御部２によりＡＬＵ３の動作を制御するよう
にすることにより、リアルタイム性の要求されるフロー
制御にも柔軟に対応できるようにする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロプロセッサに
関する。

【０００２】

【従来の技術】マイクロプロセッサにおける、ＩＦ，Ｊ
ＵＭＰ，ＧＯ ＴＯなどのフロー制御は、外部信号入力
や算術論理演算ユニット（ＡＬＵ）のフラグ等の状態に
より行われている。

【０００３】図３は、従来のマイクロプログラム型のマ
イクロプロセッサ（ＭＰＵ）の基本構成図であり、説明
上特に関係ある構成部分のみを示したものである。図３
において、実行制御部２０のシーケンサ２１内のプログ
ラムカウンタ２２で指示されたアドレスのデータは、通
常、マイクロプログラム２３が実行すべきＡＬＵ２４に
対する演算命令として出力される。マイクロプログラム
２３からは、この演算命令に加え、演算すべきデータが
バス２５に与えられるとともに、所定の制御信号が外部
へ出力される。

【０００４】ＡＬＵ２４の演算結果は、シーケンサ２１
に入力されたり、演算結果の利用のためにバス２５に与
えられる。シーケンサ２１には、この演算結果の他、Ａ
ＬＵ２４の演算状況等を示すフラグ情報、外部からの情
報およびマイクロプログラム２３からのフロー制御情報
が与えられ、これらの情報により、シーケンサ２１の実
行が制御される。

【０００５】マイクロプログラム２３のフロー制御は、
外部割込信号の内容、種類およびＡＬＵ２４の演算結果
のフラグに応じて、命令の実行先が変更されて行われ
る。特に、フロー制御がデータに基づいて行われる場合
には、ＡＬＵ２４の演算結果に応じて行われる。

【０００６】

【発明が解決しようとする課題】しかしながら、従来の
マイクロプロセッサにおいては、ＡＬＵ２４の演算結果
の比較は、一回に一つのパターン比較しかできないた
め、多くの比較をしようとすると、その分だけ時間がか
かってしまうという問題があった。また、フロー制御の
方法として、マルチウェイ分岐による方法も考えられる
が、例えば、３２ビットデータの比較になると、論理的
には４ギガ通りのフロー制御が可能となってしまうの
で、その分だけアドレス空間を用意しなければならなく
なり、現実的ではない。特に、リアルタイム性能を要求
されるマイクロプロセッサにおいては、ビット幅の大き
い条件比較を行うことができなかった。

【０００７】そこで本発明は、マイクロプロセッサにお
いて、広いビット幅の条件比較を短時間で行うことがで
きるようにすることを目的とする。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、本発明のマイクロプロセッサは、算術論理演算ユニ
ット（ＡＬＵ）と、前記ＡＬＵのデータバスに接続さ
れ、少なくとも複数の比較演算の比較パターンおよび前
記比較パターンに対応する出力値を記憶し、前記ＡＬＵ
から演算結果を受けて前記演算結果と一致する比較パタ
ーンに対応する出力値を出力する条件比較記憶部と、前
記ＡＬＵと前記条件比較記憶部とに接続され、前記ＡＬ
Ｕと前記条件比較記憶部とを制御する実行制御部と、を
含む。

【０００９】前記条件比較記憶部は、コンテントアドレ
ッサブルメモリとプログラマブルロジックアレイのうち
の１つを含むんでもよい。

【００１０】さらに、前記条件比較記憶部は、前記複数
の比較演算の条件ナンバーを記憶するための条件ナンバ
ー部と、前記複数の比較演算の比較パターンを記憶する
ための比較パターン部とを含み、かつ、前記ＡＬＵから
演算結果とともに比較演算の条件ナンバーを受けて、前
記受けた条件ナンバーが前記記憶された条件ナンバーと
一致する範囲で、前記演算結果と一致する比較パターン
に対応する出力値を出力するようにしてもよい。

【００１１】また、前記条件比較記憶部は、前記ＡＬＵ
からの演算結果と一致する比較パターンに対応する出力
値とともに、比較状況を示すフラグデータをさらに出力
するようにしてもよい。

【００１２】

【作用】上記のマイクロプロセッサにおいて、ＡＬＵの
演算結果に基づいて条件比較記憶部が分岐先のアドレス
を表す出力値を出力し、ＡＬＵが分岐先のアドレスの実
行命令を処理することにより、ビット幅の大きいデータ
の迅速な条件比較が可能となり、柔軟なフロー制御を行
うことができる。

【００１３】

【実施例】以下、本発明の第１の実施例を、図１を用い
て説明する。図１において、１はマイクロプロセッサ
（ＭＰＵ）、２は実行制御部、３は算術論理演算ユニッ
ト（ＡＬＵ）、１７はレジスタである。また、４は条件
比較記憶部であるコンテントアドレッサブルメモリ（Ｃ
ＡＭ）であり、バスライン５、シーケンサ６およびマイ
クロプログラム７に接続されている。ここでは、条件比
較記憶部としてＣＡＭを一例として用いているが、プロ
グラマブルロジックアレイなどを用いてもよいし、ま
た、その他の連想メモリを用いてもよい。

【００１４】条件比較記憶部４は、条件ナンバー部８と
比較パターン部９とからなる比較部１０と、出力値部１
１とフラグ部１２とからなる出力部１３とから構成され
る。そして、条件ナンバー部８に対応したレジスタ１４
には、マイクロプログラム７から入力される制御信号に
より、バス５からのデータがストアされ、その後条件ナ
ンバー部８に出力される。マイクロプログラム７からの
制御信号は、条件比較記憶部４へも与えられる。条件比
較記憶部４において、比較パターン部９には、ＡＬＵ３
からのデータバスが接続され、出力値部１１は、バス５
に接続される。また、フラグ部１２の比較部１０での比
較状況を示すフラグデータは、信号線によりシーケンサ
６へ与えられる。

【００１５】次に、上記構成よりなるマイクロプロセッ
サの動作を説明する。条件比較記憶部４として用いてい
るＣＡＭに比較用の複数のタグとデータとの対があらか
じめ記憶されていれば、外部からタグが入力されたとき
に、その入力されたタグと一致する比較用タグに対応す
るデータを出力する。本実施例においては、複数の比較
演算の条件ナンバーと比較パターンとをタグに、また、
それらの比較演算の出力値とフラグデータとを出力デー
タに対応させてＣＡＭに記憶させる。なお、条件ナンバ
ーは、後で述べるグルーピングにおいて用いるものであ
るので、条件ナンバー部８がなくても動作は可能であ
る。また、比較パターンの内容は、分岐先のアドレスを
実行させるための条件を示している。

【００１６】実行されるプログラムに条件比較命令があ
ると、マイクロプログラム７によりその内容が実行され
る。そして、そのマイクロプログラム７の実行時に、マ
イクロプログラム７の制御のもとで、この条件比較命令
の条件と分岐先とを表すＡＬＵ３の演算結果のデータの
部分が、バス５またはＡＬＵ３からレジスタ１７を介し
て条件比較記憶部４に入力され、比較パターンと比較さ
れる。

【００１７】つまり、マイクロプログラム７から条件比
較記憶部４に与えられる制御信号によって、バス５また
はＡＬＵ３からレジスタ１７を介して得られた演算結果
のデータが、比較パターン部９に記憶された比較パター
ンと比較される。

【００１８】その比較の結果一致したものがあれば、出
力部１３の出力値部１１およびフラグ部１２の中から、
一致したところの出力値およびフラグデータがバス５お
よびシーケンサ６、またはそのいずれかへ出力される。
そして、バス５を介してこの出力値をもとに、分岐先の
アドレスの実行命令がＡＬＵ３で処理される。

【００１９】以上説明したように、ＣＡＭ等を条件比較
記憶部として利用して、比較パターンと演算結果のデー
タとの比較を実行させることにより、入力した比較パタ
ーンに応じて条件比較を行って、指定されたアドレスへ
プログラムの実行場所を変更することができ、データも
従来より大きいビット幅での比較が短時間でできるよう
になるので、リアルタイム性の要求されるフロー制御を
行うことが可能となる。

【００２０】また、条件比較記憶部であるＣＡＭ等の内
容は自由に変更できるので、一旦設定したシステムの変
更を比較パターンの変更により行うことができるように
なり、このため、応用範囲も広くなるというメリットを
有する。そして、フィールドプログラマブルゲートアレ
イなどへの利用も有効である。

【００２１】さらに、前述の条件ナンバーを用いて、同
一の条件ナンバーを持ついくつかのデータ毎に比較すべ
きデータをグルーピングすることができ、同一条件で比
較すべきデータが増えたときには、このグルーピングを
用いてデータの比較を行うことにより、プログラムの新
たな実行先の変更を容易に行うことが可能となる。

【００２２】このグルーピングの例を次に説明する。あ
るプログラム中のモジュールＡが実行中にある演算結果
ｘ₁ となったときは他のモジュールＣを実行させ、ま
た、演算結果ｘ₂ となったときはモジュールＤを実行さ
せる一方、モジュールＢが実行中にその演算結果ｘ₁ と
なったときはモジュールＥを実行させ、また、その演算
結果ｘ₂ となったときはモジュールＦを実行させるとい
うような場合には、比較パターンだけでなくモジュール
の区別も必要となる。

【００２３】そのために、レジスタ１４において、ＡＬ
Ｕ３の演算結果のデータの一部を、モジュールＡ実行中
の比較パターンｘ₁ ，ｘ₂ のグループ♯１と、モジュー
ルＢ実行中の比較パターンｘ₁ ，ｘ₂ のグループ♯２と
に区別して、これらのグループ番号を条件ナンバーとし
て条件ナンバー部８に記憶する。

【００２４】そして、モジュールＡの実行中にレジスタ
１４にグループ♯１を指定するステップと、演算結果の
データを比較パターンと比較するステップとによって、
実行中のモジュールが条件ナンバー部８に記憶された条
件ナンバーと一致し、かつ、演算結果が比較パターン部
９に記憶された比較パターンと一致する場合に、これら
に対応する出力値およびフラグデータを出力することが
でき、これによりグルーピングが可能となる。

【００２５】また、図１にあるように、レジスタ３０と
セレクタ３１とを設け、比較パターンビット中にマス
ク、言い換えればDon't Careをセットするようにするこ
ともできる。

【００２６】まず、マイクロプログラム７で、レジスタ
３０に、マイクロプログラム７の制御のもとでマスクパ
ターンを入力する。例えば、２４ビット中“１”のある
ところのビットはDon't Careとする。

【００２７】そして、次に、セレクタ３１に、レジスタ
３０の方を選択するか、あるいは、グラウンドに接続さ
れている方を選択するかがマイクロプログラム７からの
制御で行われる。グラウンドに接続されている方が選択
されると、すべての値が０となり、比較パターン中でDo
n't Careとなるものはなくなる。一方、セレクタ３１の
方が選択されると、Don't Careにされたものが含まれる
形で比較が行われることになる。一般に、ＣＡＭには、
このマスク機能があるのでそれを利用する。

【００２８】次に、第２の実施例について、図２を用い
て説明する。図２においては、図１と同じものについて
は同じ番号を付している。図１との差異は、さらにもう
一つの条件比較記憶部４’と、ロードシーケンサ１６と
を付加している点である。

【００２９】条件比較記憶部４’には、条件比較記憶部
４と同様に、条件ナンバー部８’および比較パターン部
９’からなる比較部１０’と、出力値部１１’およびフ
ラグ部１２’からなる出力部１３’とが含まれる。

【００３０】ロードシーケンサ１６は、外部記憶装置、
例えばハードディスクからインタフェースを介して入力
されたデータを条件比較記憶部４または４’のどちらか
へストアするための制御を行うものである。

【００３１】外部記憶装置内には、実行されるプログラ
ムに必要な比較データが複数に分けてストアされてい
る。例えば、プログラムＡの実行において必要な比較デ
ータａ、プログラムＢの実行において必要な比較データ
ｂ、プログラムＣの実行において必要な比較データｃ、
等というように分けてストアされている。

【００３２】これにより、比較データが多いときに、予
め実行プログラムが使う比較データを事前に用意できる
ことになる。

【００３３】次に、この実施例の動作を説明する。実行
されるプログラム中のどの部分にどの比較パターンが必
要かが予め分かっているので、ロードシーケンサ１６に
必要なプログラムカウンタの値をストアしておく。

【００３４】シーケンサ６の中のプログラムカウンタ１
５の値が、ロードシーケンサ１６に入力される。ロード
シーケンサ１６では、この入力された値が、ストアされ
ている所定の値と同じか否かを判断し、所定の値であれ
ば、アドレスおよびデータバスを介して、外部ＲＡＭ
（図示せず）から条件比較記憶部４または４’にストア
すべき比較データを読み込む。

【００３５】例えば、現在実行中の部分のプログラムＡ
が使う比較データａが条件比較記憶部４にストアされて
いる場合に、プログラムカウンタ１５の値が所定の値に
なったときに、それ以降に実行されるプログラムＢが使
う比較データｂを、先行して条件比較記憶部４’にスト
アする。

【００３６】そして、ロードシーケンサ１６が条件比較
記憶部４’に比較データｂをストアした後、その比較デ
ータｂを使用するプログラムＢが実行され、今度は、条
件比較記憶部４’の内容でフロー制御が行われる。

【００３７】同様に、プログラムカウンタ１５の値が次
の所定の値になったことをロードシーケンサ１６が検出
すると、それ以降に実行されるプログラムＣが使う比較
データｃを、先行して条件比較記憶部４にストアする。

【００３８】ロードシーケンサ１６は、必要な比較デー
タがある外部記憶装置のアドレスを指定してデータを取
り、条件比較記憶部４または４’へ入力する。そして、
ロードシーケンサ１６は、条件比較記憶部４または４’
にアドレスを指定して、データラインにそのデータを出
力し、書き込みストローブ信号でタイミングをとりなが
ら、外部記憶装置からの比較データを条件比較記憶部４
または４’へ出力する。

【００３９】以上の例では、プログラムカウンタ１５の
値に基づいてロードシーケンサ１６の動作を決めていた
が、ロードシーケンサ１６に対して外部ＲＡＭから比較
パターンをロードするための独自の命令をアプリケーシ
ョンプログラム中に書くようにしてもよい。

【００４０】また、以上の例では、外部ＲＡＭから比較
パターンを読み込むようにしていたが、データバス形式
でなければ、デュアルポートメモリを設け、その中に外
部メモリから比較パターンを書き込み、そこから読み出
すようにしてもよい。

【００４１】なお、本実施例においても、第１の実施例
と同様に、レジスタ３０とセレクタ３１とを設けてもよ
い。

【００４２】

【発明の効果】以上説明したように本発明によれば、マ
イクロプロセッサにおいて、大きなビット幅のデータの
条件比較を短時間で行うことが可能となり、リアルタイ
ム性の要求されるフロー制御にも柔軟に対応できるよう
になる。

【図面の簡単な説明】

【図１】本発明の第１の実施例によるマイクロプロセッ
サを示す構成図である。

【図２】本発明の第２の実施例によるマイクロプロセッ
サを示す構成図である。

【図３】従来のマイクロプログラム型マイクロプロセッ
サを示す構成図である。

【符号の説明】

１ マイクロプロセッサ（ＭＰＵ） ２ 実行制御部 ３ 算術論理演算ユニット（ＡＬＵ） ４、４’ 条件比較記憶部 ５ バス ６ シーケンサ ７ マイクロプログラム ８、８’ 条件ナンバー部 ９、９’ 比較パターン部 １０、１０’ 比較部 １１、１１’ 出力値部 １２、１２’ フラグ部 １３、１３’ 出力部 １４ レジスタ １５ プログラムカウンタ １６ ロードシーケンサ １７ レジスタ ３０ レジスタ ３１ セレクタ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 算術論理演算ユニット（ＡＬＵ）と、 前記ＡＬＵのデータバスに接続され、少なくとも複数の
   比較演算の比較パターンおよび前記比較パターンに対応
   する出力値を記憶し、前記ＡＬＵから演算結果を受けて
   前記演算結果と一致する比較パターンに対応する出力値
   を出力する条件比較記憶部と、 前記ＡＬＵと前記条件比較記憶部とに接続され、前記Ａ
   ＬＵと前記条件比較記憶部とを制御する実行制御部と、
   を含むことを特徴とするマイクロプロセッサ。
2. 【請求項２】 前記実行制御部は、シーケンサであるこ
   とを特徴とする請求項１記載のマイクロプロセッサ。
3. 【請求項３】 前記条件比較記憶部は、コンテントアド
   レッサブルメモリとプログラマブルロジックアレイのう
   ちの１つを含むことを特徴とする請求項１記載のマイク
   ロプロセッサ。
4. 【請求項４】 前記条件比較記憶部は、前記複数の比較
   演算の条件ナンバーを記憶するための条件ナンバー部
   と、前記複数の比較演算の比較パターンを記憶するため
   の比較パターン部とを含み、かつ、前記ＡＬＵから演算
   結果とともに比較演算の条件ナンバーを受けて、前記受
   けた条件ナンバーが前記記憶された条件ナンバーと一致
   する範囲で、前記演算結果と一致する比較パターンに対
   応する出力値を出力することを特徴とする請求項１記載
   のマイクロプロセッサ。
5. 【請求項５】 前記条件比較記憶部は、前記ＡＬＵから
   の演算結果と一致する比較パターンに対応する出力値と
   ともに、比較状況を示すフラグデータをさらに出力する
   ことを特徴とする請求項１記載のマイクロプロセッサ。