JPH01159730A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 腹血欠ヱ 本発明はマイクロプログラム制御装置に関し、特にマイ
クロプログラムの条件分岐の制御に間する。

従来技術 従来、マイクロプログラム制御装置の条件分岐の方法と
しては、マイクロ命令内の条件選択フィールドにより選
択された複数ビットからなる条件子の一語と、マイクロ
命令内の定数フィールドの値との論理積演算を行って、
その演算結果がオール“０”かを判定することにより選
択された条件子の複数ビット中の特定のビットがオール
“０”かを判定する方法がある。また、選択された複数
ビットからなる条件子の一語と、マイクロ命令内の定数
フィールドの値との論理和演算を行って、その演算結果
がオール“１”かを判定することにより選択された条件
子の複数ビット中の特定のビットがオール“１”かを判
定する方法があり、これらの方法が一般に使用されてい
る。

このような従来の条件分岐の方法では、マイクロ命令内
に設定された定数フィールドの値により選択された条件
子の複数ビット中の特定のビットがオール“０”かある
いはオール“１”かを判定しているので、条件子の複数
ビット中に“０”と“１”とが混在する場合のビットパ
ターンを判定するには、“Ｏｎのビットの判定と“１″
のビットの判定とに分けて２回の条件分岐を実行する必
要があり、複数ビットの判定やデコードを頻繁に行う必
要性のある処理などでは条件分岐の回数が多くなり、ス
テップ数が増えるとともに処理時間が増大するという欠
点がある。

発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、条件子の複数ビット中に“０”と“１”
とが混在する場合のビットパターンの判定に要する処理
速度を向上させることができ、マイクロ命令のステップ
数を減少させることができるマイクロプログラム制御装
置の提供を目的とする。

北」匣ソ１底 本発明によるマイクロプログラム制御装置は、マイクロ
命令に付加された条件選択情報により選択され、かつ複
数ビットからなる条件情報と、マイクロ命令内に予め設
定された条件値とが一致したときに分岐制御を行うマイ
クロプログラム制御装置であって、前記条件値を第１の
条件値と第２の条件値とにより構成し、前記第１の条件
値を用いて前記条件情報の不要ビットをマスクするマス
ク手段と、前記マスク手段により前記不要ビットがマス
クされた前記条件情報と、前記第２の条件値とを比較す
る比較手段とを設け、前記比較手段の比較結果に応じて
前記分岐制御を行うようにしたことを特徴とする。

Ｘ里ヨ 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例の構成を示すブロック図であ
る。図において、本発明の一実施例によるマイクロプロ
グラム制御装置はマイクロプログラム制御部１と演算部
２とにより構成されており、演算部２には図示せぬ外部
装置とのインタフェースなども含まれていて、全体とし
て一般的に用いられている・ｍ報処理装置におけるマイ
クロプログラム制御装置を表わしている。

マイクロプログラム制御部１は、制御メモリ１１と、マ
イクロ命令読出しレジスタ１２と、選択器１３，１６．
１８と、マスク回路１４と、一致検出回路１５と、順序
制御回路１７と、マイクロ命令アドレスレジスタ１９と
、アドレス加算器２０と、条件フリップフロッグ群２１
とにより構成されている。

マイクロ命令レジスタ１２に格納されるマイクロ命令は
条件選択フィールド１２１と、第一定数フィールド１２
２（８ビツト）と、第二定数フィールド１２３（８ビツ
ト）と、順序制御フィールド１２４と、演算制御フィー
ルド１２５と、次実行アドレスフィールド１２６とを含
んで構成されている。

選択器１３はマイクロ命令レジスタ１２に格納されたマ
イクロ命令の条件選択フィールド１２１（２ビツト）に
より条件フリップフロップ群２１の各フリップフロップ
の内容を組合わせて一語（８ビツトで構成されている）
とされた４つの分岐条件の中から１つを選択し、その選
択した分岐条件をマスク回ＩＪ？１１４に出力する。

マスク回路１４は８ビツトの２人カアンド回路からなり
、マイクロ命令レジスタ１２に格納されたマイクロ命令
の第一定数フィールド１２２と選択器１３からの出力と
のビット単位の論理積演算を行って、その泄算結果を一
致検出回路１５に出力する。

一致検出回路１５ではマイクロ命令レジスタ１２に格納
されたマイクロ命令の第二定数フィールド１２３とマス
ク回路１４からの出力との比較を行い、第二定数フィー
ルド１２３とマスク回路１４がらの出力とにおいて全ビ
ットが一致しているかどうかを判定する。この判定結果
が一致を示すときには“１”が選択器１６に出力され、
判定結果が不一致を示すときには“０パが選択器１６に
出力される。

選択器１６ではマイクロ命令レジスタ１２に格納された
マイクロ命令の次実行アドレスフィールド１２６の最下
位ビットと一致検出回路１５からの出力とのうち一方を
選択し、分岐制御および一般のマイクロプログラム制御
に必要な分岐アドレスを選択する。この選択された分岐
アドレスは選択器１８に出力される。

選択器１８ではマイクロ命令レジスタ１２に格納された
マイクロ命令の次実行アドレスフィールド１２６および
選択器１６からの出力と、マイクロ命令アドレスレジス
タ１９に格納され、かつ現在実行されているマイクロ命
令アドレスにアドレス加算器２０により１が加算された
値とのうち一方を選択し、この選択された値を次実行ア
ドレスとしてマイクロ命令アドレスレジスタ１９に出力
する。

尚、第１図はマイクロプログラム制御に必要な機能を全
て図示したものではなく、一般のマイクロプログラム制
御装置に設けられている通常の分岐制御回路や、順序制
御のために必要な制御信号などは省略している。

また、第一定数フィールド１２２および第二定数フィー
ルド１２３は分岐制御専用とすることなく、従来から用
いられている定数フィールドや他のマイクロ命令フィー
ルドの一部と兼用しても同等差支えない。

次に、マイクロ命令レジスタ１２に格納されたマイクロ
命令の条件選択フィールド１２１により選択された条件
フリップフロ７１群２１の分岐条件が“１００ｘｌｌｘ
Ｏ”であるかどうかを判定する場合について説明する。

但し、“×”は１ビツトの０″または１ｎのどちらかの
状態を表わしており、“Ｘ″のビットは分岐条件の判定
には関係しない、ここでは分岐条件の“×”のビット以
外の部分について“０”または“１”のビットのパター
ンだけを判定するものとする。

この場合、マイクロ命令の第一定数フィールド１２２に
は“×”のビットを“０”とし、池のビットを“１″と
した“１１１０１１０１　”が設定され、第二定数フィ
ールド１２３には“１０００１１００″が設定される。

第一定数フィールド１２２の値と第二定数フィールド１
２３値とが上述のように設定されたマイクロ命令の実行
時には、このマイクロ命令の条件選択フィールド１２１
により選択器１３で選択された条件フリップフロ７１群
２１の分岐条件と第一定数フィールド１２２の値との論
理積演算がマスク回路１４で行われる。

この演算結果と第二定数フィールド１２３の値とが一致
検出回路１５で比較され、その比較結果の１ビツトが条
件分岐実行時に選択器１６により次実行アドレスの最下
位ビットと切替えられることにより２方向分岐が行われ
る。

たとえば、マイクロ命令の条件選択フィールド１２１で
選択された条件フリップフロップ群２１の分岐条件が“
１００１１１１０”であった場合には、マスク回路１４
からの出力が“１ｏｏｏｉｔ００′°となり、−数枚出
回路１５の比較結果が一致を示して選択器１６に１″が
出力され、次実行アドレスの最下位ビットが“１″に切
替えられる。

また、この条件フリップフロップ群２１の分岐条件が“
０１０１１０００”であった場合には、マス、り回路１
４からの出力が“ｏｔｏｏｉｏｏｏ”となり、−数枚出
回路１５の比較結果は不一致を示して選択器１６に“０
”が出力され、次実行アドレスの最下位ビットが“０”
に切替えられる。

このように、複数ビットからなる分岐条件をマイクロ命
令に設定された第一定数フィールド１２２の値でマスク
し、このマスクされた分岐条件を第二定数フィールド１
２３の値と比較してその比較結果に応じて条件分岐を行
うようにすることによって、−回の条件分岐により“０
”と“１”とが混在する複数ビットの分岐条件のビット
パターンの判定を行うことができるので、この分岐条件
のビットパターンの判定に要する処理速度を向上させる
ことができ、マイクロ命令のステップ数を削減すること
ができる。

発明の詳細 な説明したように本発明によれば、マイクロ命令内に予
め設定された第１の条件値を用いて複数ビットからなる
条件情報の不要ビットをマスクし、この不要ビットがマ
スクされた条件情報とマイクロ命令内に予め設定された
第２の条件値とを比較してその比較結果に応じて分岐制
御を行うようにすることによって、条件情報の複数ビッ
ト中に“０”と“１パとが混在する場合のビットパター
ンの判定に要する処理速度を向上させることができ、マ
イクロ命令のステップ数を減少させることができるとい
う効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図であ
る。 主要部分の符号の説明 １・・・・・・マイクロプログラム 制御部 １２・・・・・・マイクロ命令 読出しレジスタ １３．１６．１８・・・・・・選択器 １４・・・・・・マスク回路 １５・・・・・・−散積出回路 １９・・・・・・マイクロ命令 アドレスレジスタ ２１・・・・・・条件フリップフロップ群１２１・・・
・・・条件選択フィールド１２２・・・・・・第一定数
フィールド１２３・・・・・・第二定数フィールド１２
６・・・・・・次実行アドレス フィールド

Claims (1)

【特許請求の範囲】
1. マイクロ命令に付加された条件選択情報により選択され
   、かつ複数ビットからなる条件情報と、マイクロ命令内
   に予め設定された条件値とが一致したときに分岐制御を
   行うマイクロプログラム制御装置であって、前記条件値
   を第１の条件値と第２の条件値とにより構成し、前記第
   １の条件値を用いて前記条件情報の不要ビットをマスク
   するマスク手段と、前記マスク手段により前記不要ビッ
   トがマスクされた前記条件情報と、前記第２の条件値と
   を比較する比較手段とを設け、前記比較手段の比較結果
   に応じて前記分岐制御を行うようにしたことを特徴とす
   るマイクロプログラム制御装置。