JPS6288035A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPS6288035A JPS6288035A JP22921085A JP22921085A JPS6288035A JP S6288035 A JPS6288035 A JP S6288035A JP 22921085 A JP22921085 A JP 22921085A JP 22921085 A JP22921085 A JP 22921085A JP S6288035 A JPS6288035 A JP S6288035A
- Authority
- JP
- Japan
- Prior art keywords
- register
- output
- address
- control memory
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロプログラム制御装置に関し。
特に情報処理装置におけるマイクロプログラムの一部を
容易に変更して実行し得るマイクロプログラム制御装置
に関する。
容易に変更して実行し得るマイクロプログラム制御装置
に関する。
従来、この種のマイクロプログラム制御装置はマイクロ
プログラムの任意のアドレスの内容を変更して実行する
手段として、 ■、変更後のマイクロプログラムを再ロードする。
プログラムの任意のアドレスの内容を変更して実行する
手段として、 ■、変更後のマイクロプログラムを再ロードする。
２、制御メモリを書き換え可能とし、マイクロ１０グラ
ムの実行を中断させて専用のハードウェアにより書込む
。
ムの実行を中断させて専用のハードウェアにより書込む
。
等の方法が一般的に行なわれていた。
上述した従来のマイクロプログラム制御装置は、マイク
ロプログラムの一部を書換えるためにマイクロプログラ
ムの実行を一時的に中断させる必要がありそのためにシ
ステムの状態に影響を与えたり、書換えから動作確認迄
の作業効率が良くないという欠点があった。
ロプログラムの一部を書換えるためにマイクロプログラ
ムの実行を一時的に中断させる必要がありそのためにシ
ステムの状態に影響を与えたり、書換えから動作確認迄
の作業効率が良くないという欠点があった。
本発明のマイクロプログラム制御装置はアドレス部とデ
ータ部とからなる任意のデータを設定し得る少なくとも
１個のレジスタと、レジスタのアドレス部と制御メモリ
アドレスレジスタ出力とを比較する比較回路と、この比
較回路により、レジスタのアドレス部と制御メモリアド
レスレジスタ出力の一致を検出した時に制御メモリの出
力の一部又は全部をレジスタのデータ部と切替えてマイ
クロ命令として出力する選択回路とを有している。
ータ部とからなる任意のデータを設定し得る少なくとも
１個のレジスタと、レジスタのアドレス部と制御メモリ
アドレスレジスタ出力とを比較する比較回路と、この比
較回路により、レジスタのアドレス部と制御メモリアド
レスレジスタ出力の一致を検出した時に制御メモリの出
力の一部又は全部をレジスタのデータ部と切替えてマイ
クロ命令として出力する選択回路とを有している。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示す。第１図において、本
実施例のマイクロプログラム制御装置は３２ビツトＸ４
に語からなる制御メモリ１と、１２ビツトの制御メモリ
アドレスレジスタ２と、装置に備わるパネルのスイッチ
操作か、もしくはマイクロ命令の実行によりデータの設
定ができるアドレス部１２ビットとデータ部３２ビット
からなるレジスタ３と、制御メモリアドレスレジスタ２
の出力２１とレジスタ３のアドレス部３１とを比較する
１２ビツトの比較回路４と、比較回路４により入力の一
致が検出された場合にレジスタ３のデータ部３２を、比
較回路４の入力が不一致の場合に制御メモリ出力１１を
選ぶ３２ビツトの選択回路５と選択回路出力５１を保持
する３２ビツトのマイクロ命令レジスタ６とから構成さ
れる。
実施例のマイクロプログラム制御装置は３２ビツトＸ４
に語からなる制御メモリ１と、１２ビツトの制御メモリ
アドレスレジスタ２と、装置に備わるパネルのスイッチ
操作か、もしくはマイクロ命令の実行によりデータの設
定ができるアドレス部１２ビットとデータ部３２ビット
からなるレジスタ３と、制御メモリアドレスレジスタ２
の出力２１とレジスタ３のアドレス部３１とを比較する
１２ビツトの比較回路４と、比較回路４により入力の一
致が検出された場合にレジスタ３のデータ部３２を、比
較回路４の入力が不一致の場合に制御メモリ出力１１を
選ぶ３２ビツトの選択回路５と選択回路出力５１を保持
する３２ビツトのマイクロ命令レジスタ６とから構成さ
れる。
尚、第１図においては本発明の説明に直接必要のない構
成要素は省略されているが、マイクロプログラム制御に
必要な機能は備わっているものとする。
成要素は省略されているが、マイクロプログラム制御に
必要な機能は備わっているものとする。
次に本実施例の動作について説明する。
一般にマイクロプログラムの一部を変更するのはマイク
ロプログラムのデバグを行う場合であり人手により修正
データが与えられレジスタ３にデータを書込むための専
用のパスか又はレジスタ３にデータをセットするマイク
ロ命令の実行によりアドレス部とデータ部とからなる４
４ビツトの修正データがレジスト３にセットされる。
ロプログラムのデバグを行う場合であり人手により修正
データが与えられレジスタ３にデータを書込むための専
用のパスか又はレジスタ３にデータをセットするマイク
ロ命令の実行によりアドレス部とデータ部とからなる４
４ビツトの修正データがレジスト３にセットされる。
制御アドレスレジスタ２の値がレジスタ３のアドレス部
３１と異なる間は比較回路４の出力４１は゛不−値″を
示し、選択回路５により制御メモリ１の出力１１が選択
され制御メモリ中のマイクロ命令がそのまま実行される
。制御アドレスレジスタ２の値がレジスタ３のアドレス
部３１と等しくなった時、比較回路４の出力４１は“一
致°°を示し、選択回路５によりレジスタ３のデータ部
３２が選択され変更後のマイクロ命令がマイクロ命令レ
ジスタ６にセットされ実行される。
３１と異なる間は比較回路４の出力４１は゛不−値″を
示し、選択回路５により制御メモリ１の出力１１が選択
され制御メモリ中のマイクロ命令がそのまま実行される
。制御アドレスレジスタ２の値がレジスタ３のアドレス
部３１と等しくなった時、比較回路４の出力４１は“一
致°°を示し、選択回路５によりレジスタ３のデータ部
３２が選択され変更後のマイクロ命令がマイクロ命令レ
ジスタ６にセットされ実行される。
本実施例では同時に設定し得るデータの数は１つに限定
されているが複数個のレジスタを具備することにより同
時に複数個のデータを設定することが可能になる。
されているが複数個のレジスタを具備することにより同
時に複数個のデータを設定することが可能になる。
第２図は本発明の他の実施例を示す。第２図において、
レジスタ３−１．３−２．３−３．３−４は第１図のレ
ジスタ３に相当する４個有しており、それぞれアドレス
部とデータ部とからなるデータがセットされる。比較回
路４−１．４−２゜４−３．４−４はそれぞれレジスタ
３−１．３−２．３−３．３−４のアドレス部と制御メ
モリアドレスレジスタ２の出力とを比較する比較回路で
ある。選択回路５ａはこの比較回路４−１〜４−４の出
力により一致するものがなかった場合には制御メモリ１
の出力を、一致するものが少なくとも一つあれば予め決
められた優先順位にしたがいアドレス部が一致したレジ
スタ３−１〜３−４のデータ部を選ぶよう構成された制
御回路７を有し、この制御により制御メモリおよびレジ
スタ３−１〜３−４の５人力のうちの一つを選択する。
レジスタ３−１．３−２．３−３．３−４は第１図のレ
ジスタ３に相当する４個有しており、それぞれアドレス
部とデータ部とからなるデータがセットされる。比較回
路４−１．４−２゜４−３．４−４はそれぞれレジスタ
３−１．３−２．３−３．３−４のアドレス部と制御メ
モリアドレスレジスタ２の出力とを比較する比較回路で
ある。選択回路５ａはこの比較回路４−１〜４−４の出
力により一致するものがなかった場合には制御メモリ１
の出力を、一致するものが少なくとも一つあれば予め決
められた優先順位にしたがいアドレス部が一致したレジ
スタ３−１〜３−４のデータ部を選ぶよう構成された制
御回路７を有し、この制御により制御メモリおよびレジ
スタ３−１〜３−４の５人力のうちの一つを選択する。
他の構成は第１図と同じである。本実施例の動作につい
ては４つのレジスタ３−１〜３−４のアドレス部を制御
メモリアドレスレジスタ２の出力と同時に比較し、一致
した場合にそのレジスタのデータ部を選択する。
ては４つのレジスタ３−１〜３−４のアドレス部を制御
メモリアドレスレジスタ２の出力と同時に比較し、一致
した場合にそのレジスタのデータ部を選択する。
以上説明したように本発明はレジスタに変更すべき制御
メモリのアドレスとデータをセットし、レジスタのアド
レス部が制御メモリアドレスレジスタの値と一致した時
にレジスタのデータ部を選択してマイクロ命令レジスト
にセットされるように構成することにより実行中のマイ
クロプログラムの動作に影響を与えることなく随時にマ
イクロ１０グラムの一部を変更すると共に変更後のマイ
クロ命令を直ちに実行できるという効果がある。
メモリのアドレスとデータをセットし、レジスタのアド
レス部が制御メモリアドレスレジスタの値と一致した時
にレジスタのデータ部を選択してマイクロ命令レジスト
にセットされるように構成することにより実行中のマイ
クロプログラムの動作に影響を与えることなく随時にマ
イクロ１０グラムの一部を変更すると共に変更後のマイ
クロ命令を直ちに実行できるという効果がある。
また本発明は制御メモリの内容を書換えないなめ読出し
専用メモリを制御メモリとして採用しているマイクロプ
ログラム制御装置に対しても同様の効果が得られる。
専用メモリを制御メモリとして採用しているマイクロプ
ログラム制御装置に対しても同様の効果が得られる。
第１図は本発明の一実施例を示す構成図、第２図は他の
実施例を示す構成図である。 １・・・制御メモリ、２・・・制御メモリアドレスレジ
スタ、３．３−１．３−２．３−３．３−４・・・レジ
スタ、４．４−１．４−２．４ ３．４ ４・・・比較
回路、５．５ａ・・・選択回路、６・・・マイクロ命令
レジスタ、７・・・制御回路、１１・・・制御メモリ出
力、２１・・・制御メモリアドレスレジスタ出力、３１
・・・レジスタ３のアドレス部、３２・・・レジスタ３
のデータ部、４１・・・比較回路出力、５１・・・選択
回路出力。 代ッ人 弁ツォ 内 ウ 晋、、、０ぐ、１．゛ 蓬 １ 回 第 ２Ｉ！１
実施例を示す構成図である。 １・・・制御メモリ、２・・・制御メモリアドレスレジ
スタ、３．３−１．３−２．３−３．３−４・・・レジ
スタ、４．４−１．４−２．４ ３．４ ４・・・比較
回路、５．５ａ・・・選択回路、６・・・マイクロ命令
レジスタ、７・・・制御回路、１１・・・制御メモリ出
力、２１・・・制御メモリアドレスレジスタ出力、３１
・・・レジスタ３のアドレス部、３２・・・レジスタ３
のデータ部、４１・・・比較回路出力、５１・・・選択
回路出力。 代ッ人 弁ツォ 内 ウ 晋、、、０ぐ、１．゛ 蓬 １ 回 第 ２Ｉ！１
Claims (1)
- アドレス部とデータ部とからなる任意のデータを設定し
得る少なくとも１個のレジスタと、該レジスタ部のアド
レス部と制御メモリアドレスレジスタ出力とを比較する
比較回路と、該比較回路により前記レジスタのアドレス
部と制御メモリアドレスレジスタ出力の一致を検出した
時に、制御メモリの出力の一部又は全部を前記レジスタ
のデータ部と切替えてマイクロ命令として出力する選択
回路とを含むことを特徴とするマイクロプログラム制御
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22921085A JPS6288035A (ja) | 1985-10-14 | 1985-10-14 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22921085A JPS6288035A (ja) | 1985-10-14 | 1985-10-14 | マイクロプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6288035A true JPS6288035A (ja) | 1987-04-22 |
Family
ID=16888543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22921085A Pending JPS6288035A (ja) | 1985-10-14 | 1985-10-14 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6288035A (ja) |
-
1985
- 1985-10-14 JP JP22921085A patent/JPS6288035A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1077151A (en) | Plural-sequence control system | |
| JPH02156334A (ja) | 情報処理装置 | |
| US4434465A (en) | Shared microinstruction states in control ROM addressing for a microcoded single chip microcomputer | |
| JPH05282895A (ja) | 標準セルとアプリケーションセルと試験セルとを含む集積回路 | |
| JPS6288035A (ja) | マイクロプログラム制御装置 | |
| JPS62145435A (ja) | コンカレント処理命令を有するマイクロプロセツサ | |
| JPH04359323A (ja) | マイクロコンピュータ | |
| JPS6288036A (ja) | マイクロプログラム制御装置 | |
| JPS5947651A (ja) | プログラム制御装置 | |
| JPS6410854B2 (ja) | ||
| JPS60124746A (ja) | デ−タ処理装置 | |
| JPS63163543A (ja) | 情報処理装置 | |
| JPH0353321A (ja) | 情報処理装置 | |
| JPS62121543A (ja) | マイクロプログラム制御装置 | |
| JPS6349941A (ja) | 演算処理装置 | |
| JPH01159730A (ja) | マイクロプログラム制御装置 | |
| JPH0764822A (ja) | マイクロコンピュータ | |
| JPH0544689B2 (ja) | ||
| JPS6269350A (ja) | マイクロプロセツサ | |
| JPH0195349A (ja) | 入出力装置 | |
| JPH03204724A (ja) | マイクロコンピュータ | |
| JPS6329843A (ja) | プログラム制御方式 | |
| JPS58159150A (ja) | 制御記憶装置の診断装置 | |
| JPS61221844A (ja) | マイクロ・コンピユ−タ | |
| JPS61239330A (ja) | マイクロプログラム修正方式 |