JPH03257665A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH03257665A
JPH03257665A JP2057081A JP5708190A JPH03257665A JP H03257665 A JPH03257665 A JP H03257665A JP 2057081 A JP2057081 A JP 2057081A JP 5708190 A JP5708190 A JP 5708190A JP H03257665 A JPH03257665 A JP H03257665A
Authority
JP
Japan
Prior art keywords
instruction
vector
data
execution
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2057081A
Other languages
English (en)
Other versions
JP2622008B2 (ja
Inventor
Makoto Komata
誠 小俣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP2057081A priority Critical patent/JP2622008B2/ja
Priority to CA002037646A priority patent/CA2037646C/en
Priority to DE69131332T priority patent/DE69131332T2/de
Priority to EP91103472A priority patent/EP0445802B1/en
Publication of JPH03257665A publication Critical patent/JPH03257665A/ja
Priority to US08/199,973 priority patent/US5542057A/en
Application granted granted Critical
Publication of JP2622008B2 publication Critical patent/JP2622008B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/80Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8053Vector processors
    • G06F15/8076Details on data register access
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3824Operand accessing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Complex Calculations (AREA)
  • Advance Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は情報処理装置に関し、特にベクトル処理に用い
られるベクトルストア命令の制御を行なう情報処理装置
に関するものである。
従来技術 従来の情報処理装置について第2図を参照して説明する
。第2図を参照すると、従来の情報処理装置は、命令を
格納する命令レジスタ11、このレジスタ11からの命
令を解読するデコーダ/チエツク回路12、およびこの
回路12でベクトルストア命令と解読された時ストアす
べきベクトルレジスタの使用状態を監視してベクトルレ
ジスタが読出し可能である旨をデコーダ/チエツク回路
12に通知するリソース管理手段13を含む。
このリソース管理手段13からの通知に基づいて、デコ
ーダ/チエツク回路12は線53にベクトルストア命令
実行指示信号を送出する。記憶制細部3は記憶部4に接
続されるバッファ32およびこのバッファ32と演算実
行部2とを接続するデータパス6とを有する。
ベクトルストア命令実行指示信号に応答して、制御部3
内のバッファ管理手段31はバッファ31の使用状態を
チエツクするとともにバス管理手段33はデータパス6
の使用状態をチエツクする。
両者がデータ転送可能になると、記憶制御部3は演算実
行部2に対し線7を介してデータ転送指示信号を送出す
る。このデータ転送指示信号に応答して演算実行部2は
、ストアすべきベクトルレジスタにおける各要素をバッ
ファ32に送出し始める。
このデータ転送が終了すると、記憶制御部3から実行指
示制御部1のリソース管理手段13にリソース解放指示
信号が線8を介して通知される。
このリソース角q放指示信号はストアされたベクトルレ
ジスタの使用終了を示す信号である。
次に、ベクトル処理におけるこの種の情報処理装置に用
いられる命令列の一例を第3A図を参照して詳細に説明
する。
第3A図を参照すると、(1)VADD  V2−vo
 +vlは、ベクトルレジスタVOおよびVlのデータ
を要素毎に加算し、ベクトルレジスタV2に格納するベ
クトル加算命令である。
(2)VST  M #−V2は、(1)で示したベク
トル加算命令VADD命令の加算結果を格納しているベ
クトルデータV2のデータを記憶部4に格納スるベクト
ルストア命令である。
(3)VMPY  V4 ←V2 *V3 は、ベクト
ルレジスタv2およびV3のデータを要素毎に乗算しベ
クトルレジスタv4に乗算結果を格納するベクトル乗算
命令である。
これら命令群を用いた従来の情報処理装置の動作につい
て第1図および第3B図を参照しながら説明する。
第1図および第3B図を参照すると、ベクトル加算(V
ADD)命令が命令レジスタ11に格納されると、リソ
ース管理手段13は、VADD命令て読出しを行うベク
トルレジスタVO,Vlおよび加算結果を格納するベク
トルレジスタの使用状態をチエツクする。もし使用状態
であれば、リソース管理手段13は演算実行部2にベク
トル加算(VADD)命令の実行指示信号を送出し、リ
ソース管理手段13にベクトルレジスタVO,Vlおよ
び■2の使用が通知される。リソース管理手段13は一
定時間後にレジスタVO,Vlおよびv2の使用状態を
使用可にするようにする。
次に、ベクトルストア(V S T)命令がレジスタ1
1に与えられると、リソース管理手段13はベクトルス
トア(V S T)命令で読出対象となるベクトルレジ
スタV2の使用状態をチエツクする。
使用可状態になると、リソース管理手段13は演算実行
部2および記憶制御部3にVST命令の実行指示信号を
線53を介して送出する。リソース管理手段13にベク
トルレジスタv2の使用が通知される。管理手段13は
この時レジスタv2が使用中であることを示している。
ベクトルストア(V S T)命令実行指示信号に応答
して記憶制御部3のバッファ管理手段31はバッファ3
2の使用状態をチエツクし、パス管理手段33はデータ
パス6の使用状態をチエツクする。
これら両手段31および33が使用可になった時、演算
実行部2に線7を介してデータ転送指示信号が送出され
る。このデータ転送指示信号に応答して、演算実行部2
は、一定時間後にベクトルレジスタV2のデータをバッ
ファ32に転送し始める。この転送終了に応答して、記
憶制御部3はリソース管理手段13に線8を介してリソ
ース解放指示信号を送出する。リソース解放指示信号に
応答して、管理手段13はベクトルストア(VST)命
令で使用していたベクトルレジスタ■2の使用状態指示
を使用可と変更する。
次に、ベクトル乗算(VMPY)命令が命令レジスタ1
1に格納されると、リソース管理手段13は、このVM
PY命令で使用されるレジスタV2、V3およびV4の
使用状態をチエツクし、使用可を示していれば、演算実
行部2にVMPY命令の実行指示を送出する。
この情報処理装置では、ベクトルストア命令における演
算実行部2から格納対象のベクトルレジスタへのデータ
転送開始タイミングは、記憶制御部3か管理している。
記憶制御部3から演算実行部2へいつ転送指示信号が出
されてもいいように実行指示信号を送出する前に、実行
指示制御部1では、ストアすべきベクトルレジスタの使
用状態をチエツクし、リソースが使用可能であることを
確認する必要があった。
また、ベクトルストアで使用するベクトルレジスタの使
用状態が実行指示からへ定時間でないため、同じベクト
ルレジスタを使用する命令がベクトルストアの後にある
と、記憶制御部3からのリソース解放指示信号を待って
発行する必要がある。
この結果、全体として、ベクトルストア命令の前後で遅
くなってしまうという欠点があった。 発明の目的 本発明の目的は命令の実行時間の短縮を図るようにした
情報処理装置を提供することである。
発明の構成 本発明による情報処理装置は、データを記憶する記憶手
段と、ベクトル演算を行う演算実行手段と、この演算実
行手段からのデータを一時記憶するバッファを管理する
バッファ管理手段を有し前記演算実行手順および前記記
憶手段の間のデータ転送を制御する記憶制御手段と、前
記演算実行手段のリソースの使用状況を管理するリソー
ス管理手段と、前記演算実行手段および前記記憶制御手
段の間のデータパスの使用状況を管理するバス管理手段
と、命令がデータ格納命令であるとき、前記演算実行手
段のリソース状態にかかわらず、前記記憶制御手段にバ
ッファ確保要求を送出し、前記バッファ管理手段からバ
ッファ確保応答が与えられる時前記リソース管理手段が
前記データ格納命令の使用対象となる前記演算実行手段
と前記記憶制御手段とにデータ格納命令の実行を指示す
るデコーダ/チエツク手段とを含むことを特徴とする。
実施例 次に、本発明の一実施例について図面を参照して詳細に
説明する。
第1図および第3C図を参照すると、本発明の一実施例
は、データを記憶する記憶部4、ペクト・ル演算を行な
う演算実行部2、この演算実行部2と記憶部4との間の
データ転送を制御する記憶制御部3、命令を解読し、演
算実行部2のリソース状態を管理し、また記憶制御部3
および演算実行部2に実施指示信号を送出する実行指示
制御部1を含む。
この実行指示制御部1は、実行すべき命令を保持する命
令レジスタ11、演算実行部2のリソースの使用状況を
管理するリソース管理手段13および演算実行部2と記
憶制御部3との間のデータパス6の使用状態を管理する
バス管理手段14、および本発明の一実施例の特徴の1
っであるデコーダ/チエツク回路12を含む。
記憶制御部3は演算実行部2と記憶部4との間で転送さ
れるデータを格納するバッファ32および本発明の一実
施例の他の特徴の1っであるバッファ管理手段31を含
む。
次に、本発明の一実施例の特徴部分の関連にっいて詳細
に説明する。デコーダ/チエツク回路12は解読により
命令レジスタ11に格納された命令かベクトルストア命
令である時、この命令で使用するベクトルレジスタの使
用状態によらず、記憶制御部3のバッファ管理手段31
に線51を介してバッファ確保要求を送出する。デコー
ダ/チエツク回路12がこの要求に対するバッフアミf
保応答が線52を介して返ってくるまで、命令レジスタ
11はベクトルストア命令を保持する。
デコーダ/チエツク回路12から線51を介してバッフ
ァ確保要求を受取ると、バッファ管理手段31はバッフ
ァ32をチエツクし、ベクトルストア命令を実行できる
たけの容量が空いているならば、これを確保し、回路1
2に線52を介してバッファ確保応答を返す。
このバッファ確保応答に応答して、デコーダ/チエツク
回路12は、リソース管理手段13からのベクトルレジ
スタの使用状況およびバス管理手段14からのデータパ
ス6の使用状況をチエツクする。このチエツクにより、
ベクトルレジスタが使用可能でありバス6が空いている
ときは、デコーダ/チエツク回路12は演算実行部2お
よび記憶制御部3に、線53を介してベクトルストア命
令実行指示信号を送出する。この実行指示信号に応答し
て、一定時間後に、演算実行部2はベクトルレジスタか
らのデータをデータパス6を介してバッファ32に送出
する。また実行指示信号に応答して一定時間後に、記憶
制御部3はデータパス6を介して与えられるデータをバ
ッファ32に格納する。
次に本発明の一実施例に第3A図で示される命令群を用
いた動作を図面を参照して詳細に説明する。
第1図、第3A図および第3C図を参照すると、ます、
ベクトル加算(VADD)命令が命令レジスタ11に格
納されると、リソース管理手段13は、ベクトル加算の
対象となる入力データを格納するベクトルレジスタvO
およびVlの使用状態および加算結果を格納するベクト
ルレジスタv2の使用状態をチエツクする。
これらレジスタvo、vtおよびVlが使用可能であれ
ば、ベクトル加算(VADD)実行指示信号を演算実行
部2に送出する。この実行指示信号に基づき、演算実行
部2は、ベクトルレジスタVOおよびVlからのデータ
を読出し、一定時間後にその加算結果をベクトルレジス
タv2に書込む。
デコーダ/チエツク回路12は実行指示送出時、リソー
ス管理手段13にベクトルレジスタ■o。
VlおよびVlの使用を通知する。この通知に応答して
リソース管理手段13は、ベクトルレジスタvo、vt
およびv2の使用状態を使用中とし、一定時間後に使用
可状態とする。
ベクトル加算(VADD)命令実行指示信号送出後に、
命令レジスタ11にはベクトルストア(V S T)命
令がセットされる。このセット時、VST命令で読出さ
れるべきベクトルレジスタV2は、先行命令であるVA
DD命令での書込が開始されていない。しかし、それに
も関らず、回路12は記憶制御部3に線51を介してバ
ッファ確保要求を送出する。
この要求に従い、バッファ管理手段31はバッファ32
を確保し、回路12に線52を介してバッファ確保応答
を送出する。このバッファ確保応答に基づいて、デコー
ダ/チエツク回路12はリソース管理手段13から与え
られるVST命令ての読出対象レジスタV2の使用状態
をチエツクするとともに、バス管理手段14から与えら
れるデータパス6の使用状態をチエツクする。
これらチエツクにより、前命令であるベクトル加算(V
ADD)によるベクトルレジスタ■2への書込開始タイ
ミングまたは開始されており、かつ、データパスの未使
用状態又は使用終了タイミングであれば、回路12は演
算実行部2と記憶制御部3とにVST命令の実行指示を
線53.に送出する。これとともに、回路12はVST
命令による使用対象であるベクトルレジスタV2を読出
中と表示する旨リソース管理手段13に通知するととも
に、VST命令による使用対象であるバス6を使用中と
表示する旨パス管理手段14に通知する。
実行指示通知後一定時間後、リソース管理手段13はベ
クトルレジスタV2の続出中の表示を使用可の表示に変
更するとともに、パス管理手段14はデータパス6の使
用中の表示を使用可の表示に変更する。
ベクトルストア(V S T)命令の実行開始を示す実
行指示信号に応答して演算実行部2は、ベクトルレジス
タV2からデータを読出し、データバッファ32にデー
タパス6を介して送出する。VST命令実行指示通知後
一定時間後、記憶制御部3は、データパスを介して与え
られるベクトルレジスタv2からのデータをバッファ3
2に格納する。ベクトルストア(V S T)命令の実
行指示通知後、命令レジスタ11にはベクトル乗算(V
Mpy)命令がセットされる。
次に、デコーダ/チエツク回路12は、ベクトル乗算(
VMPY)命令での続出対象となるベクトルレジスタv
2およびv3と演算結果を書込むベクトルレジスタV4
の使用状態をチエツクする。
この時、ベクトル乗算(VMPY)命令の対象となるベ
クトルレジスタv2は、先行するベクトルストア(V 
S T)命令て読出中である。しかし、リソース管理手
段13により一定時間後に使用可能状態になることが判
断てきる。リソースが使用可能状態になると演算実行部
2に対しベクトル乗算(VMPY)命令の実行が通知さ
れる。
発明の効果 本発明はベクトルストア命令の使用対象となるベクトル
レジスタのビジー状態に関係なくバッファを確保し、命
令発行から一定時間経過後、演算実行部がデータを引き
抜くことにより、ベクトルストア(V S T)命令の
使用対象となるベクトルレジスタのビジー状態解放を早
めることができる。
従って、VST命令で使用対象のベクトルレジスタを後
続命令ですぐ使用するような命令列の時に、後続命令を
早く発行できる。この結果、個々の命令の性能は変らな
いが、全体としての実行時間を短縮できるという効果が
ある。
【図面の簡単な説明】
第1図は本発明の一実施例を示す図、第2図は従来技術
の一例を示す図、第3A図は命令列の一例を示す図、第
3B図は従来技術の動作の時間関係を示す図、第3C図
は本発明の一実施例の動作の時間関係を示す図である。 主要部分の符号の説明 1・・・・・・実行指示制御部 2・・・・・・演算実行部 3・・・・・・記憶制御部 4・・・・・・記憶部 11・・・・・・命令レジスタ 12・・・・・・デコーダ/チエツク回路13・・・・
・・リソース管理手段 31・・・・・・バッファ管理手段 32・・・・・・バッファ 14.33・・・・・・バス管理手段

Claims (1)

    【特許請求の範囲】
  1. (1)データを記憶する記憶手段と、ベクトル演算を行
    う演算実行手段と、この演算実行手段からのデータを一
    時記憶するバッファを管理するバッファ管理手段を有し
    前記演算実行手段および前記記憶手段の間のデータ転送
    を制御する記憶制御手段と、前記演算実行手段のリソー
    スの使用状況を管理するリソース管理手段と、前記演算
    実行手段および前記記憶制御手段の間のデータパスの使
    用状況を管理するパス管理手段と、命令がデータ格納命
    令であるとき、前記演算実行手段のリソース状態にかか
    わらず、前記記憶制御手段にバッファ確保要求を送出し
    、前記バッファ管理手段からバッファ確保応答が与えら
    れる時前記リソース管理手段が前記データ格納命令の使
    用対象となる前記演算実行手段と前記記憶制御手段とに
    データ格納命令の実行を指示するデコーダ/チェック手
    段とを含むことを特徴とする情報処理装置。
JP2057081A 1990-03-08 1990-03-08 情報処理装置 Expired - Fee Related JP2622008B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2057081A JP2622008B2 (ja) 1990-03-08 1990-03-08 情報処理装置
CA002037646A CA2037646C (en) 1990-03-08 1991-03-06 Vector data store execution control system
DE69131332T DE69131332T2 (de) 1990-03-08 1991-03-07 Informationsverarbeitungsgerät
EP91103472A EP0445802B1 (en) 1990-03-08 1991-03-07 Information processing apparatus
US08/199,973 US5542057A (en) 1990-03-08 1994-02-22 Method for controlling vector data execution

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2057081A JP2622008B2 (ja) 1990-03-08 1990-03-08 情報処理装置

Publications (2)

Publication Number Publication Date
JPH03257665A true JPH03257665A (ja) 1991-11-18
JP2622008B2 JP2622008B2 (ja) 1997-06-18

Family

ID=13045531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2057081A Expired - Fee Related JP2622008B2 (ja) 1990-03-08 1990-03-08 情報処理装置

Country Status (5)

Country Link
US (1) US5542057A (ja)
EP (1) EP0445802B1 (ja)
JP (1) JP2622008B2 (ja)
CA (1) CA2037646C (ja)
DE (1) DE69131332T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07325805A (ja) * 1994-05-31 1995-12-12 Kofu Nippon Denki Kk ベクトル処理装置
US9792989B2 (en) 2013-02-07 2017-10-17 Toshiba Memory Corporation Memory system including nonvolatile memory

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6877553B2 (en) * 2001-09-26 2005-04-12 Weatherford/Lamb, Inc. Profiled recess for instrumented expandable components

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3718912A (en) * 1970-12-22 1973-02-27 Ibm Instruction execution unit
US4128880A (en) * 1976-06-30 1978-12-05 Cray Research, Inc. Computer vector register processing
US5127093A (en) * 1989-01-17 1992-06-30 Cray Research Inc. Computer look-ahead instruction issue control
JPH02197961A (ja) * 1989-01-27 1990-08-06 Koufu Nippon Denki Kk 情報処理装置
JPH0810451B2 (ja) * 1989-03-28 1996-01-31 日本電気株式会社 情報処理装置
US5185872A (en) * 1990-02-28 1993-02-09 Intel Corporation System for executing different cycle instructions by selectively bypassing scoreboard register and canceling the execution of conditionally issued instruction if needed resources are busy

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07325805A (ja) * 1994-05-31 1995-12-12 Kofu Nippon Denki Kk ベクトル処理装置
US9792989B2 (en) 2013-02-07 2017-10-17 Toshiba Memory Corporation Memory system including nonvolatile memory

Also Published As

Publication number Publication date
CA2037646C (en) 1999-07-13
US5542057A (en) 1996-07-30
EP0445802A2 (en) 1991-09-11
CA2037646A1 (en) 1991-09-09
JP2622008B2 (ja) 1997-06-18
EP0445802A3 (en) 1993-11-10
DE69131332T2 (de) 1999-11-04
EP0445802B1 (en) 1999-06-16
DE69131332D1 (de) 1999-07-22

Similar Documents

Publication Publication Date Title
JP2610821B2 (ja) マルチプロセツサシステム
US20040205719A1 (en) Hop method for stepping parallel hardware threads
EP0313097A2 (en) Microcomputer system including master processor and slave processor
JP2531760B2 (ja) ベクトル処理装置
JPH06195229A (ja) パイプラインプロセッサにおける割込み処理のための装置
JPH0916409A (ja) マイクロコンピュータ
JPH03233630A (ja) 情報処理装置
JPH03257665A (ja) 情報処理装置
US4803615A (en) Microcode control of a parallel architecture microprocessor
JPS6161416B2 (ja)
CN110245096B (zh) 一种实现处理器直接连接扩展计算模块的方法
JPS59163671A (ja) ベクトル処理装置
JPH0876876A (ja) マイクロプロセッサのクロック供給制御回路
JPS6146552A (ja) 情報処理装置
JP3493768B2 (ja) データ処理装置
JP2564290B2 (ja) 命令再開処理方法および装置
JPS58205258A (ja) デ−タ処理装置
JPH0561660B2 (ja)
JPH07210384A (ja) 浮動小数点演算装置
JPH01107295A (ja) メモリ制御装置
JPS62235645A (ja) マルチプロセスコンピユ−タ動作方法及びマルチプロセスコンピユ−タ
JPH0827719B2 (ja) デ−タ処理装置
JPH0282318A (ja) 浮動小数点演算装置
JPH02197961A (ja) 情報処理装置
JPH05341995A (ja) プロセッサにおける命令制御方法及びプロセッサ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees