JP2622008B2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JP2622008B2 JP2622008B2 JP2057081A JP5708190A JP2622008B2 JP 2622008 B2 JP2622008 B2 JP 2622008B2 JP 2057081 A JP2057081 A JP 2057081A JP 5708190 A JP5708190 A JP 5708190A JP 2622008 B2 JP2622008 B2 JP 2622008B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- vector
- buffer
- data
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
- G06F15/8076—Details on data register access
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3824—Operand accessing
Description
【発明の詳細な説明】 技術分野 本発明は情報処理装置に関し、特にベクトル処理に用
いられるベクトルストア命令の制御を行なう情報処理装
置に関するものである。
いられるベクトルストア命令の制御を行なう情報処理装
置に関するものである。
従来技術 従来の情報処理装置について第２図を参照して説明す
る。第２図を参照すると、従来の情報処理装置は、命令
を格納する命令レジスタ11、このレジスタ11からの命令
を解読するデコーダ／チェック回路12、およびこの回路
12でベクトルストア命令と解読された時ストアすべきベ
クトルレジスタの使用状況を監視してベクトルレジスタ
が読出し可能である旨をデコーダ／チェック回路12に通
知するリソース管理手段13を含む。
る。第２図を参照すると、従来の情報処理装置は、命令
を格納する命令レジスタ11、このレジスタ11からの命令
を解読するデコーダ／チェック回路12、およびこの回路
12でベクトルストア命令と解読された時ストアすべきベ
クトルレジスタの使用状況を監視してベクトルレジスタ
が読出し可能である旨をデコーダ／チェック回路12に通
知するリソース管理手段13を含む。
このリソース管理手段13からの通知に基づいて、デコ
ーダ／チェック回路12は線53にベクトルストア命令実行
指示信号を送出する。記憶制御３は記憶部４に接続され
るバッファ32およびこのバッファ32と演算実行部２とを
接続するデータバス６とを有する。
ーダ／チェック回路12は線53にベクトルストア命令実行
指示信号を送出する。記憶制御３は記憶部４に接続され
るバッファ32およびこのバッファ32と演算実行部２とを
接続するデータバス６とを有する。
ベクトルストア命令実行指示信号に応答して、制御部
３内のバッファ管理手段31はバッファ31の使用状態をチ
ェックするとともにパス管理手段33はデータバス６の使
用状態をチェックする。両者がデータ転送可能になる
と、記憶制御部３は演算実行部２に対し線７を介してデ
ータ転送指示信号を送出する。このデータ転送指示信号
に応答して演算実行部２は、ストアすべきベクトルレジ
スタにおける各要素をバッファ32に送出し始める。
３内のバッファ管理手段31はバッファ31の使用状態をチ
ェックするとともにパス管理手段33はデータバス６の使
用状態をチェックする。両者がデータ転送可能になる
と、記憶制御部３は演算実行部２に対し線７を介してデ
ータ転送指示信号を送出する。このデータ転送指示信号
に応答して演算実行部２は、ストアすべきベクトルレジ
スタにおける各要素をバッファ32に送出し始める。
このデータ転送が終了すると、記憶制御部３から実行
指示制御部１のリソース管理手段13にリソース解放指示
信号が線８を介して通知される。このリソース開放指示
信号はストアされたベクトルレジスタの使用終了を示す
信号である。
指示制御部１のリソース管理手段13にリソース解放指示
信号が線８を介して通知される。このリソース開放指示
信号はストアされたベクトルレジスタの使用終了を示す
信号である。
次に、ベクトル処理におけるこの種の情報処理装置に
用いられる命令列の一例を第3A図を参照して詳細に説明
する。
用いられる命令列の一例を第3A図を参照して詳細に説明
する。
第3A図を参照すると、（１）VADD V2←V0＋V1は、ベ
クトルレジスタV0およびV1のデータを要素毎に加算し、
ベクトルレジスタV2に格納するベクトル加算命令であ
る。
クトルレジスタV0およびV1のデータを要素毎に加算し、
ベクトルレジスタV2に格納するベクトル加算命令であ
る。
（２）VST Ｍ←2Vは、（１）で示したベクトル加算命
令VADD命令の加算結果を格納しているベクトルデータV2
のデータを記憶部４に格納するベクトルストア命令であ
る。
令VADD命令の加算結果を格納しているベクトルデータV2
のデータを記憶部４に格納するベクトルストア命令であ
る。
（３）VMPY V4←V2＊V3は、ベクトルレジスタV2および
V3のデータを要素毎に乗算しベクトルレジスタV4に乗算
結果を格納するベクトル乗算命令である。
V3のデータを要素毎に乗算しベクトルレジスタV4に乗算
結果を格納するベクトル乗算命令である。
これら命令群を用いた従来の情報処理装置の動作につ
いて第１図および第3B図を参照しながら説明する。
いて第１図および第3B図を参照しながら説明する。
第１図および第3B図を参照すると、ベクトル加算（VA
DD）命令が命令レジスタ11に格納されると、リソース管
理手段13は、VADD命令で読出しを行うベクトルレジスタ
V0,V1および加算結果を格納するベクトルレジスタの使
用状態をチェックする。もし使用状態であれば、リソー
ス管理手段13は演算実行部２にベクトル加算（VADD）命
令の実行指示信号を送出し、リソース管理手段13にベク
トルレジスタV0,V1およびV2の使用が通知される。リソ
ース管理手段13は一定時間後にレジスタV0,V1およびV2
の使用状態を使用可にするようにする。
DD）命令が命令レジスタ11に格納されると、リソース管
理手段13は、VADD命令で読出しを行うベクトルレジスタ
V0,V1および加算結果を格納するベクトルレジスタの使
用状態をチェックする。もし使用状態であれば、リソー
ス管理手段13は演算実行部２にベクトル加算（VADD）命
令の実行指示信号を送出し、リソース管理手段13にベク
トルレジスタV0,V1およびV2の使用が通知される。リソ
ース管理手段13は一定時間後にレジスタV0,V1およびV2
の使用状態を使用可にするようにする。
次に、ベクトルストア（VST）命令がレジスタ11に与
えられると、リソース管理手段13はベクトルストア（VS
T）命令で読出対象となるベクトルレジスタV2の使用状
態をチェックする。使用可状態になると、リソース管理
手段13は演算実行部２および記憶制御部３にVST命令の
実行指示信号を線53を介して送出する。リソース管理手
段13にベクトルレジスタV2の使用が通知される。管理手
段13はこの時レジスタV2が使用中であることを示してい
る。ベクトルストア（VST）命令実行指示信号に応答し
て記憶制御部３のバッファ管理手段31はバッファ32の使
用状態をチェックし、パス管理手段33はデータパス６の
使用状態をチェックする。
えられると、リソース管理手段13はベクトルストア（VS
T）命令で読出対象となるベクトルレジスタV2の使用状
態をチェックする。使用可状態になると、リソース管理
手段13は演算実行部２および記憶制御部３にVST命令の
実行指示信号を線53を介して送出する。リソース管理手
段13にベクトルレジスタV2の使用が通知される。管理手
段13はこの時レジスタV2が使用中であることを示してい
る。ベクトルストア（VST）命令実行指示信号に応答し
て記憶制御部３のバッファ管理手段31はバッファ32の使
用状態をチェックし、パス管理手段33はデータパス６の
使用状態をチェックする。
これら両手段31および33が使用可になった時、演算実
行部２に線７を介してデータ転送指示信号が送出され
る。このデータ転送指示信号に応答して、演算実行部２
は、一定時間後にベクトルレジスタV2のデータをバッフ
ァ32に転送し始める。この転送終了に応答して、記憶制
御部３はリソース管理手段13に線８を介してリソース解
放指示信号を送出する。リソース解放指示信号に応答し
て、管理手段13はベクトルストア（VST）命令で使用し
ていたベクトルレジスタV2の使用状態指示を使用可と変
更する。
行部２に線７を介してデータ転送指示信号が送出され
る。このデータ転送指示信号に応答して、演算実行部２
は、一定時間後にベクトルレジスタV2のデータをバッフ
ァ32に転送し始める。この転送終了に応答して、記憶制
御部３はリソース管理手段13に線８を介してリソース解
放指示信号を送出する。リソース解放指示信号に応答し
て、管理手段13はベクトルストア（VST）命令で使用し
ていたベクトルレジスタV2の使用状態指示を使用可と変
更する。
次に、ベクトル乗算（VMPY）命令が命令レジスタ11に
格納されると、リソース管理手段13は、このVMPY命令で
使用されるレジスタV2,V3およびV4の使用状態をチェッ
クし、使用可を示していれば、演算実行部２にVMPY命令
の実行指示を送出する。
格納されると、リソース管理手段13は、このVMPY命令で
使用されるレジスタV2,V3およびV4の使用状態をチェッ
クし、使用可を示していれば、演算実行部２にVMPY命令
の実行指示を送出する。
この情報処理装置では、ベクトルストア命令における
演算実行部２から格納対象のベクトルレジスタへのデー
タ転送開始タイミングは、記憶制御部３が管理してい
る。記憶制御部３から演算実行部２へいつ転送指示信号
が出されてもいいように実行指示信号を送出する前に、
実行指示制御部１では、ストアすべきベクトルレジスタ
の使用状態をチェックし、リソースが使用可能であるこ
とを確認する必要があった。
演算実行部２から格納対象のベクトルレジスタへのデー
タ転送開始タイミングは、記憶制御部３が管理してい
る。記憶制御部３から演算実行部２へいつ転送指示信号
が出されてもいいように実行指示信号を送出する前に、
実行指示制御部１では、ストアすべきベクトルレジスタ
の使用状態をチェックし、リソースが使用可能であるこ
とを確認する必要があった。
また、ベクトルストアで使用するベクトルレジスタの
使用状態が実行指示から一定時間でないため、同じベク
トルレジスタを使用する命令がベクトルストアの後にあ
ると、記憶制御部３からのリソース解放指示信号を待っ
て発行する必要がある。この結果、全体として、ベクト
ルストア命令の前後で遅くなってしまうという欠点があ
った。
使用状態が実行指示から一定時間でないため、同じベク
トルレジスタを使用する命令がベクトルストアの後にあ
ると、記憶制御部３からのリソース解放指示信号を待っ
て発行する必要がある。この結果、全体として、ベクト
ルストア命令の前後で遅くなってしまうという欠点があ
った。
発明の目的 本発明の目的は命令の実行時間の短縮を図るようにし
た情報処理装置を提供することである。
た情報処理装置を提供することである。
発明の構成 本発明による情報処理装置は、データを記憶する記憶
手段と、ベクトル演算を行う演算実行手段と、この演算
実行手段からのデータを一時記憶するバッファを管理す
るバッファ管理手段を有し前記演算実行手順および前記
記憶手段の間のデータ転送を制御する記憶制御手段と、
前記演算実行手段のリソースの使用状況を管理するリソ
ース管理手段と、前記演算実行手段および前記記憶制御
手段の間のデータパスの使用状況を管理するパス管理手
段と、命令がデータ格納命令であるとき、前記演算実行
手段のリソース状態にかかわらず、前記記憶制御手段に
バッファ確保要求を送出し、前記バッファ管理手段から
バッファ確保応答が与えられる時前記リソース管理手段
が前記データ格納命令の使用対象となる前記演算実行手
段と前記記憶制御手段とにデータ格納命令の実行を指示
するデコーダ／チェック手段とを含むことを特徴とす
る。
手段と、ベクトル演算を行う演算実行手段と、この演算
実行手段からのデータを一時記憶するバッファを管理す
るバッファ管理手段を有し前記演算実行手順および前記
記憶手段の間のデータ転送を制御する記憶制御手段と、
前記演算実行手段のリソースの使用状況を管理するリソ
ース管理手段と、前記演算実行手段および前記記憶制御
手段の間のデータパスの使用状況を管理するパス管理手
段と、命令がデータ格納命令であるとき、前記演算実行
手段のリソース状態にかかわらず、前記記憶制御手段に
バッファ確保要求を送出し、前記バッファ管理手段から
バッファ確保応答が与えられる時前記リソース管理手段
が前記データ格納命令の使用対象となる前記演算実行手
段と前記記憶制御手段とにデータ格納命令の実行を指示
するデコーダ／チェック手段とを含むことを特徴とす
る。
実施例 次に、本発明の一実施例について図面を参照して詳細
に説明する。
に説明する。
第１図および第3C図を参照すると、本発明の一実施例
は、データを記憶する記憶部４、ベクトル演算を行なう
演算実行部２、この演算実行部２と記憶部４との間のデ
ータ転送を制御する記憶制御部３、命令を解読し、演算
実行部２のリソース状態を管理し、また記憶制御部３お
よび演算実行部２に実施指示信号を送出する実行指示制
御部１を含む。
は、データを記憶する記憶部４、ベクトル演算を行なう
演算実行部２、この演算実行部２と記憶部４との間のデ
ータ転送を制御する記憶制御部３、命令を解読し、演算
実行部２のリソース状態を管理し、また記憶制御部３お
よび演算実行部２に実施指示信号を送出する実行指示制
御部１を含む。
この実行指示制御部１は、実行すべき命令を保持する
命令レジスタ11、演算実行部２リソースの使用状況を管
理するリソース管理手段13および演算実行部２と記憶制
御部３との間のデータパス６の使用状態を管理するパス
管理手段14、および本発明の一実施例の特徴の１つであ
るデコーダ／チェック回路12を含む。
命令レジスタ11、演算実行部２リソースの使用状況を管
理するリソース管理手段13および演算実行部２と記憶制
御部３との間のデータパス６の使用状態を管理するパス
管理手段14、および本発明の一実施例の特徴の１つであ
るデコーダ／チェック回路12を含む。
記憶制御部３は演算実行部２と記憶部４との間で転送
されるデータを格納するバッファ32および本発明の一実
施例の他の特徴の１つであるバッファ管理手段31を含
む。
されるデータを格納するバッファ32および本発明の一実
施例の他の特徴の１つであるバッファ管理手段31を含
む。
次に、本発明の一実施例の特徴部分の関連について詳
細に説明する。デコーダ／チェック回路12は解読により
命令レジスタ11に格納された命令がベクトルストア命令
である時、この命令で使用するベクトルレジスタの使用
状態によらず、記憶制御部３のバッファ管理手段31に線
51を介してバッファ確保要求を送出する。デコーダ／チ
ェック回路12がこの要求に対するバッファ確保応答が線
52を介して返ってくるまで、命令レジスタ11はベクトル
ストア命令を保持する。
細に説明する。デコーダ／チェック回路12は解読により
命令レジスタ11に格納された命令がベクトルストア命令
である時、この命令で使用するベクトルレジスタの使用
状態によらず、記憶制御部３のバッファ管理手段31に線
51を介してバッファ確保要求を送出する。デコーダ／チ
ェック回路12がこの要求に対するバッファ確保応答が線
52を介して返ってくるまで、命令レジスタ11はベクトル
ストア命令を保持する。
デコーダ／チェック回路12から線51を介してバッファ
確保要求を受取ると、バッファ管理手段31はバッファ32
をチェックし、ベクトルストア命令を実行できるだけの
容量が空いているならば、これを確保し、回路12に線52
を介してバッファ確保応答を返す。
確保要求を受取ると、バッファ管理手段31はバッファ32
をチェックし、ベクトルストア命令を実行できるだけの
容量が空いているならば、これを確保し、回路12に線52
を介してバッファ確保応答を返す。
このバッファ確保応答に応答して、デコーダ／チェッ
ク回路12は、リソース管理手段13からのベクトルレジス
タの使用状況およびパス管理手段14からのデータパス６
の使用状況をチェックする。このチェックにより、ベク
トルレジスタが作用可能でありパス６が空いているとき
は、デコーダ／チェック回路12は演算実行部２および記
憶制御部３に、線53を介してベクトルストア命令実行指
示信号を送出する。この実行指示信号に応答して、一定
時間後に、演算実行部２はベクトルレジスタからのデー
タパス６を介してバッファ32に送出する。また実行指示
信号に応答して一定時間後に、記憶制御部３はデータパ
ス６を介して与えられるデータをバッファ32に格納す
る。
ク回路12は、リソース管理手段13からのベクトルレジス
タの使用状況およびパス管理手段14からのデータパス６
の使用状況をチェックする。このチェックにより、ベク
トルレジスタが作用可能でありパス６が空いているとき
は、デコーダ／チェック回路12は演算実行部２および記
憶制御部３に、線53を介してベクトルストア命令実行指
示信号を送出する。この実行指示信号に応答して、一定
時間後に、演算実行部２はベクトルレジスタからのデー
タパス６を介してバッファ32に送出する。また実行指示
信号に応答して一定時間後に、記憶制御部３はデータパ
ス６を介して与えられるデータをバッファ32に格納す
る。
次に本発明の一実施例に第3A図に示される命令群を用
いた動作を図面を参照して詳細に説明する。
いた動作を図面を参照して詳細に説明する。
第１図、第3A図および第3C図を参照すると、まず、ベ
クトル加算（VADD）命令が命令レジスタ11に格納される
と、リソース管理手段13は、ベクトル加算の対象となる
入力データを格納するベクトルレジスタV0およびV1の使
用状態および加算結果を格納するベクトルレジスタV2の
使用状態をチェックする。
クトル加算（VADD）命令が命令レジスタ11に格納される
と、リソース管理手段13は、ベクトル加算の対象となる
入力データを格納するベクトルレジスタV0およびV1の使
用状態および加算結果を格納するベクトルレジスタV2の
使用状態をチェックする。
これらレジスタV0,V1およびV2が使用可能であれば、
ベクトル加算（VADD）実行指示信号を演算実行部２に送
出する。この実行指示信号に基づき、演算実行部２は、
ベクトルレジスタV0およびV1からのデータを読出し、一
定時間後にその加算結果をベクトルレジスタV2に書込
む。
ベクトル加算（VADD）実行指示信号を演算実行部２に送
出する。この実行指示信号に基づき、演算実行部２は、
ベクトルレジスタV0およびV1からのデータを読出し、一
定時間後にその加算結果をベクトルレジスタV2に書込
む。
デコーダ／チェック回路12は実行指示送出時、リソー
ス管理手段13にベクトルレジスタV0,V1およびV2の使用
を通知する。この通知に応答してリソース管理手段13
は、ベクトルレジスタV0,V1およびV2の使用状態を使用
中とし、一定時間後に使用可状態とする。
ス管理手段13にベクトルレジスタV0,V1およびV2の使用
を通知する。この通知に応答してリソース管理手段13
は、ベクトルレジスタV0,V1およびV2の使用状態を使用
中とし、一定時間後に使用可状態とする。
ベクトル加算（VADD）命令実行指示信号送出後に、命
令レジスタ11にはベクトルストア（VST）命令がセット
される。このセット時、VST命令で読出されるべきベク
トルレジスタV2は、先行命令であるVADD命令での書込が
開始されていない。しかし、それにも関らず、回路12は
記憶制御部３に線51を介してバッファ確保要求を送出す
る。
令レジスタ11にはベクトルストア（VST）命令がセット
される。このセット時、VST命令で読出されるべきベク
トルレジスタV2は、先行命令であるVADD命令での書込が
開始されていない。しかし、それにも関らず、回路12は
記憶制御部３に線51を介してバッファ確保要求を送出す
る。
この要求に従い、バッファ管理手段31はバッファ32を
確保し、回路12に線52を介してバッファ確保応答を送出
する。このバッファ確保応答に基づいて、デコーダ／チ
ェック回路12はリソース管理手段13から与えられるVST
命令での読出対象レジスタV2の使用状態をチェックする
とともに、パス管理手段14から与えられるデータパス６
の使用状態をチェックする。
確保し、回路12に線52を介してバッファ確保応答を送出
する。このバッファ確保応答に基づいて、デコーダ／チ
ェック回路12はリソース管理手段13から与えられるVST
命令での読出対象レジスタV2の使用状態をチェックする
とともに、パス管理手段14から与えられるデータパス６
の使用状態をチェックする。
これらチェックにより、前命令であるベクトル加算
（VADD）によるベクトルレジスタV2への書込開始タイミ
ングまたは開始されており、かつ、データバスの未使用
状態又は使用終了タイミングであれば、回路12は演算実
行部２と記憶制御部３とにVST命令の実行指示を線53に
送出する。これとともに、回路12はVST命令による使用
対象であるベクトルレジスタV2を読出中と表示する旨リ
ソース管理手段13に通知するとともに、VST命令による
使用対象であるパス６を使用中と表示する旨パス管理手
段14に通知する。
（VADD）によるベクトルレジスタV2への書込開始タイミ
ングまたは開始されており、かつ、データバスの未使用
状態又は使用終了タイミングであれば、回路12は演算実
行部２と記憶制御部３とにVST命令の実行指示を線53に
送出する。これとともに、回路12はVST命令による使用
対象であるベクトルレジスタV2を読出中と表示する旨リ
ソース管理手段13に通知するとともに、VST命令による
使用対象であるパス６を使用中と表示する旨パス管理手
段14に通知する。
実行指示通知後一定時間後、リソース管理手段13はベ
クトルレジスタV2の読出中の表示を使用可の表示に変更
するとともに、パス管理手段14はデータパス６の使用中
の表示を使用可の表示に変更する。
クトルレジスタV2の読出中の表示を使用可の表示に変更
するとともに、パス管理手段14はデータパス６の使用中
の表示を使用可の表示に変更する。
ベクトルストア（VST）命令の実行開始を示す実行指
示信号に応答して演算実行部２は、ベクトルレジスタV2
からデータを読出し、データバッファ32にデータパス６
を介して送出する。VST命令実行指示通知後一定時間
後、記憶制御部３は、データパスを介して与えられるベ
クトルレジスタV2からのデータをバッファ32に格納す
る。ベクトルストア（VST）命令の実行指示通知後、命
令レジスタ11にはベクトル乗算（VMPY）命令がセットさ
れる。
示信号に応答して演算実行部２は、ベクトルレジスタV2
からデータを読出し、データバッファ32にデータパス６
を介して送出する。VST命令実行指示通知後一定時間
後、記憶制御部３は、データパスを介して与えられるベ
クトルレジスタV2からのデータをバッファ32に格納す
る。ベクトルストア（VST）命令の実行指示通知後、命
令レジスタ11にはベクトル乗算（VMPY）命令がセットさ
れる。
次に、デコーダ／チェック回路12は、ベクトル乗算
（VMPY）命令での読出対象となるベクトルレジスタV2お
よびV3と演算結果を書込むベクトルレジスタV4の使用状
態をチェックする。
（VMPY）命令での読出対象となるベクトルレジスタV2お
よびV3と演算結果を書込むベクトルレジスタV4の使用状
態をチェックする。
この時、ベクトル乗算（VMPM）命令の対象となるベク
トルレジスタV2は、先行するベクトルストア（VST）命
令で読出中である。しかし、リソース管理手段13により
一定時間後に使用可能状態となることが判断できる。リ
ソースが使用可能状態となると演算実行部２に対しベク
トル乗算（VMPY）命令の実行が通知される。
トルレジスタV2は、先行するベクトルストア（VST）命
令で読出中である。しかし、リソース管理手段13により
一定時間後に使用可能状態となることが判断できる。リ
ソースが使用可能状態となると演算実行部２に対しベク
トル乗算（VMPY）命令の実行が通知される。
発明の効果 本発明はベクトルストア命令の使用対象となるベクト
ルレジスタのピジー状態に関係なくバッファを確保し、
命令発行から一定時間経過後、演算実行部がデータを引
き抜くことにより、ベクトルストア（VST）命令の使用
対象となるベクトルレジスタのビジー状態解放を早める
ことができる。従って、VST命令で使用対象のベクトル
レジスタを後続命令ですぐ使用するような命令列の時
に、後続命令を早く発行できる。この結果、個々の命令
の性能は変らないが、全体としての実行時間を短縮でき
るという効果がある。
ルレジスタのピジー状態に関係なくバッファを確保し、
命令発行から一定時間経過後、演算実行部がデータを引
き抜くことにより、ベクトルストア（VST）命令の使用
対象となるベクトルレジスタのビジー状態解放を早める
ことができる。従って、VST命令で使用対象のベクトル
レジスタを後続命令ですぐ使用するような命令列の時
に、後続命令を早く発行できる。この結果、個々の命令
の性能は変らないが、全体としての実行時間を短縮でき
るという効果がある。
第１図は本発明の一実施例を示す図、第２図は従来技術
の一例を示す図、第3A図は命令列の一例を示す図、第3B
図は従来技術の動作の時間関係を示す図、第3C図は本発
明の一実施例の動作の時間関係を示す図である。 主要部分の符号の説明 １……実行指示制御部 ２……演算実行部 ３……記憶制御部 ４……記憶部 11……命令レジスタ 12……デコーダ／チェック回路 13……リソース管理手段 31……バッファ管理手段 32……バッファ 14,33……パス管理手段
の一例を示す図、第3A図は命令列の一例を示す図、第3B
図は従来技術の動作の時間関係を示す図、第3C図は本発
明の一実施例の動作の時間関係を示す図である。 主要部分の符号の説明 １……実行指示制御部 ２……演算実行部 ３……記憶制御部 ４……記憶部 11……命令レジスタ 12……デコーダ／チェック回路 13……リソース管理手段 31……バッファ管理手段 32……バッファ 14,33……パス管理手段
Claims (1)
- 【請求項１】データを記憶する記憶手段と、ベクトル演
算を行う演算実行手段と、この演算実行手段からのデー
タを一時記憶するバッファを管理するバッファ管理手段
を有し前記演算実行手段および前記記憶手段の間のデー
タ転送を制御する記憶制御手段と、前記演算実行手段の
リソースの使用状況を管理するリソース管理手段と、前
記演算実行手段および前記記憶制御手段の間のデータパ
スの使用状況を管理するパス管理手段と、命令がデータ
格納命令であるとき、前記演算実行手段のリソース状態
にかかわらず、前記記憶制御手段にバッファ確保要求を
送出し、前記バッファ管理手段からバッファ確保応答が
与えられる時前記リソース管理手段が前記データ格納命
令の使用対象となる前記演算実行手段と前記記憶制御手
段とにデータ格納命令の実行を指示するデコーダ／チェ
ック手段とを含むことを特徴とする情報処理装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2057081A JP2622008B2 (ja) | 1990-03-08 | 1990-03-08 | 情報処理装置 |
| CA002037646A CA2037646C (en) | 1990-03-08 | 1991-03-06 | Vector data store execution control system |
| EP91103472A EP0445802B1 (en) | 1990-03-08 | 1991-03-07 | Information processing apparatus |
| DE69131332T DE69131332T2 (de) | 1990-03-08 | 1991-03-07 | Informationsverarbeitungsgerät |
| US08/199,973 US5542057A (en) | 1990-03-08 | 1994-02-22 | Method for controlling vector data execution |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2057081A JP2622008B2 (ja) | 1990-03-08 | 1990-03-08 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03257665A JPH03257665A (ja) | 1991-11-18 |
| JP2622008B2 true JP2622008B2 (ja) | 1997-06-18 |
Family
ID=13045531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2057081A Expired - Fee Related JP2622008B2 (ja) | 1990-03-08 | 1990-03-08 | 情報処理装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5542057A (ja) |
| EP (1) | EP0445802B1 (ja) |
| JP (1) | JP2622008B2 (ja) |
| CA (1) | CA2037646C (ja) |
| DE (1) | DE69131332T2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2752902B2 (ja) * | 1994-05-31 | 1998-05-18 | 甲府日本電気株式会社 | ベクトル処理装置 |
| US6877553B2 (en) * | 2001-09-26 | 2005-04-12 | Weatherford/Lamb, Inc. | Profiled recess for instrumented expandable components |
| US9792989B2 (en) | 2013-02-07 | 2017-10-17 | Toshiba Memory Corporation | Memory system including nonvolatile memory |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3718912A (en) * | 1970-12-22 | 1973-02-27 | Ibm | Instruction execution unit |
| US4128880A (en) * | 1976-06-30 | 1978-12-05 | Cray Research, Inc. | Computer vector register processing |
| US5127093A (en) * | 1989-01-17 | 1992-06-30 | Cray Research Inc. | Computer look-ahead instruction issue control |
| JPH02197961A (ja) * | 1989-01-27 | 1990-08-06 | Koufu Nippon Denki Kk | 情報処理装置 |
| JPH0810451B2 (ja) * | 1989-03-28 | 1996-01-31 | 日本電気株式会社 | 情報処理装置 |
| US5185872A (en) * | 1990-02-28 | 1993-02-09 | Intel Corporation | System for executing different cycle instructions by selectively bypassing scoreboard register and canceling the execution of conditionally issued instruction if needed resources are busy |
-
1990
- 1990-03-08 JP JP2057081A patent/JP2622008B2/ja not_active Expired - Fee Related
-
1991
- 1991-03-06 CA CA002037646A patent/CA2037646C/en not_active Expired - Fee Related
- 1991-03-07 EP EP91103472A patent/EP0445802B1/en not_active Expired - Lifetime
- 1991-03-07 DE DE69131332T patent/DE69131332T2/de not_active Expired - Fee Related
-
1994
- 1994-02-22 US US08/199,973 patent/US5542057A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0445802B1 (en) | 1999-06-16 |
| DE69131332D1 (de) | 1999-07-22 |
| EP0445802A3 (en) | 1993-11-10 |
| DE69131332T2 (de) | 1999-11-04 |
| US5542057A (en) | 1996-07-30 |
| EP0445802A2 (en) | 1991-09-11 |
| CA2037646A1 (en) | 1991-09-09 |
| CA2037646C (en) | 1999-07-13 |
| JPH03257665A (ja) | 1991-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2514208B2 (ja) | ホットスタンドバイメモリ−コピ−方式 | |
| JP2531760B2 (ja) | ベクトル処理装置 | |
| US5594880A (en) | System for executing a plurality of tasks within an instruction in different orders depending upon a conditional value | |
| US3961312A (en) | Cycle interleaving during burst mode operation | |
| JP2622008B2 (ja) | 情報処理装置 | |
| JPH0916409A (ja) | マイクロコンピュータ | |
| JPH0798663A (ja) | 非同期ｉ／ｏ制御方式 | |
| JPS6124738B2 (ja) | ||
| JPS6161416B2 (ja) | ||
| TW448361B (en) | Data switching system and method using bandwidth management unit to reduce data traffic | |
| US20040128484A1 (en) | Method and apparatus for transparent delayed write-back | |
| JP3028932B2 (ja) | 入出力バッファメモリ回路 | |
| JP3259095B2 (ja) | データ転送方法 | |
| JP2752834B2 (ja) | データ転送装置 | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JP2826780B2 (ja) | データ転送方法 | |
| JP2833782B2 (ja) | 通信制御装置 | |
| JPH0370816B2 (ja) | ||
| JPS6217250B2 (ja) | ||
| JPH05173936A (ja) | データ転送処理装置 | |
| JPS62235645A (ja) | マルチプロセスコンピユ−タ動作方法及びマルチプロセスコンピユ−タ | |
| JPS60181859A (ja) | 集合チヤネルの制御方式 | |
| JPH0728750A (ja) | インターフェース変換装置 | |
| JPH0451849B2 (ja) | ||
| JPS61105171A (ja) | 画像圧縮装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |