JPS6217250B2 - - Google Patents

Info

Publication number
JPS6217250B2
JPS6217250B2 JP55076065A JP7606580A JPS6217250B2 JP S6217250 B2 JPS6217250 B2 JP S6217250B2 JP 55076065 A JP55076065 A JP 55076065A JP 7606580 A JP7606580 A JP 7606580A JP S6217250 B2 JPS6217250 B2 JP S6217250B2
Authority
JP
Japan
Prior art keywords
graphic display
display
memory
computer
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55076065A
Other languages
English (en)
Other versions
JPS574088A (en
Inventor
Toshio Furuta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7606580A priority Critical patent/JPS574088A/ja
Publication of JPS574088A publication Critical patent/JPS574088A/ja
Publication of JPS6217250B2 publication Critical patent/JPS6217250B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Image Generation (AREA)
  • Digital Computer Display Output (AREA)

Description

【発明の詳細な説明】 本発明は、グラフイツクデイスプレイの制御方
式、更に詳しくは、電子計算機のメインメモリと
グラフイツクデイスプレイの間に、汎用で提供さ
れている汎用入出力制御部を介して接続されるグ
ラフイツクデイスプレイインターフエイス制御部
に付加メモリをつけ、この付加メモリをグラフイ
ツクデイスプレイ側に対しては電子計算機のメイ
ンメモリに見せるようにして接続するグラフイツ
クデイスプレイの制御方式に関するものである。
前記のグラフイツクデイスプレイは、高速で画
面表示及び画面変更することができるように、電
子計算機のメインメモリに生成されるデイスプレ
イリストをグラフイツクデイスプレイ側から直接
アドレス指定し、デイスプレイリスト内の必要な
表示データをダイレクトメモリアクセス(以下、
DMAと略記する)モードによりデータ転送させ
て受け取り表示するものである。連続して同じデ
イスプレイリスト内の生成されている別の画面を
表示するときには、そのアドレスを示す表示制御
語を、表示データと同様にDMAモードにより転
送させることによりグラフイツクデイスプレイ側
で受け取り、直ちにそのアドレスを指定し、次の
画面の表示データをDMAモードによりデータ転
送させることができる高級機に属するグラフイツ
クデイスプレイである。
従来、この種のグラフイツクデイスプレイを電
子計算機側でしかメモリアドレス指定できない一
般の電子計算機に接続させることは技術的に困難
であつた。接続させるためには、グラフイツクデ
イスプレイ側にメインメモリのアドレスを直接指
定でき、DMAモードによるデータ転送の制御で
きる電子計算機と同等の機能を付加することにな
り、グラフイツクデイスプレイ側にとつて相当高
度なハードウエア技術を必要とした。このため、
グラフイツクデイスプレイを接続するための開発
も長期になり、開発費用も無視出来ない欠点があ
つた。
しかも、グラフイツクデイスプレイ側の付加し
た機能に問題がある場合には、電子計算機のバス
インターフエイス動作に直接障害を与え、障害解
析及びその復旧に多大な労力を必要とする等問題
の多い方式で接続するグラフイツクデイスプレイ
の制御方式であつた。
本発明は従来の技術に内在する上記の欠点を除
去する為になされたものであり、従つて本発明の
目的は、一般の電子計算機にも短期間の開発で容
易に接続でき、しかも仮にグラフイツクデイスプ
レイインターフエイス制御部に問題がある場合で
あつても、電子計算機のバスインターフエイスと
は汎用入出力制御部を介して接続されるので、バ
スインターフエイスに何ら障害を与えることもな
く、障害の切り分けも容易となるグラフイツクデ
イスプレイの新規な制御方式を提供することにあ
る。
本発明の上記目的は、電子計算機のメインメモ
リに格納される表示すべきデータと表示制御を行
う制御語から構成されるデイスプレイリストを電
子計算機側の制御を何ら受けずにグラフイツクデ
イスプレイ側からダイレクトメモリアクセスモー
ドで転送要求しながら受け取り動作することがで
きるグラフイツクデイスプレイにおいて、電子計
算機及びグラフイツクデイスプレイの両側からダ
イレクトメモリアクセスモードによりデータ転送
でき前記デイスプレイリストを格納する付加メモ
リと、該付加メモリを制御するグラフイツクデイ
スプレイインターフエイス制御部とを設け、前記
インターフエイス制御部により前記メインメモリ
からのデイスプレイリストの書込み及びグラフイ
ツクデイスプレイによるデイスプレイリストの読
出しを制御することを特徴としたグラフイツクデ
イスプレイの制御方式、によつて達成される。
本発明によれば、上記の如く、電子計算機のメ
インメモリとグラフイツクデイスプレイの間に汎
用で提供される汎用入出力制御部を介して接続さ
れるグラフイツクデイスプレイ制御部に付加メモ
リをつけることにより、グラフイツクデイスプレ
イ側からのDMAモードによるデータ転送要求を
禁止している計算機にも、このグラフイツクデイ
スプレイを容易に接続させることを特徴とするグ
ラフイツクデイスプレイの制御方式が得られる。
本発明によるグラフイツクデイスプレイの制御
方式を用いることにより、電子計算機側の制御で
実行される通常のDMAモードによる転送要求で
電子計算機のメインメモリにあるデイスプレイリ
ストを一担付加メモリに転送させる前準備を実行
したことをグラフイツクデイスプレイ側に通知す
れば、後には、電子計算機側の制御を何ら受け
ず、グラフイツクデイスプレイ側から付加メモリ
上のデイスプレイリストをDMAモードで転送要
求しながら受け取り、高速で画面表示及び画面変
更ができる。
次に本発明をその良好な一実施例について図面
を参照して具体的に説明する。
第1図は本発明の一実施例の系統図である。図
において、参照番号1はグラフイツクデイスプレ
イインターフエイス制御部、2は付加メモリ、3
は汎用入出力制御部、4はグラフイツクデイスプ
レイ、5は電子計算機、6はメインメモリをそれ
ぞれ示す。汎用入出力制御部3は、電子計算機5
の複雑なバスインターフエイス動作を吸収し、グ
ラフイツクデイスプレイ4等の種々雑多な装置に
簡単なインターフエイス動作を提供させるもので
ある。この汎用入出力制御部3を介してメインメ
モリ6に用意されたデイスプレイリストを電子計
算機5の制御によるDMAモード転送を実行し
て、グラフイツクデイスプレイインターフエイス
制御部1経由で付加メモリ2に格納させる。デイ
スプレイリストを付加メモリ2に格納したことを
電子計算機5よりグラフイツクデイスプレイ4に
通知すると、グラフイツクデイスプレイ4からグ
ラフイツクデイスプレイインターフエイス制御部
1を介して付加メモリ2にDMAモードによるデ
イスプレイリストの転送要求を行ないながらデイ
スプレイリストを受けとり動作する。このように
グラフイツクデイスプレイ4からDMAモードに
よる転送要求ができることにより、デイスプレイ
リストの内にサブルーチンコール命令が含まれて
いる場合にもコール先のメモリアドレスを用い
て、連続してDMAモードによる転送要求が可能
となる。
次に第1図のグラフイツクデイスプレイインタ
ーフエイス制御部の詳細を含む本発明の一実施例
のブロツク図である第2図を使用し、付加メモリ
2に対するデイスプレイリストのリードライト動
作を説明する。付加メモリ2にDMAモード転送
でデイスプレイリストを書込みする時には、あら
かじめグラフイツクデイスプレイインターフエイ
ス制御部1の内に設けられたメモリブロツクアド
レスレジスタ12とメモリベースアドレスレジス
タ13にアドレスライン24を通して、付加メモ
リ2のアドレスが設定されている。DMAモード
転送が開始されると、両レジスタに設定されてい
る1ワード目のアドレスがアドレス和演算回路1
1を通してアドレスライン26に出力され付加メ
モリ2の実アドレスが指定される。メインメモリ
6からのデータは、汎用入出力制御部3を介して
データライン21に出力され、付加メモリ2の実
アドレスに書込まれる。2ワード目のアドレスは
アドレス更新回路14の働きにより、メモリベー
スアドレスレジスタ13が+1され、連続した付
加メモリ2の実アドレス生成を可能とし、次々に
データを書込んでいく。このデータ転送は前もつ
て電子計算機5が指定するデータ長を実行して終
了する。
デイスプレイ画面を更新するために、メインメ
モリ6に新しく用意されたデイスプレイリストを
付加メモリ2上の別のアドレスに転送する場合に
も、メモリブロツクアドレスレジスタ12とメモ
リアドレスレジスタ13にそのアドレスを設定し
てからDMAモード転送を開始させる。このよう
にして付加メモリ2のアドレス管理が実行されて
いる。
付加メモリ2にメインメモリ6のデイスプレイ
リストが格納されると、電子計算機5はグラフイ
ツクデイスプレイ4に付加メモリ2内のデイスプ
レイリストの読出し動作を行なわせる。グラフイ
ツクデイスプレイ4が読出す付加メモリ2のアド
レスはアドレスライン25を通してメモリベース
アドレスレジスタ16に設定される。メモリブロ
ツクアドレスレジスタ15にはメモリブロツクア
ドレスが電子計算機5からあらかじめ汎用入出力
制御部3を介して設定されている。このメモリブ
ロツクアドレスは、電子計算機5が読出しを指定
するデイスプレイリストが付加メモリ2のどのメ
モリブロツクに格納されているか示すものであ
る。
DMAモード転送が開始されると両レジスタ1
5,16に設定された1ワード目のアドレスが和
演算回路11を通し、アドレスライン26に出力
され付加メモリ2の実アドレスが指定される。指
定されたアドレスのデータがデータライン22に
出力され、出力データマルチプレクサ17を介し
て、グラフイツクデイスプレイ4にデータライン
23から引き取られる。2ワード目以降の転送要
求はグラフイツクデイスプレイ4から、改めて付
加メモリのアドレスライン25に出力しながら
次々にデータを読出していく。この動作はグラフ
イツクデイスプレイ4が必要とするだけ繰返され
て終了する。
したがつて、DMAモード転送要求する毎に付
加メモリ2のアドレスを出力するために、前述し
た様に、連続するDMAモードのデータ転送にも
かかわらず、デイスプレイリスト内のサブル−チ
ンコール命令によるジヤンプ動作を実行すること
が可能となる。
付加メモリ2に対する書込み、読出し動作は同
時に実行できないために、第2図では図示されて
いないが、グラフイツクデイスプレイインターフ
エイス制御部1には付加メモリ使用の決定回路
(例えば、優先順位の決定回路)を有し、電子計
算機側のメインメモリ6からの書込み動作を行う
場合もしくはグラフイツクデイスプレイ4からの
読出し動作を行う場合に、付加メモリ使用要求を
出し、前記決定回路が、例えば書込み動作に許可
を与えれば書込み動作を実行させ、読出し動作に
許可を与えれば読出し動作を実行させる。
以上の動作は1ワード単位に実行されている
が、電子計算機側のメインメモリ6からの付加メ
モリ2への書込み動作と、グラフイツクデイスプ
レイ4の付加メモリ2からの読出し動作は、ある
ブロツク単位では並行して実行されていることは
いうまでもない。
本発明は、以上説明したように、本発明による
グラフイツクデイスプレイの制御方式を使用する
ことにより、グラフイツクデイスプレイ側からの
DMAモードによるデータ転送要求を禁止してい
る計算機にも短期間の開発で容易に接続すること
ができ、仮に接続上で障害が発生してもその切り
分けが容易となり、短期間に復旧させることがで
きる等の効果がある。
以上本発明はその良好な一実施例について説明
されたが、それは単なる例示的なものであり、こ
こで説明された実施例によつてのみ本願発明が限
定されるものでないことは勿論である。
【図面の簡単な説明】
第1図は本発明の一実施例によるグラフイツク
デイスプレイの制御方式を示す系統図、第2図は
第1図に示したグラフイツクデイスプレイインタ
ーフエイス制御の詳細を示すブロツク図である。 1……グラフイツクデイスプレイインターフエ
イス制御部、2……付加メモリ、3……汎用入出
力制御部、4……グラフイツクデイスプレイ、5
……計算機、6……メインメモリ、11……アド
レス和演算回路、12……メモリブロツクアドレ
スレジスタ、13……メモリベースアドレスレジ
スタ、14……アドレス更新回路、15……メモ
リブロツクアドレスレジスタ、16……メモリベ
ースアドレスレジスタ、17……出力データマル
チプレクサ、21……汎用入出力制御部からの出
力データライン、22……付加メモリからの出力
データライン、23……グラフイツクデイスプレ
イへの入力データライン、24……汎用入出力制
御部からのアドレスライン、25……グラフイツ
クデイスプレイからのアドレスライン、26……
付加メモリのアドレスライン。

Claims (1)

    【特許請求の範囲】
  1. 1 電子計算機のメインメモリに格納される表示
    すべきデータと表示制御を行う制御語から構成さ
    れるデイスプレイリストを電子計算機側の制御を
    何ら受けずにグラフイツクデイスプレイ側からダ
    イレクトメモリアクセスモードで転送要求しなが
    ら受け取り動作することができるグラフイツクデ
    イスプレイにおいて、電子計算機およびグラフイ
    ツクデイスプレイの両側からダイレクトメモリア
    クセスモードによりデータ転送でき前記デイスプ
    レイリストを格納する付加メモリと、該付加メモ
    リを制御するグラフイツクデイスプレイインター
    フエイス制御部とを設け、前記インターフエイス
    制御部により前記メインメモリからのデイスプレ
    イリストの書込みおよびグラフイツクデイスプレ
    イによるデイスプレイリストの読出しを制御する
    ことを特徴としたグラフイツクデイスプレイの制
    御方式。
JP7606580A 1980-06-07 1980-06-07 Graphic display controlling system Granted JPS574088A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7606580A JPS574088A (en) 1980-06-07 1980-06-07 Graphic display controlling system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7606580A JPS574088A (en) 1980-06-07 1980-06-07 Graphic display controlling system

Publications (2)

Publication Number Publication Date
JPS574088A JPS574088A (en) 1982-01-09
JPS6217250B2 true JPS6217250B2 (ja) 1987-04-16

Family

ID=13594370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7606580A Granted JPS574088A (en) 1980-06-07 1980-06-07 Graphic display controlling system

Country Status (1)

Country Link
JP (1) JPS574088A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03108904A (ja) * 1989-09-22 1991-05-09 Yokogawa Electric Corp ディジタル波形発生回路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6162129A (ja) * 1984-09-04 1986-03-31 Tetoratsuku:Kk 表示制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03108904A (ja) * 1989-09-22 1991-05-09 Yokogawa Electric Corp ディジタル波形発生回路

Also Published As

Publication number Publication date
JPS574088A (en) 1982-01-09

Similar Documents

Publication Publication Date Title
JP3431941B2 (ja) データ処理システムにおける命令の実行順序を決定する方法および装置
JPS6217250B2 (ja)
JPS6058487B2 (ja) デ−タ処理装置
TW448361B (en) Data switching system and method using bandwidth management unit to reduce data traffic
JPS5833584B2 (ja) 情報処理装置
JP2769382B2 (ja) 情報処理装置
JP2547329B2 (ja) ロツクデータ設定装置
JP2721364B2 (ja) 図編集装置
JPH05143718A (ja) 画像処理装置
JPS60181859A (ja) 集合チヤネルの制御方式
JPS6229813B2 (ja)
JPS62166464A (ja) 多重化処理装置の競合制御方式
JPS60193046A (ja) 命令例外検出方式
JPH11126200A (ja) ベクトル処理装置
JPS6175936A (ja) Ramモニタ装置
JPS62130437A (ja) Lsiトレ−ス方式
JPS63127380A (ja) ビツトマツプ描画装置
JPH05257629A (ja) メッセージ表示方式
JPH08335212A (ja) 分散計算機システムにおけるプログラム起動方法
JPH0644066A (ja) 情報処理装置
JPH05298178A (ja) 半導体集積回路
JPS61276049A (ja) ダイレクト・メモリ・アクセス制御方式
JPH01305444A (ja) 論理シミュレーションシステム
JPS6232509B2 (ja)
JPS5932813B2 (ja) デ−タ転送方式