JP2547329B2 - ロツクデータ設定装置 - Google Patents

ロツクデータ設定装置

Info

Publication number
JP2547329B2
JP2547329B2 JP62247797A JP24779787A JP2547329B2 JP 2547329 B2 JP2547329 B2 JP 2547329B2 JP 62247797 A JP62247797 A JP 62247797A JP 24779787 A JP24779787 A JP 24779787A JP 2547329 B2 JP2547329 B2 JP 2547329B2
Authority
JP
Japan
Prior art keywords
lock
data
access
byte
request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62247797A
Other languages
English (en)
Other versions
JPH0192865A (ja
Inventor
一夫 日比
康雄 渡部
博昭 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62247797A priority Critical patent/JP2547329B2/ja
Publication of JPH0192865A publication Critical patent/JPH0192865A/ja
Application granted granted Critical
Publication of JP2547329B2 publication Critical patent/JP2547329B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数の処理装置が記憶装置を共有する型の
情報処理システムに関し、特に、そのようなシステムに
おいて記憶領域のロツクを行なう機構に関する。
〔従来の技術〕
前記の型の情報処理システムにおいては、記憶装置中
の共通資源(データ又はプログラム)が複数の処理装置
によつて同時に使用されることにより生じる誤りを防ぐ
ために、共通資源のブロツクごとにロツクバイトが用意
される。各処理装置は、共通資源ブロツクへのアクセス
に先立ち、対応するロツクバイトを読出して、それが他
の処理装置により予め定められた値(以下ロツク制定値
という)にセツトされているか否かを調べ、否であれ
ば、これをロツク設定値にセツトして、それからその共
通資源ブロツクへのアクセスを遂行し、予定の処理を完
了した後にロツクバイトをリセツトする。他方、ロツク
バイトが既に他の処理装置によりロツク設定値にセツト
されていれば、その装置がロツクバイトをリセツトする
まで、この共通資源ブロツクへのアクセスは待たされ
る。
ある処理装置がロツクバイトの読出し,検査,修正及
び再書込みの一連の処理を遂行している間、他の処理装
置はこのロツクバイトを含む記憶領域へアクセスするの
を禁止される。そうしないと、ある処理装置が、他の処
理装置によつてセツトされようとしているロツクバイト
を読出して、検査し、その結果、対応する共通資源が利
用できると誤つて判断するおそれがあるからである。こ
のようなロツクバイトを含む記憶領域へのアクセスの禁
止は、インターロツクと呼ばれる。従来のインターロツ
ク機構の例は、特公昭58−34856号公報,特開昭57−158
081号公報等に記憶されている。
〔発明が解決しようとする問題点〕
従来のインターロツク機構によれば、少なくともロツ
クバイトの読出し,検査,修正及び再書込みの一連の処
理の間、ロツクバイトを含む記録領域へ他の処理装置が
アクセスすることが禁止される。この装置は、この領域
へのアクセスを必要とする他の処理装置の動作を遅延さ
せる。また、インターロツクのための前記一連の処理の
実行は、各処理装置にとつてオーバヘツドとなる。
本発明の目的は、ロツクデータの読出し,検査,修正
及び再書込みの一連の処理を、1個の記憶参照要求の実
行で遂行させ、それにより、他の処理装置のアクセスを
禁止することなく、かつ、僅少のオーバヘツドでロツク
データの検査・設定をすることができるような、従来の
インターロツク機構に代わるロツクデータ設定機構を提
供することにある。
〔問題点を解決するための手段〕
本発明によれば、アクセス要求の競合を調整して実行
すべきアクセス要求を逐次選択する記憶制御装置により
逐次選択されるアクセス要求元装置からのアクセス要求
を受取って、実行期間中保持するアクセス要求保持手段
と、このアクセス要求保持手段が受取ったロツクデータ
設定要求に応答してそれが指定するアドレスから読出さ
れたデータがロツク設定値を持つか否かを検査する手段
と、この検査手段の出力に応答して、読出されたデータ
がロツク設定値を持てばそれを当該アドレスに再書込み
し、そのデータがロツク設定値を持たなければロツク設
定値を当該アドレスに書込む手段と、読出されたデータ
をロツクデータ設定要求を発行したアクセス元装置に送
る手段とが設けられる。
〔作用〕
アクセス元装置は、共通資源を利用しようとする時、
対応するロツクデータのアドレスを指定してロツクデー
タ設定要求を発行する。記憶制御装置により選択された
この要求を受けた記憶装置において、指定されたアドレ
スから読出されたロツクデータは、検査手段により、既
にロツク設定値にセツトされているか否かが検査され
る。そして、それがロツク設定値にセツトされていれ
ば、そのロツクデータは変更されずに維持され、ロツク
設定値にセツトされていなければ、それはロツク設定値
に変更される。ロツクデータ設定要求を発行したアクセ
ス元装置は、送られて来たロツクデータを調べて、所望
の共通資源に直ちにアクセスできるか否かを知ることが
できる。このようにして、ロツクデータの読出し,検
査,修正及び書込みの一連の処理が、記憶装置の内部に
おいて、1個の記憶参照要求の実行中に、他のアクセス
元装置のアクセを特に禁止することなく、完了する。
〔実施例〕
添付面図は、本発明の一実施例をブロツクダイヤグラ
ムにより示す。複数の処理ユニツト1a,1bが、記憶制御
ユニツト2を介して、記憶ユニツト3に接続される。任
意の種類の処理ユニツト(命令処理ユニツト、入出力処
理ユニツト等)を任意の台数だけで設けてよい。記憶制
御ユニツト2は、これらの処理ユニツトからのアクセス
要求を、それらの間の競合を調整して、記憶ユニツト3
に転送する。各処理ユニツトからのアクセス要求は、信
号線40a〜42a,40b〜42bを経て記憶制御ユニツト2に送
られ、ここから信号線40〜42を経て記憶ユニツト3に送
られる。読出されたデータは、信号線43を経て記憶制御
ユニツト2を通り、更に信号線43a又は43bを経て、処理
ユニツト1a又は1bに送られる。
記憶ユニツト3において、オーダレジスタ30は動作指
定情報を受取り、書込みフラグレジスタ31は書込みバイ
ト位置を示すフラグを受取り、書込みデータレジスタ32
は書込まれるべきデータを受取つて、記憶回路33へ供給
する。記憶回路33から読出されたデータは、読出しデー
タレジスタ34に一時的に保持される。データ検査回路35
は、ロツクバイト設定要求に従つて読出されたロツクバ
イトの値がロック設定値と等しいか否かを検査する。こ
の回路は、ロツクバイト値と予め定められたロツク設定
値を比較する比較回路でよく、また、ロツク設定値とし
て予め定められたビツトパターンを検出する論理回路で
もよい。これらに加えて、図示されてはいないが、アク
セス要求に含まれるアドレスを保持するためのアドレス
レジスタが設けられる。
通常の読出し要求及び書込み要求(部分書込み要求を
含む)の処理は従来装置と同様なので、その説明は省略
し、本発明によるロツクバイト設定要求の処理を以下に
説明する。
例えば処理ユニツト1aにおいて共通資源ブロツクのア
クセスの必要か生じると、ロツクバイト設定要求が、記
憶制御ユニツト2を経て、記憶ユニツト3に送られる。
ロツクバイト設定要求は、ロツクバイト設定動作を指示
するオーダ情報と、ロツク設定値と、アドレスと、ロツ
ク設定値が書込まれるべきロツクバイト位置を示す書込
みフラグとを含み、オーダ情報はオーダレジスタ30に、
書込みフラグは書込みフラグレジスタ31に、ロツク設定
値は書込みデータレジスタ32のロツクバイト位置に、ア
ドレスは図示されていないアドレスレジスタに、それぞ
れセツトされる。
この状態で記憶ユニツト3が起動されると、記憶回路
33の指定されたアドレスの領域からデータが読出され
て、読出しデータレジスタ34にセツトされる。それと同
時に、データ検査回路35は、ロツクバイトの値が設定値
と等しいか否かを検査する。それらが一致していれば
(すなわち、他の処理ユニツトより既にロツク設定値に
セツトされていれば)、データ検査回路35は、“0"をAN
D回路36の一方の入力に供給し、それにより、書込みデ
ータレジスタ32に対するすべての更新バイト位置フラグ
が“0"になる。次いで、フラグ“0"による示される書込
みデータレジスタ32のバイト位置に、読出しデータレジ
スタ34中の対応バイトが転送される。今の場合、すべて
のフラグが“0"であるから、書込みデータレジスタ32の
全位置に、読出しデータレジスタ34の内容が転送され
る。その後、書込みデータレジスタ32の内容は、先に指
定された領域に書込まれ、その結果、既に設定されてい
たロツクバイトは、変更されることなく維持される。読
出しデータレジスタ34の内容は、また、ロツクバイト設
定要求を発行した処理ユニツト1aに送られ、この処理ユ
ニツト1aは、このデータを調べて、既に他の処理ユニツ
トによりロツクが設定されていたことを知り、一定時間
後にロツクバイト設定要求を再び発行する。
他方、読出されたロツクバイトがロツク設定値と異な
れば、すなわち、ロツクが設定されていなければ、デー
タ検査回路35は“1"をAND回路36に供給し、それによ
り、書込みフラグレジスタ31が指定するバイト位置(ロ
ツクバイト位置)に対するフラグは“1"になり、他のバ
イト位置に対するフラグは“0"にとどまる。次いで、フ
ラグ“0"により示される書込みデータレジスタ32のバイ
ト位置に、読出しデータレジスタ34中の対応バイトが転
送され、それにより、ロツクバイト位置のロツク設定値
と、他のバイト位置の読出しデータレジスタ34の内容が
マージされる。その後、書込みデータレジスタ32の内容
が先に指定された領域に書込まれ、その結果、ロツクバ
イトはロツク設定値に更新される。読出しデータレジス
タ34の内容は、また、処理ユニツト1aに転送され、処理
ユニツト1aは、このデータを調べて、ロツクバイトがそ
れまでに他の処理装置により設定されていなかつたこと
を知り、目的の共通資源へのアクセスを開始する。
データ検査回路35の出力は、通常の書込み要求(部分
書込み要求を含む)の処理中は“1"に強制されて、それ
により、書込みフラグレジスタ31のバイト位置情報はそ
のまま書込みデータレジスタ32に与えられる。
〔発明の効果〕
本発明によれば、ロツクデータの読出し,検査,修正
及び再書込みの一連の処理を、記憶装置の内部ににおい
て、1個の記憶参照要求の実行により、他の処理装置の
アクセスを禁止することなく、完遂することができる。
したがつて、他の処理装置で行なわれる処理が遅らされ
ることはなく、かつ、各処理装置におけるロツクデータ
の検査・設定のためのオーバヘツドが減少する。
【図面の簡単な説明】
添付図面は本発明の一実施例を示すブロツクダイヤグラ
ムである。 1a,1b……処理ユニツト、2……記憶制御ユニツト、3
……記憶ユニツト、30……オーダレジスタ、31……書込
みバイト位置を示すフラグレジスタ、32……書込みデー
タレジスタ、34……読出しデータレジスタ、35……ロツ
クバイトがロツク設定値と等しいか否かを調べる検査回
路。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】アクセス要求の競合を調整して実行すべき
    アクセス要求を逐次選択する記憶制御装置を介して複数
    のアクセス元装置により共有される記憶装置に設けられ
    た、前記記憶制御装置により逐次選択される前記アクセ
    ス元装置からのアクセス要求を受取つて実行期間中保持
    するアクセス要求保持手段と、前記アクセス要求保持手
    段が受取つたロツクデータ設定要求に応答してそれが指
    定するアドレスから読出されたデータがロツク設定値を
    持つか否かを検査する手段と、前記検査手段の出力に応
    答して、前記読出されたデータがロツク設定値を持てば
    そのデータを当該アドレスに再書込みし、そのデータが
    ロツク設定値を持たなければロツク設定値を当該アドレ
    スに書込む手段と、前記読出されたデータを前記要求を
    発したアクセス元装置に送る手段とを有するロツクデー
    タ設定装置。
JP62247797A 1987-10-02 1987-10-02 ロツクデータ設定装置 Expired - Fee Related JP2547329B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62247797A JP2547329B2 (ja) 1987-10-02 1987-10-02 ロツクデータ設定装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62247797A JP2547329B2 (ja) 1987-10-02 1987-10-02 ロツクデータ設定装置

Publications (2)

Publication Number Publication Date
JPH0192865A JPH0192865A (ja) 1989-04-12
JP2547329B2 true JP2547329B2 (ja) 1996-10-23

Family

ID=17168796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62247797A Expired - Fee Related JP2547329B2 (ja) 1987-10-02 1987-10-02 ロツクデータ設定装置

Country Status (1)

Country Link
JP (1) JP2547329B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53138651A (en) * 1977-05-11 1978-12-04 Hitachi Ltd Information process system

Also Published As

Publication number Publication date
JPH0192865A (ja) 1989-04-12

Similar Documents

Publication Publication Date Title
JP3965784B2 (ja) 共有メモリ排他アクセス制御方法
JP2547329B2 (ja) ロツクデータ設定装置
JP2587468B2 (ja) ロツクデータ設定装置
US5463637A (en) Apparatus and method for testing a buffer memory device which checks whether data is valid or invalid
JPS6319058A (ja) メモリ装置
JP2508280B2 (ja) 分岐ヒストリテ―ブル制御方式
JP3114870B2 (ja) マイクロプログラムローデイング方法とローデイング制御装置と情報処理装置と情報処理システム
JPS592051B2 (ja) 相互排他要求選択装置
JP3130798B2 (ja) バス転送装置
JPS63286959A (ja) メモリアクセス方式
JPS5834856B2 (ja) キオクセイギヨソウチ
JPS63197251A (ja) 情報処理装置
JPH04184557A (ja) リクエスト競合生成方式
JPH03232051A (ja) セマフォアクセス制御方法
JP3144979B2 (ja) プログラム処理装置及び処理方法
JPH10134013A (ja) マルチcpuシステム
JPH0664552B2 (ja) 情報処理装置の無効化処理方式
JPS6361699B2 (ja)
JPH0581211A (ja) プロセツサ間通信方式
JPH0610795B2 (ja) 共有メモリの診断方式
JPS6235960A (ja) 排他制御情報制御方式
JPS5921062B2 (ja) メモリ競合制御方式
JPH06301654A (ja) 処理分散方法
JPH0432954A (ja) コプロセッサ制御方式
JPS6345652A (ja) 情報処理装置の無効化処理方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees