JPH0610795B2 - 共有メモリの診断方式 - Google Patents
共有メモリの診断方式Info
- Publication number
- JPH0610795B2 JPH0610795B2 JP60283037A JP28303785A JPH0610795B2 JP H0610795 B2 JPH0610795 B2 JP H0610795B2 JP 60283037 A JP60283037 A JP 60283037A JP 28303785 A JP28303785 A JP 28303785A JP H0610795 B2 JPH0610795 B2 JP H0610795B2
- Authority
- JP
- Japan
- Prior art keywords
- shared memory
- address
- processors
- diagnosis
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Multi Processors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は共有メモリの診断方式に関するものである。
（従来の技術） 第２図は共有メモリを有する通信制御装置の概略構成図
である。第２図において１は図示せぬ上位装置とのイン
タフェースを行うインタフェース部(I/F)、２はマイク
ロプロセッサ（スレーブ）、３はマイクロプロセッサ
（マスタ）、４は図示せぬ下位装置とのインタフェース
を行うインタフェース部(I/F)、５はμＰ２、μＰ３の
両方からアクセス可能な共有メモリでありローカルメモ
リ(LM)と呼ばれている。６はLM５へのアクセスの競合を
制御するアービタ、７はアドレス線、８はデータ線、９
は割込み線、１０はアドレス線、１１はデータ線であ
る。
である。第２図において１は図示せぬ上位装置とのイン
タフェースを行うインタフェース部(I/F)、２はマイク
ロプロセッサ（スレーブ）、３はマイクロプロセッサ
（マスタ）、４は図示せぬ下位装置とのインタフェース
を行うインタフェース部(I/F)、５はμＰ２、μＰ３の
両方からアクセス可能な共有メモリでありローカルメモ
リ(LM)と呼ばれている。６はLM５へのアクセスの競合を
制御するアービタ、７はアドレス線、８はデータ線、９
は割込み線、１０はアドレス線、１１はデータ線であ
る。
この様な構成で従来どのようにしてLM６を診断していた
かを以下に説明する。
かを以下に説明する。
第３図はこの診断の流れを図にしたものであり、第１段
階としてμＰ３がLM５の所定エリアに特定のデータを書
き込み(W)、その後LM５からこのデータを読み出し(R)て
これらデータを比較チェックし、アドレスを更新して同
じ事を繰り返し、LM５の所定エリアの診断を行う。その
後μＰ３は割込線９にてμＰ２に診断の終了を知らせる
(IPT)。第２段階はこの割込みを受けてμＰ２がLM５の
所定エリアを同様に診断する。その後μＰ２は割込線９
にてμＰ３に診断の終了を知らせる(IPT)。第３段階は
μＰ３がLM５の別のエリアを再び診断する。以下これら
の繰り返しである。
階としてμＰ３がLM５の所定エリアに特定のデータを書
き込み(W)、その後LM５からこのデータを読み出し(R)て
これらデータを比較チェックし、アドレスを更新して同
じ事を繰り返し、LM５の所定エリアの診断を行う。その
後μＰ３は割込線９にてμＰ２に診断の終了を知らせる
(IPT)。第２段階はこの割込みを受けてμＰ２がLM５の
所定エリアを同様に診断する。その後μＰ２は割込線９
にてμＰ３に診断の終了を知らせる(IPT)。第３段階は
μＰ３がLM５の別のエリアを再び診断する。以下これら
の繰り返しである。
（発明が解決しようとする問題点） このように従来の共有メモリの診断は片方のマイクロプ
ロセッサが診断を終了してからでないと他方のマイクロ
プロセッサが診断を行えなかった。
ロセッサが診断を終了してからでないと他方のマイクロ
プロセッサが診断を行えなかった。
従って、診断に時間がかかるという問題点があった。
また両方のマクロプロセッサが同時に共有メモリをアク
セスするような、いわゆる競合が生じる時の共有メモリ
のアクセスチェックができないため、競合回路部分（ア
ービタ）のチェックができないという問題点があった。
セスするような、いわゆる競合が生じる時の共有メモリ
のアクセスチェックができないため、競合回路部分（ア
ービタ）のチェックができないという問題点があった。
本発明は以上述べた診断に時間がかかるという問題点
と、競合回路部分のチェックができないという問題点を
除去し、診断精度の向上を計ることを目的とする。
と、競合回路部分のチェックができないという問題点を
除去し、診断精度の向上を計ることを目的とする。
（問題点を解決するための手段） 本発明は上記問題点を解決するため複数のプロセッサが
共有する共有メモリの診断方式において、共有メモリ上
に診断時のプロセッサからの命令、プロセッサからの応
答および詳細情報を格納するエリアを設け、さらにプロ
セッサ間に割込み信号による通知手段を設け、診断を行
う時、マスクとなるプロセッサが詳細情報格納エリアに
アドレス情報を書き込み、これを受けてこのアドレス情
報を他プロセッサが読み、他プロセッサはこのアドレス
情報に基づき共有メモリの所定アドレスの書込み／読出
しチェックを行い、マスタプロセッサはこれと並行して
所定アドレスの書込み／読出しチェックを行い、他プロ
セッサは上記チェックを終了するとチェック結果を応答
情報格納エリアに書き込み、これを受けてマスタプロセ
ッサがこの応答情報格納エリアを読み他プロセッサのチ
ェック結果を知るものである。
共有する共有メモリの診断方式において、共有メモリ上
に診断時のプロセッサからの命令、プロセッサからの応
答および詳細情報を格納するエリアを設け、さらにプロ
セッサ間に割込み信号による通知手段を設け、診断を行
う時、マスクとなるプロセッサが詳細情報格納エリアに
アドレス情報を書き込み、これを受けてこのアドレス情
報を他プロセッサが読み、他プロセッサはこのアドレス
情報に基づき共有メモリの所定アドレスの書込み／読出
しチェックを行い、マスタプロセッサはこれと並行して
所定アドレスの書込み／読出しチェックを行い、他プロ
セッサは上記チェックを終了するとチェック結果を応答
情報格納エリアに書き込み、これを受けてマスタプロセ
ッサがこの応答情報格納エリアを読み他プロセッサのチ
ェック結果を知るものである。
（作用） 本発明は上記構成により、他プロセッサはアドレス情報
を基にマスタプロセッサとは無関係に共有メモリの診断
を行う。またマスタプロセッサと他プロセッサとは並行
して共有メモリの診断を行うのでアービタ部のチェック
も同時に行う。
を基にマスタプロセッサとは無関係に共有メモリの診断
を行う。またマスタプロセッサと他プロセッサとは並行
して共有メモリの診断を行うのでアービタ部のチェック
も同時に行う。
従って上記問題点を除去できるのである。
（実施例） 第１図は本発明に係る共有メモリの構成図であり、第２
図にLM５の記憶内容を示している。第１図においてアド
レスＡからは相手プロセッサに診断内容を指示し、その
結果を確認するためのコマンド・レスポンスエリア（CM
D/RESエリア）、アドレスＢからは第２図のμＰ２が使
用するエリア、アドレスＣからは第２図のμＰ２とμＰ
３が共有して共通に使用するエリア、アドレスＤからは
第２図のμＰ３が使用するエリアである。
図にLM５の記憶内容を示している。第１図においてアド
レスＡからは相手プロセッサに診断内容を指示し、その
結果を確認するためのコマンド・レスポンスエリア（CM
D/RESエリア）、アドレスＢからは第２図のμＰ２が使
用するエリア、アドレスＣからは第２図のμＰ２とμＰ
３が共有して共通に使用するエリア、アドレスＤからは
第２図のμＰ３が使用するエリアである。
ここで上記CMD/RESエリアはLM５の初期診断を行うため
の固定エリアであり、これ以上のエリアはシステムによ
り決定されるエリアである。
の固定エリアであり、これ以上のエリアはシステムによ
り決定されるエリアである。
上記第４図は第１図のCMD/RESエリアの詳細構成図であ
り、CMDは診断内容を指示するコマンドフィールド、RES
は診断結果を格納するレスポンスフィールド、DETAIL
0，１，…ｎは詳細情報を格納するフィールドである。
り、CMDは診断内容を指示するコマンドフィールド、RES
は診断結果を格納するレスポンスフィールド、DETAIL
0，１，…ｎは詳細情報を格納するフィールドである。
表１にCMD/RESフィールドの詳細を示す。
例えばコマンド１は診断すべきアドレス範囲を指示する
コマンドであり、DETAIL0.1に各々先頭アドレス、最終
アドレスが格納される。コマンド２はすでに指示された
アドレス範囲に対する診断開始コマンドである。レスポ
ンス１は診断が正常に終了したことを示し、レスポンス
２は診断が異常に終了したことを示し（DETAIL0に異常
の詳細が入っている）、レスポンス３はアドレスを正常
に受信したことを示し、レスポンス４は診断開始コマン
ドを正常に受信したことを示す。
コマンドであり、DETAIL0.1に各々先頭アドレス、最終
アドレスが格納される。コマンド２はすでに指示された
アドレス範囲に対する診断開始コマンドである。レスポ
ンス１は診断が正常に終了したことを示し、レスポンス
２は診断が異常に終了したことを示し（DETAIL0に異常
の詳細が入っている）、レスポンス３はアドレスを正常
に受信したことを示し、レスポンス４は診断開始コマン
ドを正常に受信したことを示す。
次に第５図のシーケンスチャートを用いて共有メモリの
診断動作を説明する。
診断動作を説明する。
〔の処理〕 μＰ３からμＰ２へ割込みがかかる。この割込みを正常
受信するとμＰ２からμＰ３へ割込みがかかる。この割
込みをチェックすることで第２図の割込み線９のチェッ
クが終わる。
受信するとμＰ２からμＰ３へ割込みがかかる。この割
込みをチェックすることで第２図の割込み線９のチェッ
クが終わる。
〔の処理〕 μＰ３がLM５のCMD/RESエリアに所定データ（例えば“5
555（１６進）”）を書き込み、（第５図では記号Ｗで
示す）μＰ２へ割込みをかける。μＰ２はCMD/RESエリ
アのデータを読み取り（第５図では記号Ｒで示す）、デ
ータが“5555（１６進）”かどうかチェックする。デー
タが正しいとCMD/RESエリアに所定データ（例えば“AAA
A（１６進）”）を書き込み、μＰ３へ割込みをかけ
る。μＰ３はCMD/RESエリアのデータを読み取り、デー
タが“AAAA（１６進）”かどうかチェックする。これに
よりCMD/RESエリアを用いて情報を正しくやりとりでき
ることを確認する。
555（１６進）”）を書き込み、（第５図では記号Ｗで
示す）μＰ２へ割込みをかける。μＰ２はCMD/RESエリ
アのデータを読み取り（第５図では記号Ｒで示す）、デ
ータが“5555（１６進）”かどうかチェックする。デー
タが正しいとCMD/RESエリアに所定データ（例えば“AAA
A（１６進）”）を書き込み、μＰ３へ割込みをかけ
る。μＰ３はCMD/RESエリアのデータを読み取り、デー
タが“AAAA（１６進）”かどうかチェックする。これに
よりCMD/RESエリアを用いて情報を正しくやりとりでき
ることを確認する。
〔の処理〕 μＰ３がLM５のCMDフィールドにコマンド１（アドレス
指示）を示すデータを書き込み、さらにDETAIL0フィー
ルドに診断する先頭アドレス、DETAIL1フィールドに最
終アドレスを書き込み、μＰ２へ割込みをかける。μＰ
２は正常にコマンド１を受け取るとアドレス情報を取り
込んだ後、RESフィールドにレスポンス３（アドレス正
常受信）を書き込んでμＰ３へ割込みをかける。μＰ３
はレスポンス３を読み取ってアドレス情報が正常にμＰ
２へ渡ったことを確認する。
指示）を示すデータを書き込み、さらにDETAIL0フィー
ルドに診断する先頭アドレス、DETAIL1フィールドに最
終アドレスを書き込み、μＰ２へ割込みをかける。μＰ
２は正常にコマンド１を受け取るとアドレス情報を取り
込んだ後、RESフィールドにレスポンス３（アドレス正
常受信）を書き込んでμＰ３へ割込みをかける。μＰ３
はレスポンス３を読み取ってアドレス情報が正常にμＰ
２へ渡ったことを確認する。
〔の処理〕 μＰ３がLM５のCMDフィールドにコマンド２（START指
示）を示すデータを書き込み、μＰ２へ割込みをかけ
る。μＰ２は正常にコマンド２を受け取るとRESフィー
ルドにレスポンス４（START指示正常受信）を書き込ん
でμＰ３へ割込みをかける。
示）を示すデータを書き込み、μＰ２へ割込みをかけ
る。μＰ２は正常にコマンド２を受け取るとRESフィー
ルドにレスポンス４（START指示正常受信）を書き込ん
でμＰ３へ割込みをかける。
μＰ３はレスポンス４を読み取ってSTART指示情報が正
常にμＰ２へ渡ったことを確認する。これによりCMD/RE
Sエリア以外のエリアの診断が開始される。
常にμＰ２へ渡ったことを確認する。これによりCMD/RE
Sエリア以外のエリアの診断が開始される。
〔の処理〕 START指示が正常に伝ったことによりμＰ２は指示され
たアドレスの書込み／読出しチェックを行う。μＰ２に
よってチェックされるエリアは第１図のμＰ２，μＰ２
／μＰ３のエリアである。またμＰ３もμＰ２とは無関
係に書込み／読出しチェックを行う。μＰ３によってチ
ェックされるエリアは第１図のμＰ３，μＰ２／μＰ３
のエリアである。なお、μＰ３は自分がチェックするア
ドレスとμＰ２がチェックするアドレスとが重複しない
ようμＰ２にアドレス指示を行うものである。
たアドレスの書込み／読出しチェックを行う。μＰ２に
よってチェックされるエリアは第１図のμＰ２，μＰ２
／μＰ３のエリアである。またμＰ３もμＰ２とは無関
係に書込み／読出しチェックを行う。μＰ３によってチ
ェックされるエリアは第１図のμＰ３，μＰ２／μＰ３
のエリアである。なお、μＰ３は自分がチェックするア
ドレスとμＰ２がチェックするアドレスとが重複しない
ようμＰ２にアドレス指示を行うものである。
このようにしてμＰ２とμＰ３とは独立してLM５をチェ
ックする。
ックする。
この時μＰ２とμＰ３からのLM５へのアクセスが競合す
ることもあるので第２図のアービタ６を含めた診断がで
きる。指示アドレスの診断が正常に終了するとRESフィ
ールドにレスポンス１（診断正常終了）を書き込んでμ
Ｐ３へ割込みをかける。μＰ３はレスポンス１を受け取
ってμＰ２の診断が正常に終了したことを確認する。こ
のときまだμＰ２のチェックするエリアが残っていれば
同様にして残りエリアのチェックを行う。このときも上
記のようにμＰ３は自分がチェックするアドレスとμＰ
２がチェックするアドレスが重複しないようμＰ２にア
ドレス指示を行うものである。
ることもあるので第２図のアービタ６を含めた診断がで
きる。指示アドレスの診断が正常に終了するとRESフィ
ールドにレスポンス１（診断正常終了）を書き込んでμ
Ｐ３へ割込みをかける。μＰ３はレスポンス１を受け取
ってμＰ２の診断が正常に終了したことを確認する。こ
のときまだμＰ２のチェックするエリアが残っていれば
同様にして残りエリアのチェックを行う。このときも上
記のようにμＰ３は自分がチェックするアドレスとμＰ
２がチェックするアドレスが重複しないようμＰ２にア
ドレス指示を行うものである。
なお第５図ではμＰ３に正常なレスポンスが返ってくる
ものとして説明したが実際にレスポンスが返って来なか
ったり、異常なレスポンスが返って来ることもある。μ
Ｐ３にはそのための異常処理機能がることはもちろんの
ことである。
ものとして説明したが実際にレスポンスが返って来なか
ったり、異常なレスポンスが返って来ることもある。μ
Ｐ３にはそのための異常処理機能がることはもちろんの
ことである。
以上詳細に説明してきたが本発明は第２図のように２台
のプロセッサが共有する共有メモリの診断方式に限定さ
れるものではなくそれ以上のプロセッサが共有する共有
メモリの診断方式であっても良い。この場合もCMD/RES
エリアを使用して上記同様に診断が行なわれる。
のプロセッサが共有する共有メモリの診断方式に限定さ
れるものではなくそれ以上のプロセッサが共有する共有
メモリの診断方式であっても良い。この場合もCMD/RES
エリアを使用して上記同様に診断が行なわれる。
（発明の効果） 以上詳細に説明したように、本発明によれば、相手μＰ
に診断すべき共有メモリのアドレス情報を渡す様にした
ので、診断が必要最小限の短時間でできる様になるとい
う効果が期待できる。
に診断すべき共有メモリのアドレス情報を渡す様にした
ので、診断が必要最小限の短時間でできる様になるとい
う効果が期待できる。
また相手μＰが診断するアドレスを自μＰが管理できる
様になるので、アドレスを選ぶことによって上位からの
指示がなくても共有メモリのラッシュテストが容易に実
現でき、メモリ競合回路（アービター）の診断を効率よ
く行える様になるという効果が有る。
様になるので、アドレスを選ぶことによって上位からの
指示がなくても共有メモリのラッシュテストが容易に実
現でき、メモリ競合回路（アービター）の診断を効率よ
く行える様になるという効果が有る。
また共有メモリの割振りをマスターとなるμＰが制御で
きる様にしたので、システムによって異なる割振りに対
しても、マスタμＰのアドレス管理を一部変更すること
で容易で対応できる様になるという効果が期待できる。
きる様にしたので、システムによって異なる割振りに対
しても、マスタμＰのアドレス管理を一部変更すること
で容易で対応できる様になるという効果が期待できる。
第１図は本発明に係る共有メモリの構成図、第２図は通
信制御装置の概略構成図、第３図は従来の共有メモリの
診断を示すシーケンスチャート図、第４図は第１図のCM
D/RESエリアの詳細構成図、第５図は共有メモリの診断
動作を示すシーケンスチャート図である。 ２，３：マイクロプロセッサ、５：共有メモリ。
信制御装置の概略構成図、第３図は従来の共有メモリの
診断を示すシーケンスチャート図、第４図は第１図のCM
D/RESエリアの詳細構成図、第５図は共有メモリの診断
動作を示すシーケンスチャート図である。 ２，３：マイクロプロセッサ、５：共有メモリ。
Claims (1)
- 【請求項１】複数のプロセッサが共有する共有メモリの
診断方式において、 共有メモリ上に診断時のプロセッサからの命令、プロセ
ッサからの応答および詳細情報を格納するエリアを設
け、 さらにプロセッサ間に割込み信号による通知手段を設
け、 診断を行う時、マスタとなるプロセッサが詳細情報格納
エリアにアドレス情報を書き込み、 これを受けてこのアドレス情報を他プロセッサが読み、 他プロセッサはこのアドレス情報に基づき共有メモリの
所定アドレスの書込み／読出しチェックを行い、 マスタプロセッサはこれと並行して所定アドレスの書込
み／読出しチェックを行い、 他プロセッサは上記チェックを終了するとチェック結果
を応答情報格納エリアに書き込み、 これを受けてマスタプロセッサがこの応答情報格納エリ
アを読み、他プロセッサのチェック結果を知る ことを特徴とする共有メモリの診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60283037A JPH0610795B2 (ja) | 1985-12-18 | 1985-12-18 | 共有メモリの診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60283037A JPH0610795B2 (ja) | 1985-12-18 | 1985-12-18 | 共有メモリの診断方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62143151A JPS62143151A (ja) | 1987-06-26 |
| JPH0610795B2 true JPH0610795B2 (ja) | 1994-02-09 |
Family
ID=17660398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60283037A Expired - Lifetime JPH0610795B2 (ja) | 1985-12-18 | 1985-12-18 | 共有メモリの診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0610795B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6426940A (en) * | 1987-07-23 | 1989-01-30 | Fujitsu Ltd | Maintenance test system for shared device |
| JPH0346054A (ja) * | 1989-07-14 | 1991-02-27 | Nec Corp | マルチプロセッサ |
-
1985
- 1985-12-18 JP JP60283037A patent/JPH0610795B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62143151A (ja) | 1987-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4381542A (en) | System for interrupt arbitration | |
| JP2996440B2 (ja) | データ処理システムの診断方式 | |
| JPH0610795B2 (ja) | 共有メモリの診断方式 | |
| JP2000003302A (ja) | 共有メモリ排他アクセス制御方法 | |
| KR100223096B1 (ko) | 내부 메모리 맵 레지스터를 관측하는 방법 및 장치 | |
| JP2587586B2 (ja) | データ転送方法 | |
| JPH04127261A (ja) | マルチプロセッサシステム | |
| JP3130798B2 (ja) | バス転送装置 | |
| JP3190694B2 (ja) | ローカルメモリの診断方式 | |
| JPH022176B2 (ja) | ||
| JPH0934726A (ja) | 割り込み制御方法 | |
| JP2639927B2 (ja) | データ処理システムにおける制御装置の試験方法 | |
| JP2547329B2 (ja) | ロツクデータ設定装置 | |
| JPS5834858B2 (ja) | デ−タ交換制御方式 | |
| JP3099355B2 (ja) | 入出力処理装置 | |
| JP3214551B2 (ja) | 競合検出故障診断方式、競合検出故障診断方法、バスコンバータ、および記録媒体 | |
| JPH05324541A (ja) | バスインターフェース装置 | |
| JPS5840619A (ja) | シ−ケンスコントロ−ラおよびその制御方法 | |
| JP3219422B2 (ja) | キャッシュメモリ制御方式 | |
| JPH044441A (ja) | メモリ排他制御方式 | |
| JPS61196336A (ja) | 割込対象認識方式 | |
| JPH0756823A (ja) | 制御装置の制御信号異常検出回路 | |
| JPH03292540A (ja) | 計算機異常診断装置 | |
| JPS62166464A (ja) | 多重化処理装置の競合制御方式 | |
| JPS6235960A (ja) | 排他制御情報制御方式 |