JPS592051B2 - 相互排他要求選択装置 - Google Patents

相互排他要求選択装置

Info

Publication number
JPS592051B2
JPS592051B2 JP741680A JP741680A JPS592051B2 JP S592051 B2 JPS592051 B2 JP S592051B2 JP 741680 A JP741680 A JP 741680A JP 741680 A JP741680 A JP 741680A JP S592051 B2 JPS592051 B2 JP S592051B2
Authority
JP
Japan
Prior art keywords
information processing
flip
mutual exclusion
processing device
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP741680A
Other languages
English (en)
Other versions
JPS56105521A (en
Inventor
明 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP741680A priority Critical patent/JPS592051B2/ja
Publication of JPS56105521A publication Critical patent/JPS56105521A/ja
Publication of JPS592051B2 publication Critical patent/JPS592051B2/ja
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus

Description

【発明の詳細な説明】 この発明は、多重情報処理システムにおける相互排他を
実現する相互排他要求選択装置に関する。
多数の情報処理装置が互に同期をとりながら動作する多
重情報処理システムにおいては、同期を確実にするため
相互排他を実現してやらなくてはならない。相互排他と
は多数の情報処理装置の1つにある瞬間一時的に何かを
、例えばメモリヘのアクセスを、排他的に実行する権利
をもたせることを言う。この相互排他が必要な理由を次
の例で説明する。第1図に示すように2つの情報処理装
置101、102共有記憶装置103からなる多重情報
処理システムにおいて、例えば入出力装置からなる資源
104を情報処理装置101、102が共有していると
する。その管理を共有記憶装置103内のA番地を用い
て次のように行つているとする。各情報処理装置にとつ
てA番地の内容が″o”の時資源104は使われておら
ず、自由に使つて良いことを意味b’’の時は資源10
4が使われていることを示すと約束する。それぞれ情報
処理装置101、102は資源104を利用したい時、
A番地を調べ゛0’’なら資源104を使つてよいと判
断し、A番地を゛1’’に書き換え、他方の情報処理装
置に使用中であることを知らせ、使用を始める。使用後
はA番地を0に戻し、使用が終つたことを知らせ、使用
を始める。使用後はA番地を0に戻し、使用が終つたこ
とを知らせる。A番地を調べた時点でその内容が゛1”
であつたときは、使用中であると判断し、使用が終るま
ですなわち、A番地がoになるまで待つ。このような方
法をとつている場合、次のタイミングで情報処理装置1
01、102が共有メモリをとつている場合、次のタイ
ミングで情報処理装置101、102が共有メモリ10
3のA番地をアクセスすると、両装置が資源104を使
つて良いと判断することがある。1 装置101がA番
地を読み調べるb潤であつた。
2 装置102がA番地を読み調べるb”であつた。
3 装置101はA番地を゛1’’に書き換え、資源1
04を利用し始めた。
4装置102はA番地に″r゛を書き、資源104を利
用しようとした。
これは装置101の13の動作中に、装置102の2の
動作が入つたことが原因であり、これを避けるためには
情報処理装置101の1と3の動作中は排他的に装置1
01がA番地をアクセスし、情報処理装置102の2の
動作を禁止しなくてはならない。
この相互排他を実現する方法として、従来より特別の命
+(通常TEST&SET命令と呼ば悩)を設ける方法
がある。
この命令に対し記憶装置103の制御部は指定した番地
の内容を読み出し、該命令を出した情報処理装置にその
内容を送り、直ちに指定した番地の内容を″r゛にする
。この一連の動作一指定した番地の内容を読み出し、さ
らにその内容を1にする一の間には他のいかなる装置か
らの要求も受けつけず相互排他を実現している。この方
法(以下TEST&SET法と呼ぶ)を第1図に示した
システムに適用する場合、装置101,102は資源1
04を混乱なく管理するため第2図に示す流れ図に従つ
た制御を行なう。すなわちプロツク201において共有
記憶装置103のA番地にTEST&SET命令を行な
い、読み出したデータが“01であるかをプロツク20
2でテストする。10゛でなければプロツク201を繰
り返す。
。0”であればプロツク203へ進み資源104を使用
し、使用終了時プロツク204で示したようにA番地を
゛O゛にする。
この流れ図に従うかぎり、3台以上の情報処理装置で共
有する場合でも混乱なく共有資源104を利用できこの
TEST&SET方法には大きな欠点がある。それは1
つの情報処理装置が共有資源を使用している時、他の情
報処理装置は第2図の流れ図のプロツク201,202
のループを繰り返しており、記憶装置104へただしい
回数アタセスを行なつている点である。通常記憶装置へ
のアクセスは1度には1つの情報処理装置からしかでき
ないから、1つあるいはそれ以上の情報処理装置が第2
図のプロツク201,202のループを回つている時、
・他の情報処理装置が通常の処理、例えば命令の読み出
しや、データの読み出し、書込みを該記憶装置に行なお
うとしても著しく待たさ礼システム全体効率をはなばな
しく悪くする。この欠点を除く方法として次のようなも
のがある。
第3図に示すように複数個の情報処理装置301〜30
8と共有記憶装置304の他に相互排他の要求を制御す
る装置305を設ける。各情報処理装置301〜308
は該制御装置305との間に相互排他要求信号線301
、相互排他許可信号線311で結ばれており、処理装置
301〜308は相互排他を実現したい時、信号線31
0を“1゛にすることにより制御装置305に相互排他
要求を出す。制御装置305は各処理装置からの要求信
号線310を監視しており、要求があつた時、そのうち
の1つの処理装置にのみ信号線311を61”にするこ
とにより許可信号を返す。各情報処理装置301〜30
8は、この許可信号が返つた時のみ相互排他が必要とす
る処理一共有記憶装置304内の同期フラグの読み出し
、゛0゛か否かのチエツク、″01の場合“1゛に書き
換える一の一連の動作を行なう。この方法では共有記憶
装置内の同期フラグへのアクセスはシステム中1つの情
報処理装置のみしか行なわないから前記TEST&SE
T方式に比べてアクセス回数は大幅に減少させることが
できる。この方式では各情報処理装置は第4図の流れ図
に従い相互排他を実現する。プロツク401において相
互排他の要求信号310をプロツク402で許可信号3
11が返つてくるのを待つ。許可信号311が返つた時
点で同期フラグを読み出しテストする。(プロツク40
3,404)同期フラグが“1゛であればプロツク40
5で一時相互排他の要求信号310を60゛にする。こ
れは、他に相互排他を要求している情報処理装置に相互
排他の許可を与えるためである。同期フラグをテストし
た時00゛であればプロツク406で゛1”とし、プロ
ツク407で要求信号を゛O゛にし、相互排他の一連の
動作を終了する。その後プロツク408で共有資源30
4を利用し、利用終了後プロツク409で同期フラグを
10゛にする。相互排他の要求を制御する装置305の
回路例を第5図に示す。線310は各情報処理装置30
1〜308からの要求信号線であり、この信号はフリツ
プフロツプ群501に記憶される。このフリツプフロツ
プ群501の各記憶要素は対応する要求信号310が6
0゛になれば直ちにりセツトされる。さらにこのフリツ
プフロツプ群501に記憶されるタイミングはフリツプ
フロツプ群501の内容がすべて10゛になり、かつ要
求信号線310のうちの1つ以上に要求信号が来ている
時である。このためフリツプフロツプ群501の内容が
すべて″0゛になるかを検出する0R回路505と、要
求信号線310の1つ以上に要求信号が来ていることを
検出する回路504とが設けられている。同図において
、フリツプフロツプ群501へのセツト信号、りセツト
信号は明示していないが回路504,505の出力およ
び要求信号線310より極く容易に作り出せる。502
は、フリツプフロツプ群501の出力が612゛になつ
ているものの中から1つを選びその位置を出力するプラ
イオリデイエンコーダである。
より具体的にはテキサスインスツルメンツ社のIC74
l47で実現できる。503は502の出力をデコード
するデコーダで出力線311のうちプライオリテイエン
コーダ502の出力で指定されたビツト位置の出力のみ
が“1″になる。
すなわち第5図の回路は要求信号310に要求信号が来
ているもののうちから1つを選び信号線311に許可信
号を送出する機能を果たしている。なおフリツプフロツ
プ群501はブライオクテイエンコーダ502の出力を
安定させる役目とともに、要求をある時点で記憶するこ
とによりその時点より後に来た要求よりも、その時点よ
り前に来た要求を先に処理するのを保証する役目も果し
ている。この第5図の回路を用いた相互排他の要求を処
理する方法は前後のTEST&SET方式よりも大幅に
共有記憶装置の同期フラグへのアクセス回数を減らすこ
とができるが、第5図の回路は要求信号線310の1つ
でも要求信号があれば、常に信号線311の1つが許可
状態となり、その許可信号を受けた情報処理装置は共有
記臆装置の同期フラグへのアクセスを行なう。この状態
も通常の処理、命令の読み出し、データの読み書き、を
実行している情報処理装置の記憶装置へのアクセスを妨
害することになりはなはば好ましくない。以上のように
共有記憶装置内に同期フラグを設けて互に同期をとる多
重情報処理システムにおいては、同期のための記憶装置
へのアクセスを極力減らし、通常の処理のための記憶装
置へのアクセスに可能なかぎり妨害をなくすことのでき
る方式が望まれている。本発明はこのような点に鑑みな
されたもので少くとも2つ以上の情報処理装置およびこ
れらのすべての情報処理装置からアクセスできる共有記
瞳装置を有し、該共有記憶装置内]こ、同期フラグを持
つ多重情報処理システムにおいて、同期をとるための共
有記憶装置へのアクセスの回数を極力減らし、システム
全体の効率低下を妨ぐことのできる相互排他要求選択装
置を提供することを目的とする。
本発明は、相互排他を制御する装置内に、各情報処理装
置に対応して1つのフリツプフロツプを設け、該フリツ
プフロツプは対応する情報処理装置に対し相互排他の要
求を認めた時にセツトされ、このフリツプフロツプがセ
ツトされておれば新たなそのフリツプフロツプに対応す
る情報処理装置からの要求を無視し、共有記憶装置の同
期フラグへの無駄なアクセスを減らすようにしたもので
ある。
第6図に本発明の一実施例のプロツク図を示す。
この多重情報処理システムは第3図と同様に、複数個の
情報処理装置601〜608、同期フラグを収容する共
有記憶装置604、相互排他要求を制御する装置605
、及び共有資源、606,607を有する。情報処理装
置601〜608は信号線611〜618を介して排他
的アクセス要求信号を制御装置605に送出す。制御装
置605は要求のあつた情報処理装置の中から1つを選
択し信号線621〜628の中で選択された該装置に対
応する信号線を介して該装置にアクセス許可信号を出力
する。本発明にかかる相互排他要求選択装置は制御装置
605に設けられている。第7図に制御装置605の一
構成図を示す。第7図に示す制御装置は第5図と同様に
、フリツプフロツプ群631、フライオリテイエンコー
ダ632、デコーダ633を有し、それぞれの機能も第
5図に示すものと同じであるので説明を省略する。
第5図と異なるところは、情報処理装置601〜608
に対応してフリツプフロツプ群641〜648が設けら
れ、また、排他的アクセス要求信号611〜618はそ
れぞれアンド回路651〜658を介してフリツプフロ
ツプ群631に供給されている点にある。各アンド回路
651〜658は対応するフリツプフロツプ群641〜
648がセツトされている場合には排他的アクセス要求
信号を阻止する。また、フリツプフロツプ群641〜6
48はアクセス許可信号621〜628によつてセツト
され、線629を介して供給されるりセツト信号により
りセツトされる。各情報処理装置601〜608が共有
資源606や607を利用する場合は共有記憶装置60
4内の同期フラグを調べなければならない。
このため同期フラグへの排他的アクセスの要求を信号線
611〜618を”1゛にすることにより制御装置60
5に送る。いまフリツプフロツプ群641〜648がり
セツト状態、かつフリツプフロツプ群631がすべてり
セツト状態であれば、排他的アクセス要求信号はフリツ
プフロツプ群631にセツトされる。これ以後到着した
要求はフリツプフロツプ群631がすべてりセツトされ
るまでまたされる。このフリツプフロツプ群631のり
セツトはそれぞれ対応する信号線611〜618に要求
がなくなつた時点で行なわれる。またフリツプフロツプ
群631のセツトは、オア回路634,635、アンド
回路637、インバータ回路636により行なわれる。
フリツプフロツプ群631にセツトされた相互排他要求
はブライオリテイエンコーダ632によりその1つが選
択され、さらにその信号をデコーダ633を介して線6
21〜628のいずれかを“1”にすることによりアク
セス許可信号を出力する。
いずれかの情報処理装置がアクセス許可信号を受けとる
と、その装置は共有記憶装置604の同期フラグをアク
セスする処理に入ることができる。一方、フリツプフロ
ツプ群641〜684のうち、このアクセス許可信号が
送られるべき情報処理装置に対応する1つがセツトされ
る。例えば、線621にアクセス許可信−号が出力され
ると、フリツプフロツプ641がセツトされる。一方、
このアクセス許可信号を受け取つた情報処理装置601
は共有記憶装置604をアクセスする。その結果同期フ
ラグが゛1”であつた場合には、共有資源を利用できな
いので、情報処理装置601は一時排他的アクセス要求
信号線611を“0゜゛にし、その後再度該信号線61
1を゛1゛にし排他的アクセス要求を出す。しかしなが
ら、この新たな要求は、アンド回路651により禁止さ
れ、フリツプフロツプ群631にはセツトされない。す
なわち、要求自体が無視される。この新たな要求は、線
628にりセツト信号が供給され、フリツプフロツプ群
641〜648がりセツトされた後フリツプフロツプ群
631にセツトされる。なお、りセツト信号は各情報処
理装置601〜608のいずれによつても出力すること
ができる。このため、線628はワイアードオアされて
いる。本実施例において、各情報処理装置は第8図に示
す流れ図に従つて動作する。第4図と比較すれば明らか
なようにプロツク800が追加されているだけで残りの
処理は同じであるので同一符号を付した。プロツク40
1,402は相互排他の要求に対し許可を待つ部分で第
5図及び第7図のいずれの回路を用いても全く同じであ
る。許可が得られてプロツク403で同期フラグをテス
トし、“1゛であつた(共有資源使用中であつた)時、
プロツク405で一旦相互排他要求を取下げプロツク4
01に戻る。第5図に示した回路を用いた場合だと、再
びプロツク401で出した相互排他要求は第5図中のレ
ジスタ502にセツトさ法しばらくして許可信号が返る
。その時点で同期フラグが“0”になつていなければま
た同じ動作を繰返し、少なからず共有記憶装置内の同期
フラグをアクセスする。一方本発明による第7図の回路
を用いた場合、相互排他要求が認められた時点で第7図
中のフリツプフロツプ641〜648のうち許可を得た
隋報処理装置に対応するものがセツトされ、再びプロツ
ク401で出した要求はそれ自体無視され、許可信号が
返らず、共有記憶装置内の同期フラグをアクセスせず、
したがつて他の情報処理装置の通常の処理を妨げること
はない。そもそも同期フラグはいずれかの情報処理装置
が第8図で示したプロツク408を実行中は”1゛のま
まであり、その時いくら同期フラグをテストしてみたと
ころで10″になつているはずがない。本発明はこの事
実に基づいたもので、一旦同期フラグをテストして″1
”であれば、すなわち共有資源使用中であれば、やみく
もに同期フラグをテストすることを避け、共有資源を用
いている1つの情報処理装置が同期フラグをりセツトす
るまでは、該同期フラグをテストしないようにしたもの
である。本発明は第8図の流れ図に示したように共有資
源を利用し終つた情報処理装置がプロツク409で同期
フラグを60゛にした後プロツク800で第7図中フリ
ツプフロツプ641〜648をりセツトし、この時点で
相互排他を要求している他の情報処理装置は再びプロツ
ク403,404により同期フラグをテストする。その
結果同期フラグカげO゛であればプロ゛ソク406〜4
09、800を実行し、その時点でもなお同期フラグが
”1゛であれば、情報処理装置の1つが同期フラグをり
セツトするまで、すなわちプロツク800を実行するま
で同期フラグをテストすることなくプロツク402で持
ち状態になつている。以上詳しく説明してきたように本
発明によれば、少くとも2つ以上の情報処理装置および
これらのすべての情報処理装置からアクセスできる共有
記憶装置を有し、該共有記憶装置内に同期フラグを持つ
多重情報処理システムにおいて、同期をとるための共有
記憶装置へのアタセス回数を著しく減少させることがで
き、情報処理装置の通常の処理命令の読み出し処理、デ
ータの読み書き処理の効率の低下をほとんど防ぐことが
できる。
【図面の簡単な説明】
第1図は従来技術を示す図、第2図は第1図の動作を説
明するための流れ図、第3図は第1図の改善されたシス
テムを示す図、第4図は第3図の動作を説明するための
流れ図、第5図は第3図の一部の構成を示す図、第6図
は本発明の一実施例のブロツク図、第7図は本発明の一
実施例の主要部を示す図、第8図は本発明の一実施例の
動作を説明するための流れ図である。 601〜608・・・・・・情報処理装置、604・・
・・・・共有記憶装置、605・・・・・・制御装置、
606,607・・・・・・共有資源、641〜648
・・・・・・フリツプフロツプ群。 651〜658・・・・・・アンド回路。

Claims (1)

  1. 【特許請求の範囲】 1 複数の情報処理装置と、これらの情報処理装置によ
    つてアクセスされかつ1つ又は複数の番地が同期フラグ
    として用いられる共有記憶装置と、各情報処理装置から
    出力される前記同期フラグへの排他的アクセス要求信号
    に応答し、要求のあつた情報処理装置の中から1つを選
    択し、この選択された情報処理装置にアクセス許可信号
    を与える制御装置とを有する多重情報処理システムにお
    いて、前記制御装置内に、前記情報処理装置の夫々に対
    応して設けられたフリップフロップ群と、各情報処理装
    置から供給される各排他的アクセス要求信号を対応する
    フリツプフロップがセット状態のとき阻止するゲート回
    路群とを設け、前記アクセス許可信号が出力されたとき
    この信号が供給される情報処理装置に対応するフリップ
    フロップがセットされ、以後対応する情報処理装置から
    の排他的アクセス要求を無視することを特徴とする相互
    排他要求選択装置。 2 フリップフロップ群は各情報処理装置によつてリセ
    ットされることを特徴とする特許請求の範囲第1項記載
    の相互排他要求選択装置。
JP741680A 1980-01-26 1980-01-26 相互排他要求選択装置 Expired JPS592051B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP741680A JPS592051B2 (ja) 1980-01-26 1980-01-26 相互排他要求選択装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP741680A JPS592051B2 (ja) 1980-01-26 1980-01-26 相互排他要求選択装置

Publications (2)

Publication Number Publication Date
JPS56105521A JPS56105521A (en) 1981-08-22
JPS592051B2 true JPS592051B2 (ja) 1984-01-17

Family

ID=11665256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP741680A Expired JPS592051B2 (ja) 1980-01-26 1980-01-26 相互排他要求選択装置

Country Status (1)

Country Link
JP (1) JPS592051B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5892052A (ja) * 1981-11-27 1983-06-01 Nec Corp 資源ロツク装置
JPS58140862A (ja) * 1982-02-16 1983-08-20 Toshiba Corp 相互排他方式
DE3480962D1 (de) * 1984-10-31 1990-02-08 Ibm Deutschland Verfahren und einrichtung zur steuerung einer sammelleitung.
WO1988008572A1 (en) * 1987-05-01 1988-11-03 Digital Equipment Corporation Commander node method and apparatus for assuring adequate access to system ressources in a multiprocessor computer system

Also Published As

Publication number Publication date
JPS56105521A (en) 1981-08-22

Similar Documents

Publication Publication Date Title
US5615374A (en) Lock control method for resource
US6516403B1 (en) System for synchronizing use of critical sections by multiple processors using the corresponding flag bits in the communication registers and access control register
JPS592051B2 (ja) 相互排他要求選択装置
JPS6319058A (ja) メモリ装置
JPS61165170A (ja) バス制御方式
JP2587468B2 (ja) ロツクデータ設定装置
JPH06266620A (ja) キャッシュメモリを用いた排他制御システム
JP2547329B2 (ja) ロツクデータ設定装置
JPS5834856B2 (ja) キオクセイギヨソウチ
JPH0589027A (ja) 監視機能付ライトバツフア
JP3049125B2 (ja) Cpu間割込み制御装置
JPH04348442A (ja) アドレス変換装置
JP2570900B2 (ja) アクセス制御装置及びアクセス制御方法
JP2912090B2 (ja) タイムスロットインタチェンジ回路
JP2847863B2 (ja) マイクロプロセッサ割込み制御方式
JPS60132254A (ja) デ−タ処理装置
JPS63286959A (ja) メモリアクセス方式
JPS63168750A (ja) デ−タ処理装置
JPH0324640A (ja) 情報処理装置のデバッグ方式
JPH0351017B2 (ja)
JPH0248749A (ja) バッファ記憶制御装置
JPS61136131A (ja) 情報処理装置
JPS60142450A (ja) 記憶システム
JPS61168057A (ja) メモリアクセス制御装置
JPH0775017B2 (ja) メモリ・アクセス方式