JP2570900B2 - アクセス制御装置及びアクセス制御方法 - Google Patents

Description

【発明の詳細な説明】 〔発明の概要〕 インターリーブバスに接続される処理装置に用いられ
るアクセス制御装置に関し、 ブロックリードが連続して発生し、先のブロックリー
ド開始後に、これらよりプライオリティの高いアクセス
要求が発生した場合に、後のブロックリードに先立って
該アクセス要求に基づくアクセスを開始できるアクセス
制御装置を提供することを目的とし、 インターリーブバスに接続され、ブロックリードを行
う処理装置において、他処理装置のブロックリード中に
自処理装置より高いプライオリティを有する他処理装置
からのアクセス要求があったことを判断した際に、自処
理装置のアクセス抑止指示を行うアクセス抑止指示手段
と、該アクセス抑止指示手段からのアクセス抑止指示が
あった際、自処理装置のアクセス要求に対するアクセス
開始を抑止するリクエスト判定手段と、該リクエスト判
定手段の判定結果に応じて、前記インターリーブバスに
対するアクセス制御を行う制御手段とにより構成する。

〔産業上の利用分野〕

この発明は、インターリーブバスに接続される処理装
置に用いられるアクセス制御装置及びアクセス制御方法
に関する。

近年、コンピュータシステムの高速化を図るために、
処理装置の多重化が実現されている。

このような多重化の１つとして、メモリを複数のバン
クに分離し、これら各バンクを複数の処理装置により並
行してアクセスするインターリーブ方式が採用されてい
る。

このインターリーブ方式では、複数の処理装置が同時
に１つのバスで動作する必要がある。

〔従来の技術〕

先ず、従来のインターリーブバス（以下、単に「バ
ス」という場合もある）の概要について説明する。

このインターリーブ方式による制御を簡潔に説明すれ
ば、バスには複数の処理装置が接続され、該バスを使用
したい処理装置はアクセス要求のリクエストを送出し、
各処理装置はプライオリティ判定を行い、自分より高い
プライオリティのリクエストがでていなければ、次スロ
ットからバスに対する、ひいてはメモリに対するアクセ
スを開始できるというものである。

上記インターリーブバスを用いたアクセス制御装置
を、第５図を参照して説明する。

図において、11はインターリーブバスであり、メモリ
12と、このメモリ12にアクセスする処理装置との間の情
報の送受を行うものである。処理装置は、プロセッサ13
と、このプロセッサ13がバス11にアクセスする際の制御
を司るアクセス制御装置（図中、バス11、メモリ12及び
プロセッサ13を除く部分）とにより構成されている。な
お、上記インターリーブバス11には、通常、複数の処理
装置が接続されるが、図では１台の処理装置が接続され
ている場合を示している。

メモリ12は、４つのバンク（バンク０〜バンク３）で
構成されており、各バンク０〜３にそれぞれ独立にアク
セス可能なように構成されているものとする。

プロセッサ13は、メモリ12へのアクセス要求を発生す
るアクセスユニットである。プロセッサ13は、アクセス
要求を発生してメモリ12に記憶されたプログラムやデー
タにアクセスし、これらに基づいて各種処理を行うもの
である。このプロセッサ13が発生するアクセス要求信号
S1は、リクエスト生成部14に供給されるようになってい
る。

リクエスト生成部14は、後述するバス監視部21からの
リクエスト抑止信号S10を参照し、該信号S10の状態に応
じてリクエスト信号S2をリクエスト判定部15及びバス11
に出力するものである。

リクエスト判定部15は、自処理装置のリクエスト生成
部14が出力するリクエスト信号S2及び自処理装置よりプ
ライオリティの高い他処理装置からのリクエスト信号S3
と、自処理装置の後述するロック生成部19が出力するロ
ック信号S9及び他処理装置からのロック信号S4とを入力
し、これら各信号から自処理装置がメモリ12にアクセス
可能であるか否かを判定し、もし、アクセス可能である
ことが判断されればアクセス開始指示信号S5をステージ
回路16に出力するものである。このアクセス開始指示信
号S5により該処理装置の実際のアクセスが開始されるこ
とになる。

ステージ回路16は、自処理装置がメモリ12にアクセス
する際の諸タイミングを生成し、メモリアクセスが完遂
するように制御するものである。このステージ回路16か
ら出力される主な信号として、バンクＮスタート生成指
示信号S6とロック生成指示信号S7とがある。バンクＮス
タート生成指示信号S6はバンクＮスタート生成部17へ、
ロック生成指示信号S7はロック生成部19へそれぞれ供給
されるようになっている。

バンクＮスタート生成部17は、バンクＮスタート生成
指示信号S6を受けてバンクＮスタート信号S8を生成し、
該信号S8をバッファ18を介してバス11及びバス監視部21
に出力する。なお、メモリ12が４バンク構成であるの
で、上記バンクＮスタート信号のＮは「Ｎ＝０〜３」で
ある。

ロック生成部19は、ロック生成指示信号S7を受けてロ
ック信号S9を生成し、リクエスト判定部15及びバッファ
20を介してバス11に出力する。

また、バス監支部21は、バンクＮスタート信号S8を常
時監視しており、必要に応じてリクエスト抑止信号S10
を生成するものである。

次に、上記構成のアクセス制御装置の動作について、
タイミングチャートを参照しながら説明する。

第６図は２つの処理装置Ａ及びＢがアクセス要求（リ
クエスト）を同時に発生し、それぞれ異なるバンク（処
理装置Ａがバンク０、処理装置Ｂがバンク１）にアクセ
スする場合の動作を示すタイミングチャートである。こ
の場合、プライオリティは、リクエストＡ＞リクエスト
Ｂであるものとする。

先ず、第１スロットでリクエストＡ、Ｂで送出され、
プライオリティ判定が行われる。この場合、リクエスト
Ａの方がプライオリティが高いので、第２スロットから
アクセスＡが開始される。なお、メモリアクセスには３
スロットを必要とする仕様であるものとする。

即ち、第２スロットではバンクＮスタート生成部17か
らバンク０スタート信号S8が出力されるとともに、アク
セスバスにはアクセスＡが送出される。以下、第３、第
４スロットを用いて所定の信号の送受を行いながらメモ
リアクセスが実行されることになる（図中、詳細なタイ
ミング等は省略してある）。

インターリーブ方式では、アクセスしようとするバン
クが異なれば、次のスロットから他のアクセスが可能で
あるので、第３スロットからアクセスＢが開始される。
この動作は上記アクセスＡと同じである。このように、
異なるバンクに対しては並行してメモリアクセスが行わ
れることになる。

第７図は２つの処理装置Ａ及びＢがアクセス要求を同
時に発生し、同一バンク（図示した例の場合はバンク
０）にアクセスする場合の動作を示すタイミングチャー
トである。この場合、プライオリティは、リクエストＡ
＞リクエストＢであるものとする。

先ず、第１スロットでリクエストＡ、Ｂが送出され、
プライオリティ判定が行われる。この場合、リクエスト
Ａの方がプライオリティが高いので、第２スロットから
アクセスＡが開始される。

即ち、第２スロットではバンクＮスタート生成部17か
らバンク０スタート信号S8が出力されるとともに、アド
レスバスにはアドレスＡが送出される。以下、第３、第
４スロットを用いて所定の信号の送受を行いながらメモ
リアクセスが実行されることになる。

この際、リクエストＢは、該リクエストＢを出力して
いる処理装置により第２、第３スロットではオフになる
ように制御される。これは、バンク０が第４スロットま
で使用されるためアクセスＢを開始できないのでオンに
しておく意味がないばかりか、該リクエストＢがオンに
なっていることにより、リクエストＢより低いプライオ
リティを有するリクエストが本来アクセス可能な他のバ
ンク（図示例ではバンク０以外）へアクセスすることが
阻害されるからである。

第２、第３スロットでオフにされたリクエストＢは、
第４スロットでオンになるように制御される。これは、
バンク０が第５スロット以降で空くためである。これに
より、第５スロットではバンクＮスタート生成部17から
バンク０スタート信号S8が出力されるとともに、アクセ
スバスにはアドレスＢが送出される。以下、第６、第７
スロットを用いて所定の信号の送受を行いながらメモリ
アクセスが実行されることになる。

このように、同一バンクに対してはシリアルにメモリ
アクセスが行われることになる。

次に、ブロックリードの動作について説明する。

ここでブロックリードとは、処理装置内に設けられた
キャッシュメモリ（図示しない）の１ブロック分をまと
めてバス11経由で読み出す動作をいう。

第８図は２つの処理装置Ａ及びＢがアクセス要求を順
次発生し、一方（処理装置Ａ）が４バンク分のブロック
リードを、他方（処理装置Ｂ）が通常のリードを所定の
バンク（図示例の場合はバンク３）に対して行う場合の
動作を示すタイミングチャートである。この場合、プラ
イオリティは、リクエストＡ＞リクエストＢであるもの
とする。

先ず、第１スロットでリクエストＢがオンになり、第
２スロットからブロックリードが開始される。

ブロックリード中は他のアクセスを開始できないよう
に、該ブロックリードを行っている処理装置のロック生
成部19からのロック信号S9がオンになり、バス11を介し
て他の処理装置に出力される。これにより他の処理装置
は、上記ロック信号S4がオンの時は、ブロックリードを
行っているリクエストよりもプライオリティの高いリク
エスト（図示例の場合はリクエストＡ）が発生しても、
ブロックリードを継続できるように制御される。

したがって、第２スロットでリクエストＢよりプライ
オリティの高いリクエストＡが発生しても、リクエスト
Ｂに基づくブロックリードは、バンク０、１、２、３と
連続してアクセスが開始される。

この際、上記ロック信号は、最後のリクエスト判定ス
ロットである第４スロッまでオン状態が保たれる。

第５、第６スロットでは、バンク３が使用中であるの
で、上記第７図で説明したと同じ理由により、リクエス
トＡはオフにされる。そして、第７スロットで再びオン
になるように制御され、第８スロットからアクセスＡが
開始される。

しかしながら、上記構成の従来装置においては、ブロ
ックリード又は通常リードのリクエストが３つ以上混在
して競合した場合に、メモリアクセス順位の制御が正常
に動作しない場合がある。

第９図は、かかる場合の動作を示すタイミングチャー
トである。

即ち、ロック信号がオフになる第５スロットでプライ
オリティの高いリクエストＡがオフにされるため、この
第５スロットで他の装置がブロックリードのリクエスト
を出すと、該リクエストに対するブロックリードが先に
開始される。

このようなタイミングでブロックリードが連続する
と、リクエストＡはプライオリティが高いにも拘らずア
クセスを開始できず、長時間待たされることになる。こ
のような現象は、例えば磁気ディスク等のオーバーラン
を引起し、システム構成上問題となっていた。

〔発明が解決しようとする課題〕

本発明は、上記事情に鑑みてなされたもので、ブロッ
クリードが連続して発生し、先のブロックリード開始後
に、これらよりプライオリティの高いアクセス要求が発
生した場合に、後のブロックリードに先立って該アクセ
ス要求に基づくアクセスを開始できるアクセス制御装置
を提供することを目的とする。

〔課題を解決するための手段〕

この発明のアクセス制御装置は、第１図に原理的に示
すように、インターリーブバス11に接続され、ブロック
リードを行う処理装置において、他処理装置のブロック
リード中に自処理装置より高いプライオリティを有する
他処理装置からのアクセス要求があったことを判断した
際に、自処理装置のアクセス抑止指示を行うアクセス抑
止指示手段30と、該アクセス抑止指示手段30からのアク
セス抑止指示があった際、自処理装置のアクセス要求に
対するアクセス開始を抑止するリクエスト判定手段31
と、該リクエスト判定手段31の判定結果に応じて、前記
インターリーブバス11に対するアクセス制御を行う制御
手段32とにより構成される。

〔作用〕

本発明は、インターリーブバス11に接続され、ブロッ
クリードを行う処理装置において、ブロックリード中に
プライオリティの高いアクセス要求が発生した場合は、
ブロックリード直後に上記プライオリティの高いアクセ
ス要求によるアクセスが開始できるように、自分のアク
セス開始を抑止するようにしたものである。これによ
り、ブロックリードが連続して発生し、先のブロックリ
ード開始後に、これらよりプライオリティの高いアクセ
ス要求が発生した場合に、後のブロックリードに先立っ
て該アクセス要求に基づくアクセスを開始できるので、
プライオリティの高いリクエストが長時間待たされるこ
とはない。

〔実施例〕

以下、図面を参照しながら、この発明の実施例を詳細
に説明する。

第２図はこの発明の一実施例の構成を示すブロック図
である。なお、すでに説明した第５図と同一又は相当部
分には同一符号を付して説明を省略する。

図において、30はアクセス抑止部であり、所定の条件
に応じてアクセス抑止指示信号S20を生成するものであ
る。このアクセス抑止指示信号S20は、リクエスト判定
部31に供給されるようになっている。

31はリクエスト判定部であり、自処理装置のリクエス
ト生成部14が出力するリクエスト信号S2及びバス11に接
続された自処理装置よりプライオリティの高い他処理装
置からのリクエスト信号S3と、自処理装置の後述するロ
ック生成部19が出力するロック信号S9及びバス11に接続
された他処理装置からのロック信号S4と、上述したアク
セス抑止部30からのアクセス抑止指示信号S20を入力
し、これら各信号から自処理装置がメモリ12にアクセス
可能であるか否かを判定し、もし、アクセス可能であれ
ばアクセス開始指示信号S5をステージ回路16に出力する
ものである。

これらアクセス抑止部30とリクエスト判定部31との更
に詳細な構成を第３図を参照しながら説明する。なお、
この例ではリクエスト０〜２は、いずれも自処理装置よ
り高いプライオリティのリクエストであるものとする。

第３図において、50はORゲートであり、リクエスト
０、１、２の何れかがオンであれば、オン（Ｈレベル）
になるリクエスト信号S3を出力するものである。即ち、
このリクエスト信号S3がオンであるということは、自処
理装置よりプライオリティの高いリクエスト出力されて
いることを意味する。

このORゲート50の出力は、アクセス抑止部30のANDゲ
ート61及びリクエスト判定部31のNORゲート71に供給さ
れるようになっている。

アクセス抑止部30は、ANDゲート61、フリップフロッ
プ62,63及びORゲート64が図示するように接続されて構
成される。

上記フリップフロップ62,63は、各スロットの区切り
を規定する図示しないバスクロックに同期して動作する
ようになっている。

ANDゲート61は、上記リクエスト信号S3及びロック信
号S4が何れもオンの時にオンとなる信号を出力するもの
であり、この出力信号はフリップフロップ62で１スロッ
ト分遅延されてORゲート64に供給される。また、フリッ
プフロップ62の出力は、フリップフロップ63でさらに１
スロット分遅延されてORゲート64に供給される。したが
って、ORゲート64からは、自処理装置より高いプライオ
リティのリクエストが出されており、且つ、ブロックリ
ード中であるという条件が成立した次のスロットでオン
となり、上記条件が解除された２スロット後にオフとな
る信号が出力される。このORゲート64の出力信号がアク
セス抑止指示信号S20となる。

リクエスト判定部31は、NORゲート71、ORゲート72及
びANDゲート73が図示するように接続されて構成され
る。

NORゲート71は、自処理装置より高いリクエストがな
く、且つ、他プロセッサからのロック信号S4がなく、さ
らに上述したアクセス抑止指示信号20がオンでないとき
にオンとなる信号を出力するものである。このNORゲー
ト71の出力はORゲート72に供給され、自処理装置のロッ
ク信号S9と論理和がとられてANDゲート73に供給され
る。そして、該ANDゲート73では自処理装置のリクエス
ト信号S2と論理積がとられ、アクセス開始指示信号S5と
して、ステージ回路16に供給されるようになっている。

換言すれば、自処理装置がリクエストを出力している
時であって、プライオリティの高いリクエスト０〜２、
バス11上のロック信号S4がともにオフであって、アクセ
ス抑止指示信号S20がオフの時、又は自プロセッサがリ
クエストを出力している時であって、自ロック信号S9を
出力している時（自プロセッサがブロックリード中）に
アクセス開始指示信号S9をステージ回路16へ送り、アク
セスを行うことになる。

したがって、リクエスト０がオンであれば、ORゲート
50の出力がオンになり、これによりNORゲート71の出力
がオフとなる。したがって、ORゲート72及びANDゲート7
3の出力はオフとなり、アクセス開始指示信号はオンと
はならず、アクセスは開始されない。

次に、上記構成において、第４図に示すタイミングチ
ャートを参照しながらアクセス抑止の動作について説明
する。ここでは、自処理装置はリクエストＣを送出し、
これよりプライオリティの高いリクエスト０、１、２が
発生する場合について説明する。

図において、アクセスＢ及びＣはブロックリードであ
り、アクセス０はバンク３に対する通常のリードである
とする。また、プライオリティは、リクエスト０＞リク
エストＡ＞リクエストＢであるものとする。

第１スロットでリクエストＢ及びＣがオンになり、プ
ライオリティの高いリクエストＢのアクセスが第２スロ
ットより開始される。

このアクセスＢは、ブロックリードであるので、ロッ
ク信号S4が第２〜４スロットの間オンになる。

次に、第２スロットで、リクエストＢよりプライオリ
ティの高いリクエスト０がオンになると、ORゲート50の
出力がオンになる。また、ロック信号S4もオンであるの
でANDゲート61の出力はオンになり、次の第３スロット
でフリップフロップ62がオンとなり、これがORゲート64
を介してアクセス抑止指示信号S20として出力される。

一方、フリップフロップ62の出力は、次のスロットで
フリップフロップ63にセットされ、ORゲート64に供給さ
れる。したがって、ANDゲート61の出力がオフになって
もアクセス抑止指示信号S20は、２スロット間はオン状
態を維持する。

つまり、ロック信号S9は第５スロットでオフになる
が、アクセス抑止指示信号S20は第６スロットまでオン
状態を維持する。これにより、第５及び第６スロットで
はロック信号S9はオフであり、且つリクエスト０はオフ
であるが、アクセス抑止指示信号S20によりNORゲート71
の出力はオフにされるので、アクセスＣは開始されな
い。

第７スロットでは、アクセス抑止指示信号S20はオフ
となるが、リクエスト０がオンとなるように制御される
ために、第８スロットよりアクセス０が開始され、第９
スロットから自処理装置のブロックリードのアクセスＣ
が開始される。

なお、上記実施例では、メモリが４バンクで構成され
る場合について説明したが、これ以外のバンク構成であ
っても本発明は適用できるものであり、上記と同様の作
用・効果を奏する。

また、上記実施例ではアクセスが３スロットを用いて
行われる場合について説明したが、これ以外のスロット
数を用いてアクセスを行う場合も同様に適用できること
はいうまでもない。

なお、上記以外にも、この発明はその要旨を逸脱しな
い範囲で種々様々変形実施可能なことは勿論である。

〔発明の効果〕

以上詳述したように、この発明によればブロックリー
ドが連続して発生し、先のブロックリード開始後に、こ
れらよりプライオリティの高いアクセス要求が発生した
場合に、後のブロックリードに先立って該アクセス要求
に基づくアクセスを開始できるアクセス制御装置を提供
することができる。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明の一実施例の構成を示すブロック図、 第３図はアクセス抑止部とリクエスト判定部の実施例を
示す回路図、 第４図は本発明の実施例の動作を説明するためのタイミ
ングチャート図、 第５図は従来のアクセス制御装置の構成を示すブロック
図、 第６図〜第９図は従来のアクセス制御装置の動作を説明
するためのタイミングチャート図である。 図において、 11……インターリーブバス、 30……アクセス抑止指示手段、 31……リクエスト判定手段、 32……制御手段。 図中、同一符号は同一又は相当部分を示す。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 星 健二 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 金谷 英治 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】インターリーブバス（11）に接続され、ブ
   ロックリードを行う処理装置において、 他処理装置のブロックリード中に自処理装置より高いプ
   ライオリティを有する他処理装置からのアクセス要求が
   あったことを判断した際に、自処理装置のアクセス抑止
   指示を行うアクセス抑止指示手段（30）と、 該アクセス抑止指示手段（30）からのアクセス抑止指示
   があった際、自処理装置のアクセス要求に対するアクセ
   ス開始を抑止するリクエスト判定手段（31）と、 該リクエスト判定手段（31）の判定結果に応じて、前記
   インターリーブバス（11）に対するアクセス制御を行う
   制御手段（32）と を具備したことを特徴とするアクセス制御装置。
2. 【請求項２】インターリーブバス（11）に接続され、ブ
   ロックリードを行う処理装置において、 他処理装置のブロックリード中に自処理装置より高いプ
   ライオリティのアクセス要求が発生した場合は、前記ブ
   ロックリード直後に前記アクセス要求によるアクセスが
   開始できるように、自処理装置のアクセス開始を抑止す
   ることを特徴とするアクセス制御方法。