JP2854066B2 - マルチプロセッサシステム - Google Patents

Description

【発明の詳細な説明】 ［目次］ 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 発明の効果 ［概要］ ライトバッファが各プロセッサに設けられたマルチプ
ロセッサシステムに関し、 共有メモリの使用効率を高めることが可能となるシス
テムの提供を目的とし、 ライトバッファが各々設けられた複数のプロセッサ
と、各プロセッサからアクセスされる共有メモリと、を
有し、各プロセッサは、プロセッサ内部におけるロック
サイクルの発生を検知する手段と、ロックサイクルの発
生が検知されたときにライトバッファで残留していたデ
ータを共有メモリへ逐次書き込む手段と、ライトバッフ
ァ内に残留していた全データの書き込み完了を監視する
手段と、全データの書き込み完了が確認されてから共有
メモリに対してライトシーケンスを開始する手段と、を
含む、ことにより構成される。

［産業上の利用分野］ 本発明は、ライトバッファが各プロセッサに設けられ
たマルチプロセッサシステムに関する。

第６図ではマルチプロセッサシステムの一例が示され
ており、プロセッサ12-1,12-2から共有バス60の使用権
獲得が共通バスアービタ62に要求される。

そして、共通バス60の使用許可が共通バスアービタ62
からプロセッサ12-1または12-2に与えられると、そのプ
ロセッサ12-1または12-2で共有メモリ14が共通バス60を
介してアクセスされる。

第７図ではプロセッサ12-1（12-2）の構成が説明され
ており、そのプロセッサ12-1（12-2）には処理部70,DV/
RV部（ドライバ／レシーバ部）72,74と共に、キャッシ
ュメモリ部76,ライトバッファ部10−（10-2）が設けら
れている。

このシステムにおいては、リードアクセスがキャッシ
ュメモリ部76の利用で高速化され、また、ライトアクセ
スがライトバッファ部10-1（10-2）の利用で高速化され
る。

したがって、各プロセッサ12-1,12-2のアクセス速度
を高めてシステムの性能を向上させることが可能とな
る。

［従来の技術］ 第８図では従来システムの構成が説明されており、こ
のシステムにおいては一般のマルチプロセッサシステム
と同様にセマフォ制御で資源の獲得と解放が行われてい
る。

このため、プロセッサ12-1,12-2の各ローカル領域と
共に、セマフォ領域が共有メモリ14で予め確保されてい
る。

プロセッサ12-1（12-2）においては、処理部70のアク
セスがローカル領域に対するものかセマフォ領域に対す
るものかがアドレスデコーダ部80で判断され、ローカル
領域に対するライトアクセスの場合には、その書き込み
データがライトバッファアクセス制御部82によりライト
バッファ部10-1へ与えられる。

このライトバッファ部10-1には処理部70の書き込みデ
ータがFIFO的に蓄積され、各蓄積データは共通バス60の
空き時間を利用して古い順に共有メモリ14のローカル領
域へ逐次書き込まれる。

そのときの書き込みに利用されるライトバッファ部10
-1が高速動作でき、処理部70においては書き込みデータ
の送出でライトサイクルが直ちに終了するので、処理部
70はそのライトサイクルに続けて次の命令フェッチを行
うことが可能となる。

ここで、ロックサイクルによるリード・モティファイ
・ライトサイクルにおいては、書き込みデータがライト
バッファ10-1に与えられると、そのロックサイクルがた
だちに終了するので、ライトバッファ10-1に蓄積された
書き込みデータが共有メモリ14のセマフォ領域へ書き込
まれる前に、他のプロセッサ12-2がこのセマフォ領域を
リードアクセスする可能性が生じ、その場合には獲得資
源の正常性を保証することが困難となる。

そこで、共有メモリ14におけるセマフォ領域のアドレ
ス空間が固定化されており、セアフォ領域に対するアク
セスは、ライトバッファ10-1を介すことなく、共有メモ
リアクセス制御部84により直接行われる。

［発明が解決しようとする課題］ しかしながら、仮想記憶方式が導入され、メモリの増
設が自由なシステムにおいては、共有メモリ14のセマフ
ォ領域がハードウェア的に固定されると、セマフォ領域
に未使用部分が存在している場合であっても、ローカル
領域からあふれたデータが第９図で示されるようにディ
スク上へ追い出される。

したがって、共有メモリ14を有効に利用することが不
可能となり、システムの処理速度が低下する。

本発明は上記従来の事情に鑑みてなされたものであ
り、その目的は、共有メモリの使用効率を高めることが
可能となるシステムを提供することにある。

［課題を解決するための手段］ 上記目的を達成するために、本発明に係るシステムは
第１図のように構成されている。

同図（Ａ）のプロセッサ12-1,12-2・・・12-nにはラ
イトバッファ10-1,10-2・・・10-nが各々設けられてお
り、それらのプロセッサ12-1,12-2・・・12-nにより共
有メモリ14がアクセスされる。

そして、各プロセッサ12-1,12-2・・・12-nにおいて
は、プロセッサ内部におけけるロックサイクルの発生が
手段16により検知される。

この手段16によりロックサイクルの発生が検知される
と、ライトバッファ10-1,10-2・・・10-nで残留してい
たデータが手段18により共有メモリ14へ逐次書き込まれ
る。

また、ライトバッファ10-1,10-2・・・10-n内に残留
していた全データの書き込み完了が手段20で監視され、
全データの書き込み完了が手段20の出力から確認される
と、共有メモリに対するライトシーケンスが手段22によ
り開始される。

［作用］ 本発明では、プロセッサ12-1,12-2・・・12-nでロッ
クサイクルの発生が検知されると、ライトバッファ10-
1,10-2・・・10-nの内容がすべて書き出された後に、共
有メモリ14に対するライトシーケンスが開始される。

したがって、ロックサイクルが発生してからライトシ
ーケンスが行われるまで各プロセッサ12-1,12-2・・・1
2-nは共有メモリ14を独占的に使用でき、他のアクセス
が排除される。

［実施例］ 以下、図面に基づいて本発明に係るシステムの好適な
実施例を説明する。

第２図では実施例の構成が説明されており、プロセッ
サ12-1にはライトバッファ部10-1,処理部70,DV/RV部72,
74,キャッシュメモリ部76と共に、内部バスアービタ部2
8が設けられている。

プロセッサ12-2もプロセッサ12-1と同様な構成とされ
ており、それらのプロセッサ12-1,12-2により共有メモ
リ14が共通バス60を介してアクセスされる。

第３図ではフローチャートにより、第４図ではタイミ
ングチャートにより、本実施例の作用が各々説明されて
いる。

共有メモリ14に対するロックサイクルの読み出し要求
がプロセッサ12-1の処理部70で発生し（ステップ300でY
ES）、内部バス使用権の獲得が内部バスアービタ部28で
許可されると（ステップ302でYES）、共通バスアービタ
62へ共通バス使用権の獲得要求が送出される（ステップ
304）。

その共通バスアービタ62から送出された許可信号の受
信が確認されると（ステップ306でyes）、共有メモリ14
からデータが読み出され（ステップ308）、これと共
に、ロック信号200（第２図参照）がオンされる（ステ
ップ310）。

このように、ロックサイクルで共有メモリ14からデー
タが読み出される際にロック信号200がオンされるの
で、他のプロセッサ12-2からその後に送出される共通バ
ス60の使用権獲得要求は共通バスアービタ62で無視され
る。

次に、共有メモリ14へ書き込むべきデータ（ライト要
求）がライトバッファ10-1部内に残留しているか否かが
内部バスアービタ部28により確認され（ステップ31
2）、ライトバッファ部10-1内におけるデータの残留が
確認されると（ステップ312でYES）、それらのデータが
古い順に共有メモリ14へ逐次書き込まれる（ステップ31
4）。

なお、ロック信号200がオフされていた場合には、通
常の書き込みデータが選択され、ライトバッファ部10-1
にデータが書き込まれると、ライトサイクルがただちに
終了する。

また、共通バス60の使用権がリードサイクルで獲得さ
れているので、ライトサイクルでは共通バスアービタ62
へ共通バス使用権の獲得要求が送出されない。

その後、全てのデータが共通メモリ14へ書き出された
場合，あるいは残留データが存在しなかった場合には
（ステップ312でNO）、ロック信号200がロックされたま
ま、共有メモリ14に対するライトシーケンスが開始され
（ステップ316）、その終了後にロック信号を200がオフ
される（ステップ318）。

以上のように、ロックサイクルによるリード・モティ
ファイ・ライトサイクルのアクセスが行われる場合に
は、リードサイクルの開始と共にロック信号200がオン
され、ライトシーケンスが一旦保留されてその保留中に
ライトバッファ10-1の内容が書き出され、保留されたラ
イトシーケンスが最後に行われる。

したがって、データをライトバッファ10-1に書き込ん
だ場合であっても、そのデータが共有メモリ14のセマフ
ォ領域へ実際に書き込まれる前に、他のプロセッサ12-2
がこの領域をリードアクセスすることはなく、したがっ
て、獲得資源の正常性を確実に保証できる。

このため、セマフォ領域のアドレス空間を固定するこ
とが不要となり、その結果、アドレス空間とは無関係に
セマフォ制御を行うことが可能となる。

すなわち本実施例によれば、セマフォ領域を必要とさ
れる分だけ共有メモリ14上に割当て、第５図のようにそ
の共有メモリ14を効率的に使用することが可能となる。

［発明の効果］ 以上説明したように本発明によれば、ロックサイクル
の発生が検知されたときにライトシーケンスが保留さ
れ、その保留中にライトバッファ残留の全データが共有
メモリへ書き出されるので、アドレス空間とは無関係に
セマフォ制御を行って共有メモリを効率良く使用するこ
とが可能となり、このため、システムの処理をより高速
化できる。

【図面の簡単な説明】

第１図は発明の原理説明図、 第２図は実施例の構成説明図、 第３図は実施例の作用説明するフローチャート、 第４図は実施例の作用説明するタイミングチャート、 第５図は実施例におけるメモリ管理の作用説明図、 第６図はマルチプロセッサシステムの全体構成説明図、 第７図はライトバッファが設けられたプロセッサの構成
説明図、 第８図は従来例の構成説明図、 第９図は従来例におけるメモリ管理の作用説明図、 である。 10-1,10-2……ライトバッファ部 12-1,12-2……プロセッサ 14……共有メモリ 28……内部バスアービタ部 60……共通バス 62……共通バスアービタ 70……処理部 72,74……DV/RV部 76……キャッシュメモリ部 200……ロック信号

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】ライトバッファ（10-1,10-2・・・10-n）
   が各々設けられた複数のプロセッサ（12-1,12-2・・・1
   2-n）と、 各プロセッサ（12-1,12-2・・・12-n）からアクセスさ
   れる共有メモリ（14）と、 を有し、 各プロセッサ（12-1,12-2・・・12-n）は、 プロセッサ内部におけるロックサイクルの発生を検知す
   る手段（16）と、 ロックサイクルの発生が検知されたときにライトバッフ
   ァ（10-1,10-2・・・10-n）で残留していたデータを共
   有メモリ（14）へ逐次書き込む手段（18）と、 ライトバッファ（10-1,10-2・・・10-n）内に残留して
   いた全データの書き込み完了を監視する手段（20）と、 全データの書き込み完了が確認されてから共有メモリ
   （14）に対してライトシーケンスを開始する手段（22）
   と、 を含む、 ことを特徴とするマルチプロセッサシステム。