JP2781999B2 - マルチプロセツサシステムにおける共通データチヤネル装置起動方式 - Google Patents
マルチプロセツサシステムにおける共通データチヤネル装置起動方式Info
- Publication number
- JP2781999B2 JP2781999B2 JP26569189A JP26569189A JP2781999B2 JP 2781999 B2 JP2781999 B2 JP 2781999B2 JP 26569189 A JP26569189 A JP 26569189A JP 26569189 A JP26569189 A JP 26569189A JP 2781999 B2 JP2781999 B2 JP 2781999B2
- Authority
- JP
- Japan
- Prior art keywords
- common
- data channel
- central processing
- common data
- channel device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Multi Processors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は各々が個別記憶装置IMを有する複数（ｎ台）
の中央処理装置CPUと共通データチヤネル装置CH等が共
通バスに接続されて構成されるマルチプロセツサシステ
ムにおいて、中央処理装置CPUが共通データチヤネル装
置CHを起動する際の起動方法、より詳しくは共通データ
チヤネル装置CH起動時のコマンドアドレスCMA書き込み
方式に関するものである。ここで、コマンドアドレス
「CMA」とは個別記憶装置IM上あるいは共通バス上の共
通記憶装置CM上に用意されたチヤネルプログラム（デー
タチヤネル装置CH制御語CCWの１個以上の組合せにより
構成される）の先頭アドレスを意味する。
の中央処理装置CPUと共通データチヤネル装置CH等が共
通バスに接続されて構成されるマルチプロセツサシステ
ムにおいて、中央処理装置CPUが共通データチヤネル装
置CHを起動する際の起動方法、より詳しくは共通データ
チヤネル装置CH起動時のコマンドアドレスCMA書き込み
方式に関するものである。ここで、コマンドアドレス
「CMA」とは個別記憶装置IM上あるいは共通バス上の共
通記憶装置CM上に用意されたチヤネルプログラム（デー
タチヤネル装置CH制御語CCWの１個以上の組合せにより
構成される）の先頭アドレスを意味する。
第４図に示すように、一般に共通データチヤネル装置
CH402は中央処理装置CPU400から起動を受けると、主記
憶装置MM401上に用意された共通データチヤネル装置CH
制御語CCW411を読みだし、その内容に従つて主記憶装置
MM401−IOデバイス403i（０≦ｉ≦ｍ−１）間のデータ
転送を、中央処理装置CPU400の動作とは独立に実行し、
終了時その結果を該中央処理装置CPUに報告する装置で
ある。
CH402は中央処理装置CPU400から起動を受けると、主記
憶装置MM401上に用意された共通データチヤネル装置CH
制御語CCW411を読みだし、その内容に従つて主記憶装置
MM401−IOデバイス403i（０≦ｉ≦ｍ−１）間のデータ
転送を、中央処理装置CPU400の動作とは独立に実行し、
終了時その結果を該中央処理装置CPUに報告する装置で
ある。
本発明は中央処理装置CPUがデータチヤネル装置CHを
起動制御する方式として「マツプドIO方式」、即ち、従
来のSIO、HIO等の入出力専用命令を使用するのではなく
共通データチヤネル装置CH制御のためのコマンド書き込
み用レジスタやステータス読み取り用レジスタをアドレ
ス空間上に割付け、汎用のロード／ストア命令あるいは
INPUT/OUTPUT命令で読み書きすることにより制御する方
式を対象とする。マツプドIO方式はPDP−11等で1970年
頃から使われている周知技術である。
起動制御する方式として「マツプドIO方式」、即ち、従
来のSIO、HIO等の入出力専用命令を使用するのではなく
共通データチヤネル装置CH制御のためのコマンド書き込
み用レジスタやステータス読み取り用レジスタをアドレ
ス空間上に割付け、汎用のロード／ストア命令あるいは
INPUT/OUTPUT命令で読み書きすることにより制御する方
式を対象とする。マツプドIO方式はPDP−11等で1970年
頃から使われている周知技術である。
まず第４図に示すようなシングルプロセツサ構成にお
ける共通データチヤネル装置CH起動制御について第５図
を用いて説明する。この場合、CMA書き込み方式としてC
MA専用レジスタ（CAR）に書き込む場合とSIOオーダ受付
レジスタ（SIR）に書き込む場合の２種が存在する。
ける共通データチヤネル装置CH起動制御について第５図
を用いて説明する。この場合、CMA書き込み方式としてC
MA専用レジスタ（CAR）に書き込む場合とSIOオーダ受付
レジスタ（SIR）に書き込む場合の２種が存在する。
第５図（ａ）は、コマンドアドレスCMAと制御開始オ
ーダ（SIOオーダ）とを別レジスタのコマンドアドレス
レジスタCARと制御オーダレジスタODRに書き込むように
した場合のシーケンス図であり、一方、同図（ｂ）はSI
O受付専用のSIO受付レジスタSIRを設け、これにコマン
ドアドレスCMAを書き込むようにした場合のシーケンス
図である。以下、各ケースについて、簡単に説明する。
ーダ（SIOオーダ）とを別レジスタのコマンドアドレス
レジスタCARと制御オーダレジスタODRに書き込むように
した場合のシーケンス図であり、一方、同図（ｂ）はSI
O受付専用のSIO受付レジスタSIRを設け、これにコマン
ドアドレスCMAを書き込むようにした場合のシーケンス
図である。以下、各ケースについて、簡単に説明する。
第５図（ａ）の説明： １）コマンドアドレスCMA書き込み：中央処理装置CPU40
0はロード命令あるいはOUTPUT命令により、共通データ
チヤネル装置CH402内のコマンドアドレスレジスタCARに
コマンドアドレスCMAを書き込む。
0はロード命令あるいはOUTPUT命令により、共通データ
チヤネル装置CH402内のコマンドアドレスレジスタCARに
コマンドアドレスCMAを書き込む。
２）SIOオーダ書き込み：続いて中央処理装置CPU400
は、共通データチヤネル装置CH402内の制御オーダレジ
スタODRに入出力動作開始オーダ（SIOオーダ、IOデバイ
ス番号等を含む）を書き込む。共通データチヤネル装置
CH402は制御オーダレジスタODRへのアクセスを検出する
とその正否をチエツクし、結果をコンデイシヨンコード
CDCとして起動状態レジスタISRに設定する。
は、共通データチヤネル装置CH402内の制御オーダレジ
スタODRに入出力動作開始オーダ（SIOオーダ、IOデバイ
ス番号等を含む）を書き込む。共通データチヤネル装置
CH402は制御オーダレジスタODRへのアクセスを検出する
とその正否をチエツクし、結果をコンデイシヨンコード
CDCとして起動状態レジスタISRに設定する。
３）コンデイシヨンコードCDC読み取り：続いて中央処
理装置CPU400は、共通データチヤネル装置CH402内の起
動状態レジスタISRの内容をストア命令あるいはINPUT命
令の実行により読み取る。
理装置CPU400は、共通データチヤネル装置CH402内の起
動状態レジスタISRの内容をストア命令あるいはINPUT命
令の実行により読み取る。
４）コンデイシヨンコードCDCリセツト：起動状態レジ
スタISR上のコンデイシヨンコードCDCを正しく読み取る
と、中央処理装置CPU400は起動状態レジスタISR上のコ
ンデイシヨンコードCDCをリセツトする。本図では、起
動状態レジスタISRへの任意データの書き込みでコンデ
イシヨンコードCDCがリセツトされるように共通データ
チヤネル装置CH402が動作する場合を例に示してある。
なお、起動状態レジスタISRのリセツトの仕方にはプロ
グラムで直接All‘0'を書き込む場合や起動状態レジス
タISRの特定ビツト（リセツトビツト）に‘1'を書き込
む場合もあるが、ここでは特に問わない。コンデイシヨ
ンコードCDCが解除されると、共通データチヤネル装置C
Hは受信したコマンドアドレスCMA情報を用いて主記憶装
置MM401へアクセスし、チヤネル装置制御語CCWの読み込
みを行う。
スタISR上のコンデイシヨンコードCDCを正しく読み取る
と、中央処理装置CPU400は起動状態レジスタISR上のコ
ンデイシヨンコードCDCをリセツトする。本図では、起
動状態レジスタISRへの任意データの書き込みでコンデ
イシヨンコードCDCがリセツトされるように共通データ
チヤネル装置CH402が動作する場合を例に示してある。
なお、起動状態レジスタISRのリセツトの仕方にはプロ
グラムで直接All‘0'を書き込む場合や起動状態レジス
タISRの特定ビツト（リセツトビツト）に‘1'を書き込
む場合もあるが、ここでは特に問わない。コンデイシヨ
ンコードCDCが解除されると、共通データチヤネル装置C
Hは受信したコマンドアドレスCMA情報を用いて主記憶装
置MM401へアクセスし、チヤネル装置制御語CCWの読み込
みを行う。
第５図（ｂ）の説明： １）コマンドアドレスCMA書き込み（SIOオーダ）：中央
処理装置CPUはまずロード命令あるいはOUTPUT命令によ
りSIOオーダ受付専用のレジスタSIRにコマンドアドレス
CMAを書き込む。これを検出した共通データチヤネル装
置CHは、コマンドアドレスCMAの受付可否をコンデイシ
ヨンコードCDCとしてレジスタISRに設定する。
処理装置CPUはまずロード命令あるいはOUTPUT命令によ
りSIOオーダ受付専用のレジスタSIRにコマンドアドレス
CMAを書き込む。これを検出した共通データチヤネル装
置CHは、コマンドアドレスCMAの受付可否をコンデイシ
ヨンコードCDCとしてレジスタISRに設定する。
２）コンデイシヨンコードCDC読み取り、コンデイシヨ
ンコードCDCリセツト：以後の処理はケース（ａ）の
３）、４）と同様である。
ンコードCDCリセツト：以後の処理はケース（ａ）の
３）、４）と同様である。
第４図及び第５図ではコマンドアドレスCMAはOUTPUT
命令またはロード命令により、データバス線を用いて共
通データチヤネル装置CHへ書き込まれる。例えばデータ
信号線数とアドレス信号線数とが等しいようなバスを用
いている場合には命令を１回実行することによりコマン
ドアドレスCMAを共通データチヤネル装置CHへ送ること
ができる。
命令またはロード命令により、データバス線を用いて共
通データチヤネル装置CHへ書き込まれる。例えばデータ
信号線数とアドレス信号線数とが等しいようなバスを用
いている場合には命令を１回実行することによりコマン
ドアドレスCMAを共通データチヤネル装置CHへ送ること
ができる。
しかしながら、複数の中央処理装置CPUと共通データ
チヤネル装置CHとが共通バスで接続され、かつ各中央処
理装置CPUが固有の個別記憶装置IMを持つようなマルチ
プロセツサシステムにおいてコマンドアドレスCMA書き
込みを行う場合には、以下の点が問題となる。
チヤネル装置CHとが共通バスで接続され、かつ各中央処
理装置CPUが固有の個別記憶装置IMを持つようなマルチ
プロセツサシステムにおいてコマンドアドレスCMA書き
込みを行う場合には、以下の点が問題となる。
即ち、共通データチヤネル装置CHが正しくチヤネル装
置制御語CCWへアクセスできるためには、共通バス上で
起動元中央処理装置CPUの個別記憶装置IMのアドレスが
識別できなければならない。これについて、通常は個別
記憶装置IMのアドレス空間を各中央処理装置CPU共通と
し、それに中央処理装置CPU識別番号を付加し「CPU識別
番号＋IMアドレス」の形式が採られる。
置制御語CCWへアクセスできるためには、共通バス上で
起動元中央処理装置CPUの個別記憶装置IMのアドレスが
識別できなければならない。これについて、通常は個別
記憶装置IMのアドレス空間を各中央処理装置CPU共通と
し、それに中央処理装置CPU識別番号を付加し「CPU識別
番号＋IMアドレス」の形式が採られる。
なお、共通記憶装置CMが存在する場合には、「CM識別
番号CM−ID＋CMアドレス」の形式となる。この種のアド
レス体系をとるシステムにおいて、中央処理装置CPUが
共通データチヤネル装置CHへコマンドアドレスCMA情報
を通知する際、通常は１回のロード命令あるいはOUTPUT
命令では済まない。それは、中央処理装置CPUの内部バ
スや共通データチヤネル装置CHの内部バスのデータ線数
が通常はアドレス線数以下であり、個別記憶装置IM（＋
共通記憶装置CM）空間以上を指定できる程大きくないか
らである。
番号CM−ID＋CMアドレス」の形式となる。この種のアド
レス体系をとるシステムにおいて、中央処理装置CPUが
共通データチヤネル装置CHへコマンドアドレスCMA情報
を通知する際、通常は１回のロード命令あるいはOUTPUT
命令では済まない。それは、中央処理装置CPUの内部バ
スや共通データチヤネル装置CHの内部バスのデータ線数
が通常はアドレス線数以下であり、個別記憶装置IM（＋
共通記憶装置CM）空間以上を指定できる程大きくないか
らである。
例えば、内部バス上のデータ線が32本で中央処理装置
CPU識別番号が8b:個別記憶装置IMアドレス空間が32bの
場合には、ロード命令あるいはOUTPUT命令を２回実行
し、第６図に示すように２回に分けてデータチヤネル装
置CH内のレジスタに書き込まなければならない。その結
果、 中央処理装置CPUプログラムの共通データチヤネル装
置CH起動シーケンスが増加し、プログラムの処理負担、
起動処理時間が増加する、 中央処理装置CPU内部バス上及び共通データチヤネル
装置CH内部バス上のトラヒツクが増加し、該バスを使用
する他の処理に影響を与える、 といつた問題は当然のこととして コマンドアドレスCMAを２回に分けて書き込んでいる
途中に、他の中央処理装置CPUからコマンドアドレスCMA
書き込みが行われると、中央処理装置CPU番号と32bアド
レスとが別々な中央処理装置CPUによつて書き込まれた
もので共通データチヤネル装置CHがチヤネル装置制御語
CCW読みだしを行い論理矛盾を生じる場合が起こりうる 等の問題が生ずる。
CPU識別番号が8b:個別記憶装置IMアドレス空間が32bの
場合には、ロード命令あるいはOUTPUT命令を２回実行
し、第６図に示すように２回に分けてデータチヤネル装
置CH内のレジスタに書き込まなければならない。その結
果、 中央処理装置CPUプログラムの共通データチヤネル装
置CH起動シーケンスが増加し、プログラムの処理負担、
起動処理時間が増加する、 中央処理装置CPU内部バス上及び共通データチヤネル
装置CH内部バス上のトラヒツクが増加し、該バスを使用
する他の処理に影響を与える、 といつた問題は当然のこととして コマンドアドレスCMAを２回に分けて書き込んでいる
途中に、他の中央処理装置CPUからコマンドアドレスCMA
書き込みが行われると、中央処理装置CPU番号と32bアド
レスとが別々な中央処理装置CPUによつて書き込まれた
もので共通データチヤネル装置CHがチヤネル装置制御語
CCW読みだしを行い論理矛盾を生じる場合が起こりうる 等の問題が生ずる。
本発明の目的は、上記、及びの問題点を解決す
る共通データチヤネル装置CH起動方式の提供をすること
にある。
る共通データチヤネル装置CH起動方式の提供をすること
にある。
上記の目的を達成するため、本発明の共通データチヤ
ネル装置起動方式は、 （１） 個別記憶装置（IM）を有するｎ個の中央処理装
置（CPU）と共通データチヤネル装置（CH）とが共通バ
スに接続されて構成されるマルチプロセツサシステムに
おける共通データチヤネル装置起動方式において、前記
中央処理装置のソフトウエアが、前記共通データチヤネ
ル装置起動時に該中央処理装置の個別記憶装置（IM）上
に用意したチヤネル装置制御語（CCW）の組合せからな
るチヤネルプログラムの先頭コマンドアドレス（CMA）
を共通データチヤネル装置内の対応するレジスタに書き
込む命令を発すると、前記中央処理装置（CPU）の具備
する共通バス制御回路が、該中央処理装置内部バスから
受信した前記チヤネルプログラムの先頭コマンドアドレ
ス（CMA）に起動元の前記中央処理装置の起動元中央処
理装置番号（発ID）を付加して共通バスへ送出し、前記
共通データチヤネル装置（CH）は、共通バスから受信し
た前記起動元中央処理装置番号（発ID）とチヤネルプロ
グラムの先頭コマンドアドレス（CMA）とを用いて前記
中央処理装置の個別記憶装置（IM）上のチヤネル装置制
御語（CCW）読出しを行うことを特徴とする。
ネル装置起動方式は、 （１） 個別記憶装置（IM）を有するｎ個の中央処理装
置（CPU）と共通データチヤネル装置（CH）とが共通バ
スに接続されて構成されるマルチプロセツサシステムに
おける共通データチヤネル装置起動方式において、前記
中央処理装置のソフトウエアが、前記共通データチヤネ
ル装置起動時に該中央処理装置の個別記憶装置（IM）上
に用意したチヤネル装置制御語（CCW）の組合せからな
るチヤネルプログラムの先頭コマンドアドレス（CMA）
を共通データチヤネル装置内の対応するレジスタに書き
込む命令を発すると、前記中央処理装置（CPU）の具備
する共通バス制御回路が、該中央処理装置内部バスから
受信した前記チヤネルプログラムの先頭コマンドアドレ
ス（CMA）に起動元の前記中央処理装置の起動元中央処
理装置番号（発ID）を付加して共通バスへ送出し、前記
共通データチヤネル装置（CH）は、共通バスから受信し
た前記起動元中央処理装置番号（発ID）とチヤネルプロ
グラムの先頭コマンドアドレス（CMA）とを用いて前記
中央処理装置の個別記憶装置（IM）上のチヤネル装置制
御語（CCW）読出しを行うことを特徴とする。
また、本発明の共通データチヤネル起動方式は、前記
中央処理装置のソフトウエアは、前記チヤネルプログラ
ムの先頭コマンドアドレス（CMA）対応のレジスタを、
「着共通データチヤネル装置番号（着ID）＋該着共通デ
ータチヤネル装置内レジスタアドレス」の形式で指定
し、着共通データチヤネル装置の具備する共通バス制御
回路が、前記共通バスから受信した前記起動元中央処理
装置番号（発ID）に置き換えて配下の共通データチヤネ
ル装置内部のバスへ送出することを特徴とする。
中央処理装置のソフトウエアは、前記チヤネルプログラ
ムの先頭コマンドアドレス（CMA）対応のレジスタを、
「着共通データチヤネル装置番号（着ID）＋該着共通デ
ータチヤネル装置内レジスタアドレス」の形式で指定
し、着共通データチヤネル装置の具備する共通バス制御
回路が、前記共通バスから受信した前記起動元中央処理
装置番号（発ID）に置き換えて配下の共通データチヤネ
ル装置内部のバスへ送出することを特徴とする。
更に、本発明の共通データチヤネル装置起動方式は、
個別記憶装置（IM）を有するｎ個の中央処理装置（CP
U）と共通記憶装置（CM）と共通データチヤネル装置（C
H）とが共通バスに接続されて構成されるマルチプロセ
ツサシステムにおける共通データチヤネル装置起動方式
において、前記共通データチヤネル装置には予め「共通
記憶装置番号（CM−ID）」と「共通記憶装置（CM）・個
別記憶装置（IM）境界アドレス」とを設定しておき、前
記中央処理装置のソフトウエアが、前記共通データチヤ
ネル装置起動時に、該中央処理装置の具備する個別記憶
装置（IM）または共通記憶装置（CM）上に用意したチヤ
ネル装置制御語（CCW）の組合せからなるチヤネルプロ
グラムの先頭コマンドアドレス（CMA）を該共通データ
チヤネル装置内の対応するレジスタに書き込む命令を発
すると、前記中央処理装置の具備する共通バス制御回路
は、該中央処理装置内部バスから受信した前記チヤネル
プログラムの先頭コマンドアドレス（CMA）に起動元の
前記中央処理装置の起動元中央処理装置番号（発ID）を
付加して共通バスへ送出し、前記共通データチヤネル装
置は、前記チヤネル装置制御語（CCW）を読み出す際、
前記共通記憶装置（CM）・個別記憶装置（IM）境界アド
レスにより、共通バスから受信した前記チヤネルプログ
ラムの先頭コマンドアドレス（CMA）が共通記憶装置（C
M）上か個別記憶装置（IM）上かを判定し、該判定結果
に応じて前記チヤネルプログラムの先頭コマンドアドレ
ス（CMA）に前記共通記憶装置番号（CM−ID）と前記起
動元中央処理装置番号（発ID）のいずれかを付加して前
記共通バスへ送出することを特徴とする。
個別記憶装置（IM）を有するｎ個の中央処理装置（CP
U）と共通記憶装置（CM）と共通データチヤネル装置（C
H）とが共通バスに接続されて構成されるマルチプロセ
ツサシステムにおける共通データチヤネル装置起動方式
において、前記共通データチヤネル装置には予め「共通
記憶装置番号（CM−ID）」と「共通記憶装置（CM）・個
別記憶装置（IM）境界アドレス」とを設定しておき、前
記中央処理装置のソフトウエアが、前記共通データチヤ
ネル装置起動時に、該中央処理装置の具備する個別記憶
装置（IM）または共通記憶装置（CM）上に用意したチヤ
ネル装置制御語（CCW）の組合せからなるチヤネルプロ
グラムの先頭コマンドアドレス（CMA）を該共通データ
チヤネル装置内の対応するレジスタに書き込む命令を発
すると、前記中央処理装置の具備する共通バス制御回路
は、該中央処理装置内部バスから受信した前記チヤネル
プログラムの先頭コマンドアドレス（CMA）に起動元の
前記中央処理装置の起動元中央処理装置番号（発ID）を
付加して共通バスへ送出し、前記共通データチヤネル装
置は、前記チヤネル装置制御語（CCW）を読み出す際、
前記共通記憶装置（CM）・個別記憶装置（IM）境界アド
レスにより、共通バスから受信した前記チヤネルプログ
ラムの先頭コマンドアドレス（CMA）が共通記憶装置（C
M）上か個別記憶装置（IM）上かを判定し、該判定結果
に応じて前記チヤネルプログラムの先頭コマンドアドレ
ス（CMA）に前記共通記憶装置番号（CM−ID）と前記起
動元中央処理装置番号（発ID）のいずれかを付加して前
記共通バスへ送出することを特徴とする。
また、前記中央処理装置のソフトウエアは、前記チヤ
ネルプログラムの先頭コマンドアドレス（CMA）対応の
レジスタを、「着共通データチヤネル装置番号（着ID）
＋該共通データチヤネル装置内レジスタアドレス」の形
式で指定し、着共通データチヤネル装置の具備する共通
バス制御回路は、前記共通バスから受信した前記着共通
データチヤネル装置番号（着ID）を前記共通バスから受
信した前記起動元中央処理装置番号（発ID）に置き換え
て配下の共通データチヤネル装置内部のバスへ送出する
ことを特徴とする。
ネルプログラムの先頭コマンドアドレス（CMA）対応の
レジスタを、「着共通データチヤネル装置番号（着ID）
＋該共通データチヤネル装置内レジスタアドレス」の形
式で指定し、着共通データチヤネル装置の具備する共通
バス制御回路は、前記共通バスから受信した前記着共通
データチヤネル装置番号（着ID）を前記共通バスから受
信した前記起動元中央処理装置番号（発ID）に置き換え
て配下の共通データチヤネル装置内部のバスへ送出する
ことを特徴とする。
本発明によれば、中央処理装置CPUソフトが個別記憶
装置IMアドレスのみ（コマンドアドレスCMA情報の一
部）の書き込み命令を実行すると、共通バスインタフエ
ース制御回路が中央処理装置CPU内部バスから受信した
該個別記憶装置IMアドレスに中央処理装置CPU識別番号
（発ID）を自律的に付加し、共通バスへ送りだすため、
中央処理装置CPUプログラムは１回の命令実行で「CPU識
別番号＋IMアドレス」を共通データチヤネル装置CHを通
知でき、前述、のような問題は除去できる。また、
共通データチヤネル装置CH内の共通バスインタフエース
制御回路が個別記憶装置IMアドレス書き込み先レジスタ
のアドレス情報の空きフイールドに発IDを埋め込んで内
部バスへ送出するため、発ID送出のために共通データチ
ヤネル装置CH内部バスを２回に分けて使用する必要もな
くのような共通データチヤネル装置CH内部バスのトラ
ヒツクが増える問題もなくなる。
装置IMアドレスのみ（コマンドアドレスCMA情報の一
部）の書き込み命令を実行すると、共通バスインタフエ
ース制御回路が中央処理装置CPU内部バスから受信した
該個別記憶装置IMアドレスに中央処理装置CPU識別番号
（発ID）を自律的に付加し、共通バスへ送りだすため、
中央処理装置CPUプログラムは１回の命令実行で「CPU識
別番号＋IMアドレス」を共通データチヤネル装置CHを通
知でき、前述、のような問題は除去できる。また、
共通データチヤネル装置CH内の共通バスインタフエース
制御回路が個別記憶装置IMアドレス書き込み先レジスタ
のアドレス情報の空きフイールドに発IDを埋め込んで内
部バスへ送出するため、発ID送出のために共通データチ
ヤネル装置CH内部バスを２回に分けて使用する必要もな
くのような共通データチヤネル装置CH内部バスのトラ
ヒツクが増える問題もなくなる。
以下図面にもとづき実施例について説明する。
第１図は本発明が適用されるシステム構成例である。
第１図において1000〜100n-1は中央処理装置CPU、101は
共通データチヤネル装置CH（以下共通チヤネル装置とい
う。）、1020〜102n-1はそれぞれ中央処理装置CPU1000
〜100n-1に接続される個別記憶装置IM0〜IMn-1、103は
複数の中央処理装置CPUと共通チヤネル装置CHを接続す
るシステムバス（共通バス）、1040〜104m-1はIOデバイ
ス（同一種別であるとは限らない）、105は共通チヤネ
ル装置CHとIOデバイスを接続するIOインタフエースバ
ス、106は共通記憶装置CM（CMが存在するシステムと存
在しないシステムとがある）である。
第１図において1000〜100n-1は中央処理装置CPU、101は
共通データチヤネル装置CH（以下共通チヤネル装置とい
う。）、1020〜102n-1はそれぞれ中央処理装置CPU1000
〜100n-1に接続される個別記憶装置IM0〜IMn-1、103は
複数の中央処理装置CPUと共通チヤネル装置CHを接続す
るシステムバス（共通バス）、1040〜104m-1はIOデバイ
ス（同一種別であるとは限らない）、105は共通チヤネ
ル装置CHとIOデバイスを接続するIOインタフエースバ
ス、106は共通記憶装置CM（CMが存在するシステムと存
在しないシステムとがある）である。
中央処理装置CPU100は主制御部MPU110、プログラムメ
モリROM111、システムバスインタフエース制御部SBIF11
2、MPUバス113等から構成される。
モリROM111、システムバスインタフエース制御部SBIF11
2、MPUバス113等から構成される。
共通チヤネル装置CH101はローカルMPU120、ROM/RAM部
121、システムバスインタフエース制御部122、アダプタ
部ADP123、IOインタフエースバス制御部IOBF124、LMPU
バス125等から構成される。
121、システムバスインタフエース制御部122、アダプタ
部ADP123、IOインタフエースバス制御部IOBF124、LMPU
バス125等から構成される。
第２図は、共通チヤネル装置CHから個別記憶装置IMへ
アクセスする際のアドレス情報の構成である。ここでは
一例として、CPU識別番号が８ビツト、IMアドレスが32
ビツトの場合を示している。
アクセスする際のアドレス情報の構成である。ここでは
一例として、CPU識別番号が８ビツト、IMアドレスが32
ビツトの場合を示している。
第３図は本発明において、コマンドアドレスCMA書き
込み時起動元CPU番号をハード的に共通チヤネル装置CH
へ設定する場合の構成例である。
込み時起動元CPU番号をハード的に共通チヤネル装置CH
へ設定する場合の構成例である。
第３図のシステムバスインタフエース制御部SBIF112
において、201、202、203はそれぞれ中央処理装置CPU内
部の主制御部MPUバスを構成するアドレス修飾線、アド
レス線、データ線上の情報をラツチするレジスタ類、20
4はCPU1000自身に付与された識別番号（即ち、発ID情報
としての＃０）を保持するレジスタで、予め設定されて
いて運用中変化しない値である。
において、201、202、203はそれぞれ中央処理装置CPU内
部の主制御部MPUバスを構成するアドレス修飾線、アド
レス線、データ線上の情報をラツチするレジスタ類、20
4はCPU1000自身に付与された識別番号（即ち、発ID情報
としての＃０）を保持するレジスタで、予め設定されて
いて運用中変化しない値である。
また、第３図のシステムバスインタフエース制御部SB
IF122において、212、213、214はそれぞれシステムバス
103からのアドレス線、データ線、発ID線上のデータを
ラツチするレジスタ類、215は共通チヤネル装置CH101に
付与された識別番号（ID情報＃５）を保持するレジス
タ、216は照合が得られた時に‘1'を出力する比較器（E
OR回路）、217はシステムバスインタフエース制御部SBI
F122配下の共通チヤネル装置CH内部バスへ出力するアド
レス情報を保持するレジスタである。
IF122において、212、213、214はそれぞれシステムバス
103からのアドレス線、データ線、発ID線上のデータを
ラツチするレジスタ類、215は共通チヤネル装置CH101に
付与された識別番号（ID情報＃５）を保持するレジス
タ、216は照合が得られた時に‘1'を出力する比較器（E
OR回路）、217はシステムバスインタフエース制御部SBI
F122配下の共通チヤネル装置CH内部バスへ出力するアド
レス情報を保持するレジスタである。
以下、動作について説明する。
中央処理装置CPU＃０上の主制御部MPUソフトがコマン
ドアドレスCMA書き込みのための命令を実行すると、MPU
バス113のアドレス線上に32ビツトの「着ID（CHに付与
された番号＃５）＋該CH内CAR（またはSIR）レジスタア
ドレス」が、アドレス修飾信号線上に１ビツトの「IO空
間を示す値」が、またデータ信号線上に32ビツトのCMA
情報（IMまたはCMアドレス）が送出され、それぞれシス
テムバスインタフエース制御部SBIF112内の各レジスタ2
02、201、203上にセツトされる。システムバスインタフ
エース制御部SBIF112内ではこれらの情報をシステムバ
ス103を介して共通チヤネル装置CH101側へ転送するが、
その際まずアドレス修飾＋発着ID情報とアドレスラツチ
202上の情報とをシステムバス103上のアドレス線を２回
使つて送出する。更にデータ線を介してデータラツチ20
3上の情報を送出する。システムバス103上の送出方法に
は各種のものが考えられるが特に本発明では問わない。
ドアドレスCMA書き込みのための命令を実行すると、MPU
バス113のアドレス線上に32ビツトの「着ID（CHに付与
された番号＃５）＋該CH内CAR（またはSIR）レジスタア
ドレス」が、アドレス修飾信号線上に１ビツトの「IO空
間を示す値」が、またデータ信号線上に32ビツトのCMA
情報（IMまたはCMアドレス）が送出され、それぞれシス
テムバスインタフエース制御部SBIF112内の各レジスタ2
02、201、203上にセツトされる。システムバスインタフ
エース制御部SBIF112内ではこれらの情報をシステムバ
ス103を介して共通チヤネル装置CH101側へ転送するが、
その際まずアドレス修飾＋発着ID情報とアドレスラツチ
202上の情報とをシステムバス103上のアドレス線を２回
使つて送出する。更にデータ線を介してデータラツチ20
3上の情報を送出する。システムバス103上の送出方法に
は各種のものが考えられるが特に本発明では問わない。
共通チヤネル装置CH側は、これらをシステムバスイン
タフエース制御部SBIF122内の対応するレジスタ上に受
信すると、レジスタ212上の着ID（＃５）とレジスタ215
上の発ID（＃５）とを照合し、一致した場合には受け入
れ、配下のアダプタ部ADP123側へ流す。この時、アドレ
ス出力用レジスタ217上には着ID（＃５）を発ID（＃
０）に置き換えたものが設定され、これがアダプタ部AD
P側へ送られる。
タフエース制御部SBIF122内の対応するレジスタ上に受
信すると、レジスタ212上の着ID（＃５）とレジスタ215
上の発ID（＃５）とを照合し、一致した場合には受け入
れ、配下のアダプタ部ADP123側へ流す。この時、アドレ
ス出力用レジスタ217上には着ID（＃５）を発ID（＃
０）に置き換えたものが設定され、これがアダプタ部AD
P側へ送られる。
以上により、ソフトに意識させずに発IDを起動元中央
処理装置CPUから共通チヤネル装置CH側へ転送すること
ができる。
処理装置CPUから共通チヤネル装置CH側へ転送すること
ができる。
次に共通チヤネル装置CH内のアダプタ部ADP123はシス
テムバスインタフエース制御部SBIF122より８ビツトの
「発ID」と32ビツトの「IM/CMアドレス」を入力する
が、レジスタの設定方法は共通記憶装置CMを持たないシ
ステムか持つシステムかに応じて２つに分かれる（第３
−１図、第３−２図）。
テムバスインタフエース制御部SBIF122より８ビツトの
「発ID」と32ビツトの「IM/CMアドレス」を入力する
が、レジスタの設定方法は共通記憶装置CMを持たないシ
ステムか持つシステムかに応じて２つに分かれる（第３
−１図、第３−２図）。
第３−１図は共通記憶装置CMを具備しないマルチプロ
セツサの場合のCH内ADP123内の構成の一部である。第３
−１図では「発ID」は直接、発IDレジスタ220にセツト
し、32ビツトの「IMアドレス」はCAR（またはSIR）レジ
スタ221にセツトし、以後これらの情報を用いてCCWのフ
エツチを行う。
セツサの場合のCH内ADP123内の構成の一部である。第３
−１図では「発ID」は直接、発IDレジスタ220にセツト
し、32ビツトの「IMアドレス」はCAR（またはSIR）レジ
スタ221にセツトし、以後これらの情報を用いてCCWのフ
エツチを行う。
第３−２図は共通記憶装置CMを具備するマルチプロセ
ツサの場合のCH内アダプタ部ADP123内の構成の一部であ
る。第３−２図ではアダプタ部ADP123内のレジスタ23
0、231上に予め「CM・IM境界アドレス」と「CM識別番号
CM−ID」とを登録しておき、システムバスインタフエー
ス制御部SBIF122からIM/CMアドレスを入力した時、CM/I
M境界アドレスと比較器232で比較し、個別記憶装置IM領
域なら発IDを、共通記憶装置CM領域ならCM−IDをID情報
レジスタ233に設定する。以後、このID情報とコマンド
アドレスレジスタCAR（またはSIR）234上のアドレス情
報とを用いてチヤネル装置制御語CCWフエツチの処理を
行う。
ツサの場合のCH内アダプタ部ADP123内の構成の一部であ
る。第３−２図ではアダプタ部ADP123内のレジスタ23
0、231上に予め「CM・IM境界アドレス」と「CM識別番号
CM−ID」とを登録しておき、システムバスインタフエー
ス制御部SBIF122からIM/CMアドレスを入力した時、CM/I
M境界アドレスと比較器232で比較し、個別記憶装置IM領
域なら発IDを、共通記憶装置CM領域ならCM−IDをID情報
レジスタ233に設定する。以後、このID情報とコマンド
アドレスレジスタCAR（またはSIR）234上のアドレス情
報とを用いてチヤネル装置制御語CCWフエツチの処理を
行う。
第１図、第３図の構成はほんの一例であり、本発明の
要旨を満たす範囲であれば既存のどんな構成でもよいこ
とは言うまでもない。
要旨を満たす範囲であれば既存のどんな構成でもよいこ
とは言うまでもない。
以上説明したように、本発明によれば従来の問題点が
除去される他、以下の効果がある。
除去される他、以下の効果がある。
ソフトはCMA情報として自分のCPU番号まで編集する必
要がないので、CMA設定処理が簡単化する。
要がないので、CMA設定処理が簡単化する。
自分のCPU番号はソフトでは意識しないで済むため、
各CPUでの起動処理が均一化し、又マルチプロセツサで
あることを意識しないでCH起動プログラムを記述でき
る。
各CPUでの起動処理が均一化し、又マルチプロセツサで
あることを意識しないでCH起動プログラムを記述でき
る。
ソフトのバグ等によるCPU番号誤指定の問題から解放
され、システムの信頼性が向上する。
され、システムの信頼性が向上する。
CH内の共通バス制御回路はアドレスバスの着IDフイー
ルドを発IDフイールドに置きかえて配下へ送出するた
め、発IDを効率よく受信でき、以後のCCWフエツチに利
用することができる。
ルドを発IDフイールドに置きかえて配下へ送出するた
め、発IDを効率よく受信でき、以後のCCWフエツチに利
用することができる。
第１図は本発明が適用されるマルチプロセツサシステム
の構成例の図、 第２図はCHからIMへアクセスする時の本発明におけるア
ドレス情報の構成の図、 第３図は本発明においてCMA書き込みの際、起動元CPU番
号（発ID）をハード的にCHに設定する場合の構成例の
図、 第３−１図はCMなしのマルチシステムの場合に、ADP内
レジスタへの発ID、IMアドレスの設定を示す図、 第３−２図はCMありのマルチシステムの場合に、ADP内
レジスタへの発ID/CM−ID、IM/CMアドレスの設定を示す
図、 第４図はCHの一般的接続構成の図、 第５図はマツプド方式によるCH起動制御の例（シングル
プロセツサ構成時） 第６図は従来方式におけるCHへのCMA書き込みの例（マ
ルチプロセツサ構成時）である。 1000〜100n-1……中央処理装置、 101……共通データチヤネル装置、 1020〜102n-1……個別記憶装置、 103……システムバス、 1040〜104m-1……IOデバイス、 105……IOインタフエースバス、 106……共通記憶装置、 110……主記憶部、 111……プログラムメモリROM、 112……システムバスインタフエース制御部、 113……MPUバス、 120……ローカルMPU、 121……ROM/RAM部、 122……システムバスインタフエース制御部、 123……アダプタ部、 124……IOインタフエースバス制御部、 125……ローカルMPUバス、 201、202、203、204……中央処理装置内レジスタ類、 212、213、214、215……共通データチヤネル装置内レジ
スタ類、 216、232……比較器、 233……ID情報レジスタ
の構成例の図、 第２図はCHからIMへアクセスする時の本発明におけるア
ドレス情報の構成の図、 第３図は本発明においてCMA書き込みの際、起動元CPU番
号（発ID）をハード的にCHに設定する場合の構成例の
図、 第３−１図はCMなしのマルチシステムの場合に、ADP内
レジスタへの発ID、IMアドレスの設定を示す図、 第３−２図はCMありのマルチシステムの場合に、ADP内
レジスタへの発ID/CM−ID、IM/CMアドレスの設定を示す
図、 第４図はCHの一般的接続構成の図、 第５図はマツプド方式によるCH起動制御の例（シングル
プロセツサ構成時） 第６図は従来方式におけるCHへのCMA書き込みの例（マ
ルチプロセツサ構成時）である。 1000〜100n-1……中央処理装置、 101……共通データチヤネル装置、 1020〜102n-1……個別記憶装置、 103……システムバス、 1040〜104m-1……IOデバイス、 105……IOインタフエースバス、 106……共通記憶装置、 110……主記憶部、 111……プログラムメモリROM、 112……システムバスインタフエース制御部、 113……MPUバス、 120……ローカルMPU、 121……ROM/RAM部、 122……システムバスインタフエース制御部、 123……アダプタ部、 124……IOインタフエースバス制御部、 125……ローカルMPUバス、 201、202、203、204……中央処理装置内レジスタ類、 212、213、214、215……共通データチヤネル装置内レジ
スタ類、 216、232……比較器、 233……ID情報レジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 福島 知善 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 金沢 伸春 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭64−57351（ＪＰ，Ａ) 特開 昭59−45530（ＪＰ，Ａ) 特開 昭57−81638（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 13/12 G06F 15/16
Claims (4)
- 【請求項１】個別記憶装置（IM）を有するｎ個の中央処
理装置（CPU）と共通データチヤネル装置（CH）とが共
通バスに接続されて構成されるマルチプロセツサシステ
ムにおける共通データチヤネル装置起動方式において、 前記中央処理装置のソフトウエアが、前記共通データチ
ヤネル装置起動時に該中央処理装置の個別記憶装置（I
M）上に用意したチヤネル装置制御語（CCW）の組合せか
らなるチヤネルプログラムの先頭コマンドアドレス（CM
A）を共通データチヤネル装置内の対応するレジスタに
書き込む命令を発すると、 前記中央処理装置（CPU）の具備する共通バス制御回路
が、該中央処理装置内部バスから受信した前記チヤネル
プログラムの先頭コマンドアドレス（CMA）に起動元の
前記中央処理装置の起動元中央処理装置番号（発ID）を
付加して共通バスへ送出し、 前記共通データチヤネル装置（CH）は、共通バスから受
信した前記起動元中央処理装置番号（発ID）とチヤネル
プログラムの先頭コマンドアドレス（CMA）とを用いて
前記中央処理装置の個別記憶装置（IM）上のチヤネル装
置制御語（CCW）読出しを行う ことを特徴とするマルチプロセツサシステムにおける共
通データチヤネル装置起動方式。 - 【請求項２】前記中央処理装置のソフトウエアは、前記
チヤネルプログラムの先頭コマンドアドレス（CMA）対
応のレジスタを、「着共通データチヤネル装置番号（着
ID）＋該着共通データチヤネル装置内レジスタアドレ
ス」の形式で指定し、着共通データチヤネル装置の具備
する共通バス制御回路は、前記共通バスから受信した前
記着共通データチヤネル装着番号（着ID）を前記共通バ
スから受信した前記起動元中央処理装置番号（発ID）に
置き換えて配下の共通データチヤネル装置内部バスへ送
出することを特徴とする請求項１記載のマルチプロセツ
サシステムにおける共通データチヤネル装置起動方式。 - 【請求項３】個別記憶装置（IM）を有するｎ個の中央処
理装置（CPU）と共通記憶装置（CM）と共通データチヤ
ネル装置（CH）とが共通バスに接続されて構成されるマ
ルチプロセツサシステムにおける共通データチヤネル装
置起動方式において、 前記共通データチヤネル装置には予め「共通記憶装置番
号（CM−ID）」と「共通記憶装置（CM）・個別記憶装置
（IM）境界アドレス」とを設定しておき、 前記中央処理装置のソフトウエアが、前記共通データチ
ヤネル装置起動時に、該中央処理装置の具備する個別記
憶装置（IM）または共通記憶装置（CM）上に用意したチ
ヤネル装置制御語（CCW）の組合せからなるチヤネルプ
ログラムの先頭コマンドアドレス（CMA）を該共通デー
タチヤネル装置内の対応するレジスタに書き込む命令を
発すると、 前記中央処理装置の具備する共通バス制御回路は、該中
央処理装置内部バスから受信した前記チヤネルプログラ
ムの先頭コマンドアドレス（CMA）に起動元の前記中央
処理装置の起動元中央処理装置番号（発ID）を付加して
共通バスへ送出し、 前記共通データチヤネル装置は、前記チヤネル装置制御
語（CCW）を読み出す際、前記共通記憶装置（CM）・個
別記憶装置（IM）境界アドレスにより、共通バスから受
信した前記チヤネルプログラムの先頭コマンドアドレス
（CMA）が共通記憶装置（CM）上か個別記憶装置（IM）
上かを判定し、該判定結果に応じて前記チヤネルプログ
ラムの先頭コマンドアドレス（CMA）に前記共通記憶装
置番号（CM−ID）と前記起動元中央処理装置番号（発I
D）のいずれかを付加して前記共通バスへ送出する ことを特徴とするマルチプロセツサシステムにおける共
通データチヤネル装置起動方式。 - 【請求項４】前記中央処理装置のソフトウエアは、前記
チヤネルプログラムの先頭コマンドアドレス（CMA）対
応のレジスタを、「着共通データチヤネル装置番号（着
ID）＋該共通データチヤネル装置内レジスタアドレス」
の形式で指定し、着共通データチヤネル装置の具備する
共通バス制御回路は、前記共通バスから受信した前記着
共通データチヤネル装置番号（着ID）を前記共通バスか
ら受信した前記起動元中央処理装置番号（発ID）に置き
換えて配下の共通データチヤネル装置内部のバスへ送出
することを特徴とする請求項３記載のマルチプロセツサ
システムにおける共通データチヤネル装置起動方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26569189A JP2781999B2 (ja) | 1989-10-12 | 1989-10-12 | マルチプロセツサシステムにおける共通データチヤネル装置起動方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26569189A JP2781999B2 (ja) | 1989-10-12 | 1989-10-12 | マルチプロセツサシステムにおける共通データチヤネル装置起動方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03127158A JPH03127158A (ja) | 1991-05-30 |
| JP2781999B2 true JP2781999B2 (ja) | 1998-07-30 |
Family
ID=17420670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26569189A Expired - Fee Related JP2781999B2 (ja) | 1989-10-12 | 1989-10-12 | マルチプロセツサシステムにおける共通データチヤネル装置起動方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2781999B2 (ja) |
-
1989
- 1989-10-12 JP JP26569189A patent/JP2781999B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03127158A (ja) | 1991-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5696989A (en) | Microcomputer equipped with DMA controller allowed to continue to perform data transfer operations even after completion of a current data transfer operation | |
| EP0458304A1 (en) | Direct memory access transfer controller | |
| JPH09160861A (ja) | ローカル・プロセッサの介入なしにコマンド・ブロックをローカル処理サイドに転送するための情報処理システム | |
| GB1588929A (en) | Priority vectored interrupt using direct memory access | |
| JPH096722A (ja) | コンピュータ・システム | |
| GB2216306A (en) | Load and synchronize computer architecture and process | |
| US4800490A (en) | Buffer storage control system having a priority circuit | |
| EP0217350B1 (en) | Data transfer control unit and system | |
| JP2781999B2 (ja) | マルチプロセツサシステムにおける共通データチヤネル装置起動方式 | |
| US20040230730A1 (en) | DMA request interrupt | |
| JP3375649B2 (ja) | 並列計算機 | |
| JP2797760B2 (ja) | 並列処理コンピュータシステム | |
| JP2556268B2 (ja) | プログラムダウンロード方式 | |
| JP2008511890A (ja) | アトミック・オペレーションを用いて情報単位を変更する方法及び装置 | |
| JP2998721B2 (ja) | 並列処理プログラムとコプロセッサとの間の排他制御方法およびその排他制御機能を有する計算システム | |
| JP3067408B2 (ja) | メモリアクセス制御装置の診断方式 | |
| JP2757034B2 (ja) | マルチプロセッサシステムのデータチャネル装置起動方式とデータチャネル装置 | |
| JP3047667B2 (ja) | Ｃｐｕ間データ転送方法 | |
| JP3265582B2 (ja) | マイクロコンピュータ | |
| JP2825589B2 (ja) | バス制御方式 | |
| JPH06231032A (ja) | アクセス制御装置 | |
| JP2803552B2 (ja) | データ受信装置 | |
| JP2000029824A (ja) | 階層型バスシステムとバス変換装置 | |
| JP2854066B2 (ja) | マルチプロセッサシステム | |
| JPH07111711B2 (ja) | 処理終了割込制御システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |