JPS5892052A - 資源ロツク装置 - Google Patents
資源ロツク装置Info
- Publication number
- JPS5892052A JPS5892052A JP19026581A JP19026581A JPS5892052A JP S5892052 A JPS5892052 A JP S5892052A JP 19026581 A JP19026581 A JP 19026581A JP 19026581 A JP19026581 A JP 19026581A JP S5892052 A JPS5892052 A JP S5892052A
- Authority
- JP
- Japan
- Prior art keywords
- resource
- usage state
- processing device
- display
- hwlk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/161—Computing infrastructure, e.g. computer clusters, blade chassis or hardware partitioning
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は情報処理システムにおける共用資源の排他的使
用を可能とした資源のロック装置に関する。
用を可能とした資源のロック装置に関する。
システムで共用する主メモリ上のデータとか、装置間通
信によ抄他装置とデータの送受信を行なっている自およ
び他装置の通信バッファの内容が別ｆｉｔとの競合によ
シ壊されて誤まることを避ける方法として、従来に主メ
モリ上の特定のアドレスにロックバイトを設けこれに対
しテスＦアンドセツ）（Ｔ８）コマンド等を出し競合を
避は為方法をとっていた。
信によ抄他装置とデータの送受信を行なっている自およ
び他装置の通信バッファの内容が別ｆｉｔとの競合によ
シ壊されて誤まることを避ける方法として、従来に主メ
モリ上の特定のアドレスにロックバイトを設けこれに対
しテスＦアンドセツ）（Ｔ８）コマンド等を出し競合を
避は為方法をとっていた。
しかしこの方法ではＴ８コマンド実行中は他装置から通
常の主メモリアクセスも禁止（メモリのインタロック）
されるためシステム性能が低下すること、Ｔ８コマンド
は主メモリにアクセスするため長時間を必要とすること
などの問題があった。
常の主メモリアクセスも禁止（メモリのインタロック）
されるためシステム性能が低下すること、Ｔ８コマンド
は主メモリにアクセスするため長時間を必要とすること
などの問題があった。
また、主メモリ上に専用のエリアを必要とするためソフ
トウェアが使用するメモリ空間と区別して管理する必要
があった。
トウェアが使用するメモリ空間と区別して管理する必要
があった。
一方、資源を使用状態にした１壇処ｍ＊ｉｉｉが障害と
なった場合に他の正常な処理ｆｉｌｌｙその資源を使用
できなくなり、正常な処理装置も障害になるという欠点
がおった二 本発明の目的はシステムの資源の使用に際し他装置と競
合する恐れかめ９、かつその競合を避ける必要がおるシ
ステムにおいて、資源の使用状態管理に対し前記のよう
な欠点を生じることのない資源ロック装置を提供するこ
とにある。
なった場合に他の正常な処理ｆｉｌｌｙその資源を使用
できなくなり、正常な処理装置も障害になるという欠点
がおった二 本発明の目的はシステムの資源の使用に際し他装置と競
合する恐れかめ９、かつその競合を避ける必要がおるシ
ステムにおいて、資源の使用状態管理に対し前記のよう
な欠点を生じることのない資源ロック装置を提供するこ
とにある。
さらに本発明の他の目的は処理装置が障害となった場合
その装置が資源の使用状態に関連していたかどうかを調
べ必要に応じた適切な処１ｔ−はどこし資源の使用状態
を解除することを可能としてシステムダウン発生を極力
防止できる資源ロック装置を提供することにるる。
その装置が資源の使用状態に関連していたかどうかを調
べ必要に応じた適切な処１ｔ−はどこし資源の使用状態
を解除することを可能としてシステムダウン発生を極力
防止できる資源ロック装置を提供することにるる。
前記目的を達成するために本発明による資源ロック装置
１はシステムの資源を使用するに際し処理装置に、他の
処理ｉ置の前記資源の使用を禁止して優先使用させるた
めにその資源が使用状態であることを表示するための表
示手段と、処理装置からのシステム資ｍ使用状態間合わ
せに対し、前記表示手段の状態よシ該当する資源の使用
状態をその処理装置に返答する返答手段と、前記間合わ
せのとき、該当の資源が未使用であるならば、その資源
対応の表示手段を使用状態表示とする手段と、処理装置
からの資源の使用状態解除指示によシ指定された表示手
段の使用状態表示を解除する解除手段とから構成しであ
る。
１はシステムの資源を使用するに際し処理装置に、他の
処理ｉ置の前記資源の使用を禁止して優先使用させるた
めにその資源が使用状態であることを表示するための表
示手段と、処理装置からのシステム資ｍ使用状態間合わ
せに対し、前記表示手段の状態よシ該当する資源の使用
状態をその処理装置に返答する返答手段と、前記間合わ
せのとき、該当の資源が未使用であるならば、その資源
対応の表示手段を使用状態表示とする手段と、処理装置
からの資源の使用状態解除指示によシ指定された表示手
段の使用状態表示を解除する解除手段とから構成しであ
る。
前記構成によれば本発明の目的を完全に達成することが
できる。
できる。
以下、図面を参煕して本発明をさらに詳しく説明する。
第１図は情報処理システム内での本発明装置の位置を示
すシステムブロック図である。図において、１〜４は処
理装置、５ 、６Ｆｉメモリアクセス制御部、７，８は
資源の使用状態管理ノ）−ドウエア（以下ＨＷＬＫ）、
８．９は主メモリをそれぞれ示している。第１図は各メ
モリアクセス制御部（以下ＭＣＵ）に同一構造のＨＷＬ
Ｋを設け、その状態をＭｅｌｔ間で送シ合い両ＭｅＵの
ＨＷＬＫの状態の論理和でそのシステムにおける資源の
使用状態を示すようにした実施例である。各処理装置ｌ
ハ要求コードｔ）（ＷＬＫに対する屯のに指定し主メモ
リアクセスの場合と同様のデータ線を使用してＭＣＵＫ
要求を出す。ＭＣＵでは要求コードによｐ）ＩＷＬＫＫ
関するものであることを検出し、その指定された動作を
行なう。
すシステムブロック図である。図において、１〜４は処
理装置、５ 、６Ｆｉメモリアクセス制御部、７，８は
資源の使用状態管理ノ）−ドウエア（以下ＨＷＬＫ）、
８．９は主メモリをそれぞれ示している。第１図は各メ
モリアクセス制御部（以下ＭＣＵ）に同一構造のＨＷＬ
Ｋを設け、その状態をＭｅｌｔ間で送シ合い両ＭｅＵの
ＨＷＬＫの状態の論理和でそのシステムにおける資源の
使用状態を示すようにした実施例である。各処理装置ｌ
ハ要求コードｔ）（ＷＬＫに対する屯のに指定し主メモ
リアクセスの場合と同様のデータ線を使用してＭＣＵＫ
要求を出す。ＭＣＵでは要求コードによｐ）ＩＷＬＫＫ
関するものであることを検出し、その指定された動作を
行なう。
ＨＷＬＫに対する動作指定としてに大１かにＨＷＬＫピ
ッＦのセット、同リセット、同胱出しカーあるＯ 第２図１ｊＨＷＬＫ要求の場合のアドレスフィールドの
一構成例を示したものである。ビット１６〜２３はＨＷ
ＬＫビットの番号、すなわち資源の種別を示している。
ッＦのセット、同リセット、同胱出しカーあるＯ 第２図１ｊＨＷＬＫ要求の場合のアドレスフィールドの
一構成例を示したものである。ビット１６〜２３はＨＷ
ＬＫビットの番号、すなわち資源の種別を示している。
第３図は資源の種類が４つの場合のＨＷＬＫ部の詳細を
示すものでＴｏシ、フリップフロップ３１は各資源対応
に４ピツＦよ）構成され１の状態は該当資源が使用中で
あることを示す。
示すものでＴｏシ、フリップフロップ３１は各資源対応
に４ピツＦよ）構成され１の状態は該当資源が使用中で
あることを示す。
ＨＷＬＫ要求の場合２つのＭＣＵ間で同時にただ１つの
装置が適ばれそのｆＥｖＩＬからのアドレスのビット２
２〜２３が信号線４１を経由し特定のＨＷＬＫビット番
号を指定する。ＨＷＬＫ要求がビットセット要求の場合
、信号線５ｏが１となるとともにデコーダ３０の特定の
ＨＷＬＫピッ）Ｋ対応する出力が送出される。ここで、
その資源が使用状態のときは自またけ他ＭＣＵの７リツ
ププロツプ３１の該当ビットが使用状態を示し、特定の
ＨＷＬＫピッ）Ｋ対応するＡＮＤゲーグー０の２人力が
１となるため、ＯＲゲート３５の出力信号線４６１１１
となり、それが要求元の処理装置に直接返される。一方
、その資源が使用中でなければＯＲゲート３５の出力Ｆ
ｉｏであるため、信号線４７が１となり、特定のＨＷＬ
Ｋビットに対応するＡＮＤゲート３２を通って、フリッ
プフロップ３１の対応のビットがＩＫなり、使用状態を
表示する。
装置が適ばれそのｆＥｖＩＬからのアドレスのビット２
２〜２３が信号線４１を経由し特定のＨＷＬＫビット番
号を指定する。ＨＷＬＫ要求がビットセット要求の場合
、信号線５ｏが１となるとともにデコーダ３０の特定の
ＨＷＬＫピッ）Ｋ対応する出力が送出される。ここで、
その資源が使用状態のときは自またけ他ＭＣＵの７リツ
ププロツプ３１の該当ビットが使用状態を示し、特定の
ＨＷＬＫピッ）Ｋ対応するＡＮＤゲーグー０の２人力が
１となるため、ＯＲゲート３５の出力信号線４６１１１
となり、それが要求元の処理装置に直接返される。一方
、その資源が使用中でなければＯＲゲート３５の出力Ｆ
ｉｏであるため、信号線４７が１となり、特定のＨＷＬ
Ｋビットに対応するＡＮＤゲート３２を通って、フリッ
プフロップ３１の対応のビットがＩＫなり、使用状態を
表示する。
信号線４２Ｆｉ自ＭＣＵのＨＷＬＫビットの状態を他Ｍ
ＣＵに送るもの、信号線４４ハ同様ｇ＠ＭＣＵからのも
のを受信するものでいずれ４ＭＣＵ−ＭＣＵインタフェ
ース接続回路３８を経由して送受される。
ＣＵに送るもの、信号線４４ハ同様ｇ＠ＭＣＵからのも
のを受信するものでいずれ４ＭＣＵ−ＭＣＵインタフェ
ース接続回路３８を経由して送受される。
ＯＲゲート３４１〜３４５では自および他ＭＣＵのＨＷ
ＬＫビットの内容がＯＲされる。
ＬＫビットの内容がＯＲされる。
ＨＷＬＫビットリセット要求の場合信号線４１のＨＷＬ
Ｋビット番号指定情報はＭＣＵ間遅延時間―整用レジス
タ３３を経て信号線４３により切替ゲート３６および他
ＭＣＵに送用される。他ＭＣＵのレジスタ３３相当から
の情栂に信号線４５を経由し切替ゲート３６に入る。切
替ゲート３６では自または他ＭＣＵどちらか一方の情報
が選ばれデコーダ３７に供給されこの出力か示すフリッ
プフロップ３１のＨＷＬＫビットがリセットされる。
Ｋビット番号指定情報はＭＣＵ間遅延時間―整用レジス
タ３３を経て信号線４３により切替ゲート３６および他
ＭＣＵに送用される。他ＭＣＵのレジスタ３３相当から
の情栂に信号線４５を経由し切替ゲート３６に入る。切
替ゲート３６では自または他ＭＣＵどちらか一方の情報
が選ばれデコーダ３７に供給されこの出力か示すフリッ
プフロップ３１のＨＷＬＫビットがリセットされる。
第４図ｒｉＨＷＬＫビットをセットした装置番号および
、リセットすべき装置番号を配憶する回路の詳細図でる
る。
、リセットすべき装置番号を配憶する回路の詳細図でる
る。
信号線４９でＨＷＬＫビット番号に対応した記憶回ｗ１
（ＲＥ Ｇ Ｆ ） ６４のワードを指定する、すなわ
ち’ｆＬＢｃＩＦ ６４はＨＷＬＫビット対応毎に１ワ
ード針４ワードで構成される。
（ＲＥ Ｇ Ｆ ） ６４のワードを指定する、すなわ
ち’ｆＬＢｃＩＦ ６４はＨＷＬＫビット対応毎に１ワ
ード針４ワードで構成される。
レジスタ６２はＨＷＬＫビットをセットした装置番号（
ＨＷＬＫ要求の装置番号）およびリセットすべき装置番
号（アドレス１２〜１５ビツトの部分）を遅延時間調整
のため一時格納するレジスタである。信号線６７によシ
切替ゲート６３、およびＭＣＵ−ＭＣＵ接続回路３８を
経由して上記装置番号が他ＭＣＵに送られる。また他Ｍ
ＣＵからの同様の信号が信号線６９で受１〆される。切
替ゲート６３は自またに他ＭＣＵからの上記情報の一方
を選びＲＥＧＦ６４の書込データとする。
ＨＷＬＫ要求の装置番号）およびリセットすべき装置番
号（アドレス１２〜１５ビツトの部分）を遅延時間調整
のため一時格納するレジスタである。信号線６７によシ
切替ゲート６３、およびＭＣＵ−ＭＣＵ接続回路３８を
経由して上記装置番号が他ＭＣＵに送られる。また他Ｍ
ＣＵからの同様の信号が信号線６９で受１〆される。切
替ゲート６３は自またに他ＭＣＵからの上記情報の一方
を選びＲＥＧＦ６４の書込データとする。
フリップフロップ６１は第３図の信号線４７の状態すな
わちＨＷＬＫビットセット要求に対しそのビットが使用
中でない時１となる◇ この信号にレジスタ６２の出力と同様他ＭＣＵおよび切
替ゲート６３に送られＲＦｉＧＦ６４の書込信号を発生
する。
わちＨＷＬＫビットセット要求に対しそのビットが使用
中でない時１となる◇ この信号にレジスタ６２の出力と同様他ＭＣＵおよび切
替ゲート６３に送られＲＦｉＧＦ６４の書込信号を発生
する。
ＲＥＧＦ６４はＨＷＬＫビット読出要求に応答し信号線
６５からはＲｇＧＦ６４のそのＨＷＩ、に対応のワード
の情報が読出され、アドレスビット２２〜２３で指定さ
れたＨＷＬＫビットの状態（図の信号線４７）と共に要
求元に返される。（一般には高速性が要求されないので
主メモリ２＞−らの続出データと同様に続出データ線経
由で返される）。
６５からはＲｇＧＦ６４のそのＨＷＩ、に対応のワード
の情報が読出され、アドレスビット２２〜２３で指定さ
れたＨＷＬＫビットの状態（図の信号線４７）と共に要
求元に返される。（一般には高速性が要求されないので
主メモリ２＞−らの続出データと同様に続出データ線経
由で返される）。
９１上、ＨＷＬＫビツシのリセットおよび続出ノ時両Ｍ
ＣＵのＨＷＬＫに同時に作用するのｄＨＷＬＫピッＦを
セットした装置が属するＭＣＵと同ビットをリセットす
る装置が属するＭ ＣＵ ７ｂＩ異なる場合が存在する
ためでこの様な場合で−正しく動作できる様配慮する必
要がおるためである。
ＣＵのＨＷＬＫに同時に作用するのｄＨＷＬＫピッＦを
セットした装置が属するＭＣＵと同ビットをリセットす
る装置が属するＭ ＣＵ ７ｂＩ異なる場合が存在する
ためでこの様な場合で−正しく動作できる様配慮する必
要がおるためである。
また、ＭＣＵ−ＭＣＵ接続回路（第３図、および第４図
の３８）はＭＣＵ−ＭＣＵｔ−９統して運転するマルチ
プロセッサ状心の時接続されそれ以外の時は切断するよ
うに動作する。
の３８）はＭＣＵ−ＭＣＵｔ−９統して運転するマルチ
プロセッサ状心の時接続されそれ以外の時は切断するよ
うに動作する。
なお、本実施例でにフリップフロップ３１−表示手段に
、デコーダ３０、ＯＲゲート３４１〜３４４、ＡＮＤゲ
ーグー０およびＯＲゲグー３５等力監返答手段に、デコ
ーダ３０、人ＮＤグー）７１おＬび□人ＮＤゲート３２
等が使用状態を表示させる手段に、レジスタ３３、切替
回路３６およＵテ’−１３７等が解除手段に、フリップ
フロップ６１、レジスタ６２．切替回路６３および記憶
回路６４等が記憶手段に、記憶回路６４に接続される続
出要求線、アドレス線４９．続出データ線６５等が記憶
回路の続出手段にそれぞれ相当する。
、デコーダ３０、ＯＲゲート３４１〜３４４、ＡＮＤゲ
ーグー０およびＯＲゲグー３５等力監返答手段に、デコ
ーダ３０、人ＮＤグー）７１おＬび□人ＮＤゲート３２
等が使用状態を表示させる手段に、レジスタ３３、切替
回路３６およＵテ’−１３７等が解除手段に、フリップ
フロップ６１、レジスタ６２．切替回路６３および記憶
回路６４等が記憶手段に、記憶回路６４に接続される続
出要求線、アドレス線４９．続出データ線６５等が記憶
回路の続出手段にそれぞれ相当する。
本発明は以上の説明で明らかなように、システム資源便
用状態を管理する・・−ドウエアさらには使用状態を解
除すべ１！装置を記憶する７％ −ドウエアを設けるこ
とにより高速に資源の使用可否が判定でき、また使用状
態を解除できないような障害が発生した場合でも、他の
装置から使用状態解除の情報を提供可能とし資源の永久
専有によるシステムダウンをさけ信頼性の高いシステム
を構成できる。
用状態を管理する・・−ドウエアさらには使用状態を解
除すべ１！装置を記憶する７％ −ドウエアを設けるこ
とにより高速に資源の使用可否が判定でき、また使用状
態を解除できないような障害が発生した場合でも、他の
装置から使用状態解除の情報を提供可能とし資源の永久
専有によるシステムダウンをさけ信頼性の高いシステム
を構成できる。
第１図は本発明による資源ロック装置を用いたシステム
構成図、第２図は本発明におけるアドレスフィールドの
一使用例を示す図、第３図は資源の使用状態ノ・−ドウ
エアの一実施例を示す回路図、第４図は記憶回路の一実
施例を示す１〜４・・・処理装置 ５．６・・・メモリアクセス制御部 ７．８・・・資源の使用状態管理ハードウェア９．１０
・・・主メモリ 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 護 岸１図 第３丙
構成図、第２図は本発明におけるアドレスフィールドの
一使用例を示す図、第３図は資源の使用状態ノ・−ドウ
エアの一実施例を示す回路図、第４図は記憶回路の一実
施例を示す１〜４・・・処理装置 ５．６・・・メモリアクセス制御部 ７．８・・・資源の使用状態管理ハードウェア９．１０
・・・主メモリ 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 護 岸１図 第３丙
Claims (2)
- （１） システムの資源を使用するに際し処理装置に
、他の処１１＊［の前記資源の使用を禁止して優先使用
させるためにその資源が使用状、態であることを表示す
るための表示手段と、処理装置からのシステム資源使用
状態間合わせに対し、前記表示手段の状態より該当する
資源の使用状態をその処理装置に返答する返答手段と、
前記問合わせのとき、該当の資源が未使用であるならば
、その資源対応の表示手段を使用状態表示とする手段と
、処理装置からの資源の使用状態解除指示によシ指定さ
れた表示手段の使用状態表示を解除する解除手段とから
構成した資源ロック装置。 - （２）システムの資源を使用するに際し処理装置Ｋ、他
の処理装置の前記資源の使用を禁止して優先使用させる
ためにその資源が使用状態であることを表示するための
表示手段と、処理装置からのシステム資源使用状態間合
わせに対し、前記表示手段の状態よシ該当する資源の使
用状態をその処理装置に返答する返答手段と、前記問合
わせのとき、該当の資源が未使用であるならば、その資
源対応の表示手段を使用状態表示とする手段と、処理装
置からの資源の使用状態解除指示によシ指定された表示
手段の使用状態表示を解除する解除手段と、前記資源の
使用状態表示に対応し、その資源を使用状態にした処理
装置の識別情報と、この処理装置が指示する資源の使用
状態を解除する処理装置の識別情報とを前記資源を使用
状態とするとき格納する記憶手段と、処理装置からの要
求により前記記憶内容を読 −出し返答する手段とから
構成した資源ロック装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19026581A JPS5892052A (ja) | 1981-11-27 | 1981-11-27 | 資源ロツク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19026581A JPS5892052A (ja) | 1981-11-27 | 1981-11-27 | 資源ロツク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5892052A true JPS5892052A (ja) | 1983-06-01 |
Family
ID=16255262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19026581A Pending JPS5892052A (ja) | 1981-11-27 | 1981-11-27 | 資源ロツク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5892052A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01244564A (ja) * | 1988-03-25 | 1989-09-28 | Nec Corp | 情報処理装置 |
| JPH01244565A (ja) * | 1988-03-25 | 1989-09-28 | Nec Corp | 拡張記憶転送制御方式 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5065144A (ja) * | 1973-10-11 | 1975-06-02 | ||
| JPS56105521A (en) * | 1980-01-26 | 1981-08-22 | Agency Of Ind Science & Technol | Mutual exclusive request selecting device |
-
1981
- 1981-11-27 JP JP19026581A patent/JPS5892052A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5065144A (ja) * | 1973-10-11 | 1975-06-02 | ||
| JPS56105521A (en) * | 1980-01-26 | 1981-08-22 | Agency Of Ind Science & Technol | Mutual exclusive request selecting device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01244564A (ja) * | 1988-03-25 | 1989-09-28 | Nec Corp | 情報処理装置 |
| JPH01244565A (ja) * | 1988-03-25 | 1989-09-28 | Nec Corp | 拡張記憶転送制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101341286B1 (ko) | 멀티-포트 메모리 디바이스의 포트간 통신 | |
| US4404628A (en) | Multiprocessor system | |
| US4282572A (en) | Multiprocessor memory access system | |
| CA1158737A (en) | Shared synchronous memory multiprocessing arrangement | |
| JPH05242060A (ja) | マルチプロセッサ及びデータ同一化方法 | |
| EP0139563B1 (en) | Control mechanism for multiprocessor system | |
| GB1595438A (en) | Computer input/output system with memory selection | |
| JPS6155761A (ja) | デ−タ通信コントロ−ラ | |
| JPH0624372B2 (ja) | ローカル・エリア・ネツトワークにおいて第１のノードから第２のノードを診断する方法 | |
| JPH0258649B2 (ja) | ||
| US4400775A (en) | Shared system for shared information at main memory level in computer complex | |
| JPS588018B2 (ja) | 多重プロセッサシステム | |
| JPS5892052A (ja) | 資源ロツク装置 | |
| JPS5852264B2 (ja) | マルチユニツト・システム | |
| JPS6029141B2 (ja) | 結合装置 | |
| JP3049125B2 (ja) | Ｃｐｕ間割込み制御装置 | |
| JPH06259274A (ja) | 二重系システム | |
| JPH0374759A (ja) | マルチプロセッサシステム | |
| JPS5834856B2 (ja) | キオクセイギヨソウチ | |
| EP0472754B1 (en) | Multiprocessor system having selective global data replication | |
| JPS59154563A (ja) | マルチプロセサシステム | |
| JPS6113266B2 (ja) | ||
| JPH04330541A (ja) | 共通データ転送システム | |
| JPH0581209A (ja) | Ｃｐｕ間割込み制御装置 | |
| JPS6124742B2 (ja) |