JPH03232051A - セマフォアクセス制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 複数プロセッサ間でのメモリ領域、実行権等の計算機資
源の獲得のための排他制御に関し、メモリ専有権獲得待
ちのプロセッサが、セマフォ情報設定を反覆することに
よる無駄なメモリバスの使用を除去することを目的とし
、複数プロセッサ間での排他制御に際し メモリ上の所定番地に格納されているセマフォ情報を読
み、該セマフォ情報が第１の値であるか否か確認するテ
ストを実行し、該セマフォ情報が第１の値であれば、第
１の値と異なる第２の値を該セマフォ情報として設定し
、該セマフォ情報が第１の値でない間、該テストのみ反
覆するように構成する。

〔産業上の利用分野］ 本発明は、複数プロセッサ間でメモリ専有槽を競合して
獲得しようとする場合の排他制御のためのセマフォアク
セス制御方法に関スル。

プロセッサはメモリを排他的に専有して計算機処理（処
理プログラムで規定された仕事）を実行するが、メモリ
を専有出来ないプロセッサは待ちの状態となり実行中の
プロセッサが計算機処理を終了しメモリ専有権を開放し
たが否かを知るためにメモリ上の特定番地の特定な情報
であるセマフォ情報をテストアンドセット命令を繰り返
すが、その度にメモリバスを使用し実行中のプロセッサ
の処理効率を落とすため、待ちのプロセッサによるメモ
リバスの使用を極力なくす必要がある。

〔従来の技術〕

第３図は、計算機システムの構成例を示すブロック図で
あり、３台のプロセッサ１６〜１８が共通の主記憶装置
である共有メモリ１１を共用して処理を行うように、各
プロセッサ１６〜１８は、それぞれ公知のキャッシュメ
モリ１３〜１５と、共通のメモリバス１２を介して共有
メモリ１１にアクセスする構成になっている。

このようなシステムで、プロセッサ１６〜１８で実行さ
れるプログラムが、排他的に専有する必要のあるシステ
ム資源にアクセスする場合には、当該資源に対応して設
ける公知のセマフォ情報を使用して、例えば次のように
プロセッサ間の排他制御のためのセマフォ獲得制御を行
うようにする。

プロセッサ間の排他制御は、第２図の従来方法によるメ
モリ専有権獲得の手順図で示されているように、待ち状
態のプロセッサは処理ステップ３で共有メモリ１１上に
設けられたセマフォ情報を読みプロセッサで保持し、セ
マフォ情報１９（その値をＳで表す）を第２の値（Ｓ＝
１とする）にしてもとの共有メモリへ書き込む。この行
為をセマフォ更新と呼ぶ。

処理ステップ４では処理ステップ３で保持したセマフォ
情報が第１の値（Ｓ−０）か第２の値（Ｓ＝１）かテス
トする。テストの結果Ｓ＝０であれば当該プロセッサは
メモリ専有権を獲得し、Ｓ＝１であれば当該プロセッサ
はメモリ専有権を獲得出来なかったとして処理ステップ
３へ戻る。

メモリ専有権を獲得したプロセッサが計算機処理を終了
しセマフォ情報を第１の値（Ｓ＝Ｏ）にするまで、処理
ステップ３と処理ステップ４は待ちのプロセッサによっ
て繰り返される。

このセマフォ更新動作が２台以上のプロセッサで同時期
に実行されて、あるプロセッサによる最初のセマフォ情
報の読み出し動作と、その次のＳ＝１の書込み動作との
間に、他のプロセッサによるセマフォ情報の読み出しが
挟まった場合には、前期の動作により両プロセッサでセ
マフォを獲得出来たと判断してしまって、排他制御が正
常に行われなくなる可能性がある。

このために、テストアンドセット命令等と呼ばれる公知
の特別の命令をプロセッサに設けて、前記の読み出しか
ら書き込みまでをこの１命令で行うようにする。この命
令は公知のように、指定のオペランド（セマフォ情報）
に対する前記のような読み出しから書き込みまでの間、
継続してそのオペランドを専有し、他のプロセッサのア
クセスを禁止するように制御する命令であり、そのため
に比較的長持間続けてメモリバスを専有する。

〔発明が解決しようとする課題〕

メモリ専有権獲得待ちのプロセッサはメモリ専有権を獲
得出来るまで、第２図のステップ３とステップ４の繰り
返しによってメモリバスを使用するため他のプロセッサ
の計算機処理の効率を低下させる。

本発明は待ちのプロセッサによるメモリバス使用を最小
限に抑えることを目的としている。

〔課題を解決するための手段〕

第１図は本発明によるメモリ専有権獲得の手順図である
。

第１図においてメモリ専有権獲得待ちのプロセッサは、
セマフォ更新（３）を行う前にメモリ専有権が獲得出来
る可能性があるか否かを前もって確認するためにセマフ
ォ情報を読む（１）。

次にセマフォ情報の内容が　第１の値（Ｓ＝Ｏ）か第２
の値（Ｓ＝１）かをテストする（２）。

テストの結果Ｓ＝０の場合、メモリ専有権の獲得可能性
があると判断しセマフォ更新を行う＝（３）。

即ちセマフォ更新の前にセマフォ情報を読みＳの値を確
認することによってメモリ専有権獲得の可能性のないセ
マフォ更新を無くし、メモリバスの無駄な使用を除去す
る。

待ちのプロセッサはテスト結果Ｓ＝１となり、セマフォ
更新を行うことなく、ルート５を繰り返すためメモリバ
スの使用回数が減少出来る。

〔作　用〕

メモリ専有権獲得の従来方法は第２図に示すように、待
ちのプロセッサはメモリ専有権を獲得出来るまでセマフ
ォ更新（３）を繰り返し、その都度メモリバスを使用し
ていたが、第１図の本発明によるメモリ専有権獲得の手
順図に示すようにセマフォ情報を確認する処理ステップ
１と２を設けることにより待ちのプロセッサがセマフォ
更新を行わないので、メモリバスの使用回数を減少させ
ることが出来る。

プロセッサがキャッシュメモリを持つ場合は、最初のセ
マフォ情報の読み込みで共有メモリのセマフォ情報の写
しをキャッシュメモリ上に保持出来るため、毎回共有メ
モリからセマフォ情報を読む必要がなく、メモリバスの
使用は無くなり大幅な計算機資源の使用効率向上が可能
になる。

〔実施例〕

第３図において、プロセッサ１８がメモリ専有権を獲得
して計算機処理を行っていると仮定する。

他のプロセッサ１６と１７はメモリ専有権獲得の可能性
があるまで、即ちテスト結果Ｓ＝０となるまでセマフォ
情報を繰り返し読む。

プロセッサ１８が計算機処理を終了し、共有メモリのセ
マフォ情報をＳ＝０にした時点でプロセンサ１６とプロ
セッサ１７はセマフォ更新を行い、きわどい区間でのテ
ストで先にＳ＝０を確認したプロセッサ（１６か１７の
いずれか）がメモリ専有権獲得に成功する。

以上において、セマフォ獲得待ちのプロセッサは、セマ
フォ情報の読み出しテストのみを繰り返すので、キャッ
シュメモリ上の写しのセマフォ情報へのアクセスのみで
テストが完了し、その間は共有メモリ１１上のセマフォ
情報１９へ実際にアクセスする必要が無い。セマフォを
獲得していたプロセッサがセマフォ情報をＳ＝０に更新
したとき、公知のキャッシュ制御により、キャッシュメ
モリ上の写しのセマフォ情報を無効にする信号が、例え
ば共有メモリ１１の制御部から出され、該写しが無効と
されるので、その直後のテストで、初めて共有メモリ１
１のセマフォ情報１９へのアクセスを改めて行うことが
必要になる。このようにしてメモリバス１２の使用時間
を大幅に減少出来る。

なお、以上のとおり、キャッシュメモリを持つ場合に本
発明の効果が極めて大きいが、キャッシュメモリを使用
しないシステムのときでも、テストアンドセット命令の
メモリバス使用時間が読み出し命令のメモリバス使用時
間より長い場合は、テストの繰り返しに、前記のテスト
アンドセット命令等でなく、読み出し命令のみを使用す
ることにより、メモリバスの使用時間は減少する。

〔発明の効果〕

本発明はプロセッサ間で計算機資源を競合争奪する場合
の排他制御において、待ちのプロセッサがメモリ専有権
獲得の可能性が無い無駄なメモリバスの使用をなくし、
計算機処理中のプロセッサに資源を開放する制御方法で
あり、計算機処理効率を向上させる点で極めて有用であ
る。

【図面の簡単な説明】

第１図は本発明によるメモリ専有権獲得の手順図、　第
２図は従来方法によるメモリ専有権獲得の手　順回、第
３図は本発明の実施例を示すマルチプロセラ　サ構成図
である。 図において、１〜４は処理ステラを示し、１１は共有メ
モリ、１２はメモリバス、１３〜１５はキャッシュメモ
リ、 １６〜１８はプロセッサ、 本発明によるメモリ専存権獲得の手順図第１図 第２図 第３図 イ４ニエジ！、＾、

Claims (1)

1. 【特許請求の範囲】 複数プロセッサ間での排他制御に際し、 メモリ上の所定番地に格納されているセマフォ情報を読
   み、 該セマフォ情報が第１の値であるか否か確認するテスト
   を実行し、 該セマフォ情報が第１の値であれば、第１の値と異なる
   第２の値を該セマフォ情報として設定し、該セマフォ情
   報が第１の値でない間、該テストのみ反覆することを特
   徴とするセマフォアクセス制御方法。