JPH0432954A - コプロセッサ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は中央処理装置などのマスタプロセッサの命令
処理能力を向上させるためにマスタプロセッサとは別に
設けられマスタプロセッサに密に結合されたコプロセッ
サの制御方式に関するものである。

〔従来の技術〕

第３図は例えば、″３２ピント時代の幕開けで浮動小数
点演算コプロセッサの本格普及が到来”「日経エレクト
ロニクス」、１９８７．７．１３（ｎ　ｏ、　４２５　
）　、　　ｐ　ｐ１２３−１３８に記載されたシステム
構成に基づ（従来のプロセッサシステムのブロック図で
ある。第３図において、１はデータを処理するために演
算・制御を行うマスタプロセッサ、２はマスタプロセッ
サ１が高速に実行できない浮動小数点演算などを行うコ
プロセッサ、３はマスタプロセッサ１やコプロセッサ２
が実行する命令を格納する命令格納用ＲＯＭ、４はマス
タプロセッサ１やコプロセッサ２の処理に必要なデータ
を格納するデータ格納用ＲＡＭ、５はアドレスバス、６
はデータバス、７はアクセス対象の情報を転送するアク
セスタイプ線、２０はマスタプロセッサ１に備えられる
汎用レジスタである。

次にこの従来例の動作について説明する。コプロセッサ
２は例えば浮動小数点演算命令などのように時間が多く
かかる命令を処理する。コプロセッサ２はこれらの命令
を専用に処理するように設計されており、マスタプロセ
ッサ１よりも高速にこれらの命令を処理する。通常の浮
動小数点演算命令はオペランドとして汎用レジスタ２０
の値を使用せず、データ格納用ＲＡＭ４からオペランド
を読み込む。

マスタプロセッサ１がコプロセッサ２を起動して、コプ
ロセッサ２がオペランドを読み込む手順を以下に示す。

（１）マスタプロセッサ１が命令格納用ＲＯＭ３をアク
セスすると同時にアクセスタイプ線７にｒコプロセッサ
へコマンド転送ｊという情報を載せてコプロセッサ２に
知らせる。

（２）次に命令格納用ＲＯＭ３から読み出された命令は
データバス６上に載せられ、コプロセッサ２はこの命令
をコプロセッサ２内にラッチする。

（３）次にマスタプロセッサ１はデータ格納用ＲＡＭ４
をアクセスすると同時にアクセスタイプ線７に「コプロ
セッサへオペランドデータ転送、を指示するコードを載
せてコプロセッサ２に知らせる。

次にデータ格納用ＲＡＭ４から読み出されたオペランド
データはデータバス６上に載せられ、コプロセッサ２は
このオペランドデータをラッチする。

このように第３図の例では、コプロセッサ２は上記のよ
うな手順でデータ格納用ＲＡＭ４のみがらオペランドデ
ータを得ていた。

〔発明が解決しようとする課題〕

上記の従来例においてコプロセッサは汎用レジスタを持
たないため、コプロセッサで処理される命令は浮動小数
点演算命令などのようにオペランドとして汎用レジスタ
の値を必要としない命令に限定されていた。コプロセッ
サに汎用レジスタの値を必要とする命令を実行させる場
合、マスタプロセッサにおける汎用レジスタの値をコプ
ロセッサに送らなければならない。コプロセッサが汎用
レジスタの値を用いる場合、性能を落とさないためには
汎用レジスタの値を直ちに読み出せなければならないが
、マスタプロセッサからコプロセッサへ汎用レジスタデ
ータを転送する場合、マスタプロセッサとメモリの間の
データ転送の妨害を避けなければならないという課題が
あった。

ところで、特開平１−１１８９５４号に示される先行技
術は、コマンドが命令実行ユニットに入力されるに先立
ちすべてのオペランドデータをレジスタに格納するので
、オペランドデータの更新があった場合、最初からオペ
ランドデータの格納をやり直さなければならず、そのた
め処理時間が多くかかり、また、オペランドデータの格
納に限られ、そのため限られた種類の演算しか実行でき
ないという課題があった。

この発明は上記のような課題を解決するためになされた
もので、マスタプロセッサからコプロセッサへ汎用レジ
スタデータを転送する場合、マスタプロセッサとメモリ
間のデータ転送の妨害を避けるようにし、また、多くの
種類の命令をコプロセッサで処理できるようにするコプ
ロセッサ制御方式を提供することを目的とする。

〔課題を解決するための手段〕 この発明に係るコプロセッサ制御方式は、マスタプロセ
ッサ１の汎用レジスタ２０に格納されたデータの写しを
格納する写し用レジスタ２１をコプロセッサ２内に設け
、データバス６に転送データがないことを検出するバス
監視回路８と、汎用レジスタ２００更新データを写し用
レジスタ２１に書き込む制御を行うレジスタ更新制御回
路２５とを備え、汎用レジスタ２０に対してデータ更新
が生じ、かつ該更新データがコプロセッサ２で必要とす
る場合、バス監視回路８によりデータバス６に転送デー
タがないことが検出されると、直ちにレジスタ更新制御
回路２５の制御により汎用レジスタ２０の更新データを
写し用レジスタ２１に書き込むことを特徴とするもので
ある。

〔作用〕

汎用レジスタ２０に対してデータ更新が生じ、かつ該更
新データがコプロセッサ２で必要とする場合、データバ
ス６に転送データがないことが検出されると、直ちにレ
ジスタ更新制御回路２５の制御により汎用レジスタ２０
の更新データが写し用レジスタ２１に書き込まれる。

〔実施例〕

第１図はこの発明の一実施例に係るコプロセッサ制御方
式を採用したプロセッサシステムのブロック図である。

第１図において、第３図に示す構成要素に対応ずものに
は同一の符号を付し、その説明を省略する。第１図にお
いて、８はデータバス６に転送データがないことを検出
するバス監視回路、９はマスタプロセッサ１内の汎用し
マスク２０へのデータ更新が生じた場合にその更新の生
じたことをコプロセッサ２に知らせるための汎用レジス
タ更新通知線、１０はコプロセッサ２がマスタプロセッ
サ１に対して汎用レジスタ２０のデータを読み出し要求
するための汎用レジスタ読み出し要求線、Ｉｆ、１２．
１３はバス監視口！８の制御線、２１は汎用レジスタ２
０に格納されたデータの写しを格納するコプロセッサ２
内に設けられた写し用レジスタである。汎用レジスタ２
０及び写し用レジスタ２１は、複数のレジスタのエント
リから構成される。マスタプロセッサ１が命令格納用Ｒ
ＯＭ３またはデータ格納用ＲＡＭ４をアクセスするため
にデータバス６を使用する間、データバス６の使用中で
あることを制御線１１を通してバス監視回路８に知らさ
れる。これによりバス監視回路８はデータバス６が空い
た時、この空き状態を制御線１３を通してコプロセッサ
２に知らせる構成となっている。

第２図は第１図中の写し用レジスタ２工の周辺回路を示
すブロック図である。第２図において、写し用レジスタ
２１は汎用レジスタ２０のエントリ数だけのレジスタが
ある。２２は写し用レジスタ２１の更新／未更新の状態
を保持する更新フラグであり、写し用レジスタ２１の各
エントリに対応して割り当てられる。２３は汎用レジス
タ更新通知線９からの更新通知信号により更新フラグ２
２を制御する更新フラグ制御回路、２４は更新フラグ２
２をサーチする更新フラグサーチ回路、２５は汎用レジ
スタ２０の更新データを写し用レジスタ２１に書き込む
制御を行うレジスタ更新制御回路、２６は写し用レジス
タ２１に対するデータをセレクトするデータセレクタ、
２７．２８はコプロセッサ内部バス、２９はレジスタ更
新制御回路２５が更新フラグ制御回路２３を制御するた
めの制御線、３０はレジスタ更新制御回路２５が更新フ
ラグサーチ回路２４を制御するための制御線である。上
記更新フラグサーチ回路２４、レジスタ更新制御回路２
５、及び汎用レジスタ読み出し要求線ｌＯを含む構成に
よって、コプロセッサ２が更新フラグ２２の状態を調べ
てマスタプロセッサ１の汎用レジスタ２０のデータは更
新されているが写し用レジスタ２１のデータはまだ更新
されていないことが判明し、かつバス監視回路８がデー
タバス６の使用されていないことをコプロセッサ２に知
らせている場合や、コプロセッサ２が写し用汎用レジス
タ２１のデータを読み出すときに更新フラグ２２を調べ
て写し用汎用レジスタ２１がまだ更新されていなかった
場合、汎用レジスタ２０からの読み出しを要求する動作
等を行う。

次に第１図及び第２図を参照して、この実施例の動作に
ついて説明する。

マスタプロセッサ１は汎用レジスタ２０のデータを更新
する場合、更新したエントリ番号を、汎用レジスタ更新
通知線９を通してコプロセッサ２に送る。この信号を受
取ったコプロセッサ２の更新フラグ制御回路２３はエン
トリ番号に対応する更新フラグをセットする。コプロセ
ッサ２が汎用レジスタ２０のデータの写しが格納された
写し用レジスタ２１の１エントリから読み出しを行う場
合、まず更新フラグサーチ回路２４を用いて指定したエ
ントリの更新フラグを調べ、フラグがリセットされてい
れば直ちに指定したエントリを読み出す。一方、フラグ
がセットされていれば汎用レジスタ２０におけるエント
リと、写し用レジスタ２１におけるエントリとの汎用レ
ジスタデータは一致していないので、コプロセッサ２は
レジスタ更新制御回路２５を起動し、汎用レジスタ読み
出し要求線１０にエントリ番号を載せてマスタプロセッ
サ１に読み出し要求する。マスタプロセッサ１はコプロ
セッサ２からの読み出し要求を受けると直ちにデータバ
ス６に汎用レジスタデータを載せる。このとき同時にア
クセスタイプ線７に「コプロセッサへ汎用レジスタデー
タ転送Ｊの情報を載せる。一方、コプロセッサ２ではデ
ータセレタク２６を通して写し用レジスタ２１にデータ
をセットすると同時に、データ線２８を通してコプロセ
ッサ２内部にデータを送り、指定したエントリに対応す
る更新フラグをリセットする。写し用レジスタ２１のデ
ータ更新はレジスタ更新制御回路２５によって行われる
。レジスタ更新料ｉｐ路２５は制御線３０を通して更新
フラグサーチ回路２４にセットされているフラグのサー
チを常に要求する。サーチの結果セントされているフラ
グが発見されていて、かつバス監視回路８からデータバ
ス６が空いていることを知らされている場合、対応する
エントリ番号を汎用レジスタ読み出し制御線１０に載せ
て、マスタプロセッサ１に読み出し要求する。マスタプ
ロセッサ１からコプロセッサ２へのデータ転送とコプロ
セッサ２における写し用レジスタ２１のデータ更新は前
述の方法と同様である。

上記実施例によれば、コプロセッサ２が汎用レジスタ２
０の値を必要とする場合、まず読み出そうとする汎用レ
ジスタ２０のエントリがコプロセッサ２内の写し用レジ
スタ２１において更新されているかどうかを調べる。も
しも、更新されていればコプロセッサ２は直ちに写し用
レジスタ２１から汎用レジスタデータを読み出し、更新
さていなければマスタプロセッサ１に対して必要とする
汎用レジスタ２０のエントリの読み出しを要求する。コ
プロセッサ２は常に写し用レジスタ２１における更新さ
れていないエントリの存在を調べ、もしあればマスタプ
ロセッサエとメモリ　（ＲＯＭ３又はＲＡＭ４）の間の
データ転送が行われていないことを確認してから、マス
タプロセッサ１に汎用レジスタ読み出し要求を出し、送
られてきたデータを写し用レジスタ２１にセットして更
新を行う。したがって、写し用レジスタ２１のデータ更
新はマスタプロセッサ１とメモリ間のデータ転送を妨害
することなしに行うことができる。

〔発明の効果〕

以上のように本発明によれば、汎用レジスタに対してデ
ータ更新が生じ、かつ該更新データがコプロセッサで必
要とする場合、バス監視回路によりデータバスに転送デ
ータがないことが検出されると、直ちにレジスタ更新制
御回路の制御により汎用レジスタの更新データを写し用
レジスタに書き込むようにしたので、従来に比べ多くの
種類の命令をコプロセッサで処理でき、また、コプロセ
ッサにおける写し用レジスタのデータ更新は通常、デー
タバスが空いているときにのみマスタプロセッサからコ
プロセッサへのレジスタデータの転送によって行われ、
これによりマスタプロセッサとメモリ間のデータ転送の
妨害が避けられ、さらにコプロセッサが写し用レジスタ
の未更新エントリをアクセスした場合のみマスタプロセ
ッサからコプロセッサへ直ちにデータ転送が行われるた
め、レジスタデータ転送によるオーバヘッドは少なくな
るという効果が得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るコプロセッサ制御方
式を採用したプロセッサシステムのブロック図、第２図
は第１図中の写し用レジスタの周辺回路のブロック図、
第３図は従来のコプロセッサ制御方式を採用したプロセ
ッサシステムのブロック図である。 １・・・マスタプロセッサ、２・・・コプロセッサ、３
・・・命令格納用ＲＯＭ　（命令格納用メモリ）、４・
・・データ格納用ＲＡＭ　（データ格納用メモリ） ・バス監視回路、 ・汎用レジスタ、 ・写し用レジスタ、 レジスタ更新制御回路。

Claims (1)

【特許請求の範囲】
1. データを処理するために演算・制御を行うマスタプロセ
   ッサと、このマスタプロセッサが高速に実行できない浮
   動小数点演算などを行うコプロセッサと、上記マスタプ
   ロセッサや上記コプロセッサが実行する命令を格納する
   命令格納用メモリと、上記マスタプロセッサや上記コプ
   ロセッサの処理に必要なデータを格納するデータ格納用
   メモリと、上記マスタプロセッサと上記コプロセッサと
   上記各メモリ間でデータ転送を行うためのデータバスと
   を備えたプロセッサシステムにおいて、上記マスタプロ
   セッサの汎用レジスタに格納されたデータの写しを格納
   する写し用レジスタを上記コプロセッサ内に設け、上記
   データバスに転送データがないことを検出するバス監視
   回路と、上記汎用レジスタの更新データを上記写し用レ
   ジスタに書き込む制御を行うレジスタ更新制御回路とを
   備え、上記汎用レジスタに対してデータ更新が生じ、か
   つ該更新データが上記コプロセッサで必要とする場合、
   上記バス監視回路により上記データバスに転送データが
   ないことが検出されると、直ちに上記レジスタ更新制御
   回路の制御により上記汎用レジスタの更新データを上記
   写し用レジスタに書き込むことを特徴とするコプロセッ
   サ制御方式。