JPH05282207A - キャッシュメモリ無効化制御方式 - Google Patents

Abstract

(57)【要約】 【目的】 キャッシュメモリを有する複数のデータ処理
装置からなるデータ処理システムではキャッシュメモリ
内データの一貫性を保証する制御として、メモリに対す
る書き込み操作が行われる際に、該データブロックがキ
ャッシュメモリに登録されている場合にそのデータブロ
ックを無効化する処理を行う。データブロックがキャッ
シュメモリに登録されているかどうかを判定するために
キャッシュタグの参照が行われるが、登録されている、
いないに関わらずキャッシュへのアクセスを占有してし
まうため、登録されていない場合には本来のデータアク
セスに対して妨害を与えることになる。本発明では本来
無効化されるべきデータブロックに対してのみ無効化操
作を行うようにして、データアクセズへの妨害を除去す
る事を目的とする。 【構成】 メモリのデータブロック毎の参照状況を表示
するテーブルを設け、メモリへの書き込み操作に際して
この参照状況を検査して無効化が必要なデータ処理装置
に対してのみ無効化要求を発行するようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は計算機の高速処理に用
いられるキャッシュメモリ装置に関連し、複数のデータ
処理装置がキャッシュメモリを有するシステムにおける
データの一貫性制御方式に関するものである。

【０００２】

【従来の技術】キャッシュメモリはメモリ装置内に格納
されたデータのコピーをデータ処理装置内に置き、デー
タのアクセス速度を高めるものであり、データ処理装置
の処理高速化技術の一つとして広く採用されている。キ
ャッシュメモリを使用して正しくデータ処理を行うには
メモリ装置内に格納されたデータとキャッシュメモリ内
に格納されたデータの一貫性を保証する必要がある。一
貫性を保証する制御方式としては、他のデータ処理装置
がメモリ装置内のデータを変更した場合に、自データ処
理装置のキャッシュメモリに登録されている該データ領
域を含むメモリブロックを無効化する無効化制御方式が
一般的に採用されている。図５は“公開特許公報 昭５
７−２４０８６”に従来例として掲載された従来のキャ
ッシュメモリ無効化制御方式を説明する図であり、１０
はデータ処理装置（以下ＣＰＵと称する）、５１はメモ
リ装置、６０はキャッシュメモリ、７０はキャッシュメ
モリに格納されているデータのアドレス情報を持つキャ
ッシュタグ、９１はＣＰＵのアクセス制御部、９２はＣ
ＰＵの演算部、１０１はアドレス線である。

【０００３】次に動作について説明する。キャッシュメ
モリに対する無効化要求がメモリ装置５１側から送出さ
れると、アドレス線１０１を介して無効化すべきデータ
のアドレスがＣＰＵへ送られる。ＣＰＵはこのアドレス
によりキャッシュタグ１０１を検索して、該データがキ
ャッシュメモリ６０内に登録されていることを検出する
と、キャッシュタグ１０１の該データブロックに対応す
るデータ有効フラグ（図示せず）をリセットして無効化
処理を行う。一方、キャッシュタグ１０１の検索の結
果、該データが登録されていないことを検出した場合に
は、データ有効フラグのリセット操作は行わない。図６
は“日経エレクトロニクス、１９９０．２．１９（Ｎ
ｏ．４９３）、ＴＲＯＮ仕様最上位の３２ビットＭＰＵ
ＧＭＩＣＲＯ／３００”に掲載されたキャッシュメモ
リ無効化制御方式の他の従来例を説明する図であり、６
１は命令キャッシュ、７１は命令キャッシュタグ、６２
はオペランドキャッシュ、７２はオペランドキャッシュ
タグ、８０は外部バス制御部、１０２は無効化アドレス
を命令キャッシュタグ７１、及びオペランドキャッシュ
タグ７２に送出するアドレス線である。ただし、本発明
の説明に不要な部分は削除している。次に動作について
説明する。ＣＰＵ１０は外部バス制御部８０により常に
外部バス（図示せず）を監視しており、他のＣＰＵ（図
示せず）がメモリ装置に対して書き込み操作を行うこと
を外部バス上の制御信号により検知し、そのときのアド
レスを外部バスから取り込んでアドレス線１０２に送出
する。ＣＰＵはこのアドレスにより命令キャッシュタグ
７１及びオペランドキャッシュタグ７２を独立に検索
し、該データが命令キャッシュ６１またはオペランドキ
ャッシュ６２に登録されていることを検出すると命令キ
ャッシュタグ７１またはオペランドキャッシュタグ７２
内の該データブロックに対応する有効フラグ（図示せ
ず）をリセットして無効化処理を行う。一方、命令キャ
ッシュタグ７１、オペランドキャッシュタグ７２の検索
の結果、該データが登録されていないことを検出した場
合には無効化処理は行わない。

【０００４】

【発明が解決しようとする課題】キャッシュメモリの無
効化処理を行う場合、キャッシュタグの検索を行い、無
効化処理が必要なデータブロックがキャッシュメモリに
登録されているか否かを判定するため、本来のデータ処
理にともなうキャッシュメモリアクセスが無効化処理が
終了するまで待たされることになる。従来の無効化制御
方式では以上のように無効化処理が行われるため、無効
化処理が必要なデータブロックがキャッシュメモリに登
録されていなくても、キャッシュタグの検索をともなう
ので本来のデータ処理にともなうキャッシュメモリアク
セスが待たされることになり、データ処理装置の性能の
低下を招くという問題点があった。

【０００５】この発明は上記のような問題点を解消する
ためになされたもので、効率的なキャッシュメモリ無効
化処理を行うことを目的とする。

【０００６】

【課題を解決するための手段】この発明にかかるキャッ
シュメモリ無効化制御方式は、データ処理システム内の
データ処理装置が参照してキャッシュメモリ内に取り込
んでいるメモリのデータブロックを表示するテーブル
と、複数のデータ処理装置が共通にキャッシュメモリ内
に取り込んでいるメモリのデータブロックを表示するテ
ーブルをメモリ制御装置内に設け、あるデータ処理装置
からメモリへのデータ書き込み操作があった場合、無効
化処理が必要なデータ処理装置に対してのみ無効化要求
を送出できるようにしたものである。いま一つの発明
は、データ処理システム内の各データ処理装置に対応し
て、上記キャッシュメモリ内に取り込んでいるメモリの
データブロックを表示するテーブルをメモリ制御装置内
に設け、あるデータ処理装置からメモリへの書き込み操
作があった場合、無効化処理が必要なデータ処理装置に
対してのみ無効化要求を送出できるようにしたものであ
る。

【０００７】

【作用】この発明によるキャッシュメモリ無効化制御方
式は、データ処理装置によるメモリ参照状況を表示する
テーブルを用いることにより、あるデータ処理装置から
メモリへの書き込み操作があった場合に、無効化処理が
必要なデータ処理装置に対してのみ無効化要求を送出す
ることができ、無効化処理が不要なデータ処理装置に対
してはデータ処理に対する妨害を防止することができ
る。

【０００８】

【実施例】

実施例１．以下、この発明の一実施例を図について説明
する。図１はデータ処理システム内のメモリ制御部の一
部を示す図であり、３０はデータ処理装置（ＣＰＵ）が
メモリ装置との間でデータ転送を行うためのバス、３０
１乃至３１１はバス制御信号であり、３０１はデータ読
みだし信号、３０２はＣＰＵ内キャッシュメモリブロッ
クの置き換え信号、３０３はバスを使用しているＣＰＵ
または入出力インタフェースを識別するためのモジュー
ル番号、３０４はデータ書き込み信号、３０５はデータ
書き込みに際してキャッシュヒットしたか否かを示す書
き込みヒット信号、３１０はＣＰＵ０に対する無効化要
求信号、３１１はＣＰＵ１に対する無効化要求信号、４
１は無効化アドレスを格納するレジスタ、４２はＣＰＵ
または入出力インタフェースがアクセスするアドレスを
保持するレジスタ、４３はメモリ装置へアドレスを送出
するためのレジスタ、４４０はテーブル制御部、４５０
は各ＣＰＵに対して無効化要求信号を生成する無効化制
御部、４２０はアドレス線、４６０はデータ処理システ
ム内のＣＰＵが参照してキャッシュメモリ内に格納して
いるデータブロックの状況を表示する参照テーブル、４
７０は各ＣＰＵが共通にキャッシュメモリ内に格納して
いるデータブロックを表示する共通ブロックテーブル、
４８０は参照テーブルに対する書き込み制御信号、４８
４は共通ブロックテーブルに対する書き込み制御信号、
４９０は参照テーブルの読みだしデータ線、４９４は共
通ブロックテーブルの読みだし信号線である。図２はデ
ータ処理システムの全体を説明する図であり、１０は一
つのＣＰＵ０、１１は他のＣＰＵ１、２０は入出力イン
タフェース、４０はメモリ制御装置、５０はメモリ装置
である。図３は参照テーブル４６０と共通ブロックテー
ブルの構造を説明する図である。

【０００９】次に、動作について説明する。通常キャッ
シュメモリは例えば３２バイトや６４バイトといったメ
モリのブロックを登録、置き換えの単位としている。こ
こではこのメモリのブロックをデータブロックと呼ぶこ
とにする。図２において、ＣＰＵ０（１０）のキャッシ
ュメモリに登録されているデータブロックに対してＣＰ
Ｕ１（１１）または入出力インタフェースがバス３０を
介してメモリへの書き込み操作を行う場合、メモリ制御
装置４０は無効化要求信号３１０をＣＰＵ０（１０）に
送出して無効化を指示するとともに、無効化アドレスを
バス上に送出する。ＣＰＵ０（１０）は無効化が指示さ
れるとバス上のアドレスを取り込んでキャッシュメモリ
に格納されている該データブロックを無効化する。一
方、ＣＰＵ０（１０）に登録されていないデータブロッ
クに対してメモリへの書き込み操作が行われた場合に
は、メモリ制御装置４０はＣＰＵ０（１０）に対して無
効化要求信号を送出しない。また、以上の制御はＣＰＵ
１（１１）に対しても全く同様に行われる。

【００１０】以上の制御におけるメモリ制御装置４０の
動作を図１、図３により説明する。参照テーブル４６０
は図３に示すようにメモリのデータブロックに対応して
エントリを持ち、それぞれ１ビットの情報を持ってい
る。ＣＰＵ０（１０）またはＣＰＵ１（１１）からメモ
リに対して読みだし操作が行われた場合、該データブロ
ックに対応する参照テーブルのエントリに対してキャッ
シュメモリに登録されたことを示すデータ“１”がセッ
トされる。また、共通ブロックテーブル４７０も図３に
示すように参照テーブルと同様のエントリを持ち、ＣＰ
Ｕ０（１０）またはＣＰＵ１（１１）からメモリ読みだ
し操作が行われた場合、参照テーブルの該データブロッ
クに対応するエントリが“１”であれば両ＣＰＵのキャ
ッシュメモリに共通にデータブロックが登録されたこと
を示す“１”がセットされる。図３において、ブロック
ｉ＋１、ｉ＋２、ｉ＋４、ｉ＋５はＣＰＵ０及びＣＰＵ
１のいずれのキャッシュメモリにも登録されていないこ
とを、ブロックｉ、ｉ＋６はＣＰＵ０またはＣＰＵ１の
いずれか一方のキャッシュメモリに登録されていること
を、また、ブロックｉ＋３はＣＰＵ０及びＣＰＵ１のキ
ャッシュメモリに共通に登録されていることを示してい
る。

【００１１】図１において、読みだし信号３０１により
データブロックの読みだしが指示されると、アドレスレ
ジスタ４２に読みだしアドレスがセットされ、アドレス
レジスタ４３を介してメモリ装置にアドレスが送出され
る。このとき同時にアドレス線４２０を介してデータブ
ロックのアドレスを参照テーブル４６０及び共通ブロッ
クテーブル４７０へ送る。テーブル制御部４４０は参照
テーブル４６０から読みだしデータ線４９０を介して参
照テーブル読みだしデータを取り込み、読みだしデータ
が“０”であればデータ書き込み線４８０を介して参照
テーブルの同エントリに“１”を書き込む。参照テーブ
ル４５０からの読みだしデータが“１”であれば、デー
タ書き込み線４８４を介して共通ブロックテーブル４７
０の同エントリに“１”を書き込む。

【００１２】ＣＰＵ０（１０）またはＣＰＵ１（１１）
が自キャッシュメモリ内に登録されているデータブロッ
クを置き換える（吐き出す）場合には、置き換えのため
のメモリ読みだしに先立って、吐き出すデータブロック
のアドレスをバス上に送出する。このとき同時にメモリ
制御装置４０に対して置き換え信号３０２を送出する。
この置き換え信号３０２によりデータブロックの置き換
えが指示されると、アドレスレジスタ４２に置き換えア
ドレスがセットされ、アドレス線４２０を介してデータ
ブロックのアドレスが参照テーブル４６０及び共通ブロ
ックテーブル４７０へ供給される。テーブル制御部４４
０は参照テーブル４６０及び共通ブロックテーブル４７
０からそれぞれ読みだしデータ線４９０、４９４を介し
て読みだしデータを取り込む。共通ブロックテーブルの
読みだしデータが“１”であれば、データ書き込み線４
８４を介して共通ブロックテーブル４７０の同エントリ
に“０”を書き込む。共通ブロックテーブルの読みだし
データが“０”で、かつ参照テーブルの読みだしデータ
が“１”であれば、データ書き込み線４８０を介して参
照テーブルの同エントリに対して“０”を書き込む。

【００１３】書き込み信号３０４によりデータの書き込
みが指示されるとアドレスレジスタ４２に書き込みアド
レスがセットされ、アドレスレジスタ４３を介してメモ
リ装置にアドレスが送出される。このとき同時にアドレ
ス線４２０を介してレジスタ４１に無効化アドレスがセ
ットされ、またデータブロックのアドレスが共通ブロッ
クテーブル４７０に供給される。無効化制御部４５０は
参照テーブル読みだしデータ、共通ブロックテーブル読
みだしデータ、書き込み操作を指示したデータ処理装置
を表すモジュール番号３０３、及び書き込み操作がデー
タ処理装置においてキャッシュヒットしたか否かを示す
書き込みヒット信号３０５を取り込んで、以下のように
無効化要求信号を生成する。 （１）参照テーブルが“０”の場合 データブロックがキャッシュメモリに登録されていない
ので、無効化要求は生成しない。 （２）参照テーブルが“１”で共通ブロックテーブルが
“０”の場合 モジュール番号３０３が入出力インタフェースを指定し
ている場合は無効化要求信号３１０及び３１１を介して
ＣＰＵ０、ＣＰＵ１の双方に無効化要求を送出する。モ
ジュール番号３０３がＣＰＵを指定していて、かつ、書
き込みヒット信号がオフの場合は、他方のＣＰＵにデー
タブロックが登録されているため、異なるモジュール番
号を持つＣＰＵに対して無効化要求を送出する。モジュ
ール番号３０３がＣＰＵを指定していて、かつ、書き込
みヒット信号がオンの場合は、他方のＣＰＵにデータブ
ロックが登録されていないため、無効化要求は送出しな
い。無効化要求を送出する場合には、同時にバス上にレ
ジスタ４１から無効化アドレスを送出する。 （３）参照テーブル、共通ブロックテーブルがともに
“１”の場合 モジュール番号３０３が入出力インタフェースを指定し
ている場合は無効化要求信号３１０及び３１１を介して
ＣＰＵ０、ＣＰＵ１の双方に無効化要求を送出する。モ
ジュール番号３０３がＣＰＵを指定している場合は、異
なるモジュール番号を持つＣＰＵに対して無効化要求を
送出する。いずれの場合でも同時にレジスタ４１からバ
ス上に無効化アドレスを送出する。

【００１４】書き込み信号３０４により書き込み操作が
指示されると、テーブル制御部４４０は参照テーブル読
みだしデータ、共通ブロックテーブル読みだしデータ、
書き込み操作を指示したデータ処理装置を表すモジュー
ル番号３０３、及び書き込み操作がデータ処理装置にお
いてキャッシュヒットしたか否かを示す書き込みヒット
信号３０５を取り込んで、テーブルの更新操作を行う。 （１）参照テーブルが“０”の場合 データブロックがキャッシュメモリに登録されていない
ので、参照テーブル４６０、共通ブロックテーブル４７
０ともに更新は行わない。 （２）参照テーブルが“１”で共通ブロックテーブルが
“０”の場合 モジュール番号３０３が入出力インタフェースを指定し
ている場合は無効化制御部４５０により両ＣＰＵに対し
て無効化処理がなされるので参照テーブル４６０の同エ
ントリに書き込みデータ線４８０を介して“０”を書き
込む。モジュール番号３０３がＣＰＵを指定していて、
かつ、書き込みヒット信号がオフの場合は、無効化処理
がなされるので参照テーブル４６０の同エントリに書き
込みデータ線４８０を介して“０”を書き込む。モジュ
ール番号３０３がＣＰＵを指定していて、かつ、書き込
みヒット信号がオンの場合は、無効化処理が行われない
ので参照テーブル４６０、共通ブロックテーブルともに
更新は行わない。 （３）参照テーブル、共通ブロックテーブルがともに
“１”の場合 モジュール番号３０３が入出力インタフェースを指定し
ている場合は無効化制御部４５０により両ＣＰＵに対し
て無効化処理がなされるので参照テーブル４６０及び共
通ブロックテーブル４７０の双方の同エントリに対して
それぞれデータ線４８０、４８４を介して“０”を書き
込む。モジュール番号３０３がＣＰＵを指定している場
合は、共通ブロックテーブル４７０の同エントリに書き
込みデータ線４８４を介して“０”を書き込む。

【００１５】実施例２．この発明の他の実施例を図４を
用いて説明する。この例は任意の複数のデータ処理装置
からなるデータ処理システムのキャッシュメモリ無効化
制御方式を説明するものであり、４６０、４６１、４６
２、４６３はそれぞれ、ＣＰＵ０、ＣＰＵ１、ＣＰＵ
２、ＣＰＵ３に対応する参照テーブル、４８０、４８
１、４８２、４８３はそれぞれ各ＣＰＵに対応する参照
テーブル書き込みデータ線、４９０、４９１、４９２、
４９３はそれぞれ各ＣＰＵに対応する参照テーブルの読
みだしデータ線、３１０、３１１、３１２、３１３はそ
れぞれ各ＣＰＵに対する無効化要求信号である。

【００１６】図４において、読みだし信号３０１により
データブロックの読みだし指示されると、アドレスレジ
スタ４２に読みだしアドレスがセットされ、アドレスレ
ジスタ４３を介してメモリ装置にアドレスが送出され
る。このとき同時にアドレス線４２０を介してデータブ
ロックのアドレスを参照テーブル４６０乃至４６３へ送
る。テーブル制御部４４１はモジュール番号３０３から
読みだし要求を行ったＣＰＵを識別し、該当する参照テ
ーブルの該エントリに“１”を書き込む。

【００１７】置き換え信号３０２によりデータブロック
の置き換えが指示されると、アドレスレジスタ４２に置
き換えアドレスがセットされ、アドレス線４２０を介し
てデータブロックのアドレスが参照テーブル４６０乃至
４６３へ供給される。テーブル制御部４４１はモジュー
ル番号３０３から置き換え信号を発行したＣＰＵを識別
し、該当する参照テーブルの該エントリに“０”を書き
込む。

【００１８】書き込み信号３０４によりデータの書き込
みが指示されるとアドレスレジスタ４２に書き込みアド
レスがセットされ、アドレスレジスタ４３を介してメモ
リ装置にアドレスが送出される。このとき同時にアドレ
ス線４２０を介してレジスタ４１に無効化アドレスがセ
ットされ、またデータブロックのアドレスが参照テーブ
ル４６０乃至４６３に供給される。無効化制御部４５１
は参照テーブル読みだしデータ、モジュール番号３０３
を取り込んで、以下のように無効化要求信号を生成す
る。 （１）モジュール番号が入出力インタフェースを指定し
ている場合 読みだしデータ線４９０乃至４９３を介して読みだした
参照テーブルの読みだしデータのうち、“１”である参
照テーブルに対応したＣＰＵに対して無効化要求信号３
１０乃至３１３を介して無効化要求を行う。 （２）モジュール番号がＣＰＵを指定している場合 読みだしデータ線４９０乃至４９３を介して読みだした
参照テーブルの読みだしデータのなかで、“１”である
参照テーブルに対応したＣＰＵのうち、モジュール番号
３０３で指定された以外のＣＰＵに対して無効化要求信
号３１０乃至３１３を介して無効化要求を行う。いずれ
の場合においても無効化要求を行う際にはレジスタ４１
に格納された無効化アドレスを無効化要求と同時にバス
上に送出する。

【００１９】書き込み信号３０４により書き込み操作が
指示されると、テーブル制御部４４１はモジュール番号
３０３を取り込んで、以下のように参照テーブルの更新
操作を行う。 （１）モジュール番号が入出力インタフェースを指定し
ている場合 書き込み信号線４８０乃至４８３を介して全ＣＰＵに対
応する参照テーブル４６０乃至４６３の該エントリへ
“０”を書き込む。 （２）モジュール番号がＣＰＵを指定している場合 モジュール番号３０３で指定された以外のＣＰＵに対応
する参照テーブルの該エントリに対して書き込み信号線
４８０乃至４８３を介して“０”を書き込む。

【００２０】なお、本実施例ではＣＰＵからメモリ装置
へのデータアクセスが共通バスを介して行われる構成を
説明したが、共通バスの代わりに専用バスを用いてもよ
い。また、実施例２においては、ＣＰＵが４台の例につ
いて述べたが、その他の台数についてもＣＰＵの台数分
だけ参照テーブルを設ければ同様の制御が実現できるた
め、ＣＰＵ台数を限定するものではない。

【００２１】

【発明の効果】以上のように、この発明によればメモリ
のデータブロックの参照状況を表示するテーブルを設け
たため、複数ＣＰＵを備えたデータ処理システムにおけ
るキャッシュメモリのデータ一貫性制御に関して、キャ
ッシュ無効化処理を必要最小限に限定できるので、ＣＰ
Ｕのデータ処理に対し不要な妨害を防止することがで
き、したがって、ＣＰＵのデータ処理効率を向上させる
ことができる。

【図面の簡単な説明】

【図１】この発明の一実施例によるキャッシュメモリ無
効化制御方式を表すメモリ制御装置のブロック図であ
る。

【図２】この発明の一実施例を示すデータ処理システム
のブロック図である。

【図３】この発明の主要な要素となっている参照テーブ
ルと共通ブロックテーブルの例を示すブロック図であ
る。

【図４】この発明の他の実施例によるキャッシュメモリ
無効化制御方式を表すメモリ制御装置のブロック図であ
る。

【図５】従来のキャッシュメモリ無効化制御方式を表す
ブロック図である。

【図６】従来のキャッシュメモリ無効化制御方式を表す
他のブロック図である。

【符号の説明】

４４０ テーブル制御部 ４４１ テーブル制御部 ４５０ 無効化制御部 ４５１ 無効化制御部 ４６０ 参照テーブル ４６１ 参照テーブル ４６２ 参照テーブル ４６３ 参照テーブル ４７０ 共通ブロックテーブル

Claims (2)

【特許請求の範囲】
1. 【請求項１】 キャッシュメモリを有する複数のデータ
   処理装置からなるデータ処理システムにおいて、 メモリ制御装置内にメモリ参照状況を表示するテーブル
   と、複数のデータ処理装置により共通に参照されている
   状況を表示するテーブルとを備え、あるデータ処理装置
   からメモリ書き込み操作が行われたときに、上記テーブ
   ルに表示された情報から、該書き込み操作が行われるデ
   ータ領域を含むメモリブロックをキャッシュメモリ内に
   有するデータ処理装置を特定し、該データ処理装置に対
   して該メモリブロックの無効化要求を行うことを特徴と
   するキャッシュメモリ無効化制御方式。
2. 【請求項２】 キャッシュメモリを有する複数のデータ
   処理装置からなるデータ処理システムにおいて、 メモリ制御装置内に各データ処理装置に対応するメモリ
   参照状況を表示するテーブルを備え、あるデータ処理装
   置からメモリ書き込み操作が行われたときに、上記テー
   ブルに表示された情報から、該書き込み操作が行われる
   データ領域を含むメモリブロックをキャッシュメモリ内
   に有するデータ処理装置を特定し、該データ処理装置に
   対して該メモリブロックの無効化要求を行うことを特徴
   とするキャッシュメモリ無効化制御方式。